KR20040069845A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20040069845A KR20040069845A KR1020030006398A KR20030006398A KR20040069845A KR 20040069845 A KR20040069845 A KR 20040069845A KR 1020030006398 A KR1020030006398 A KR 1020030006398A KR 20030006398 A KR20030006398 A KR 20030006398A KR 20040069845 A KR20040069845 A KR 20040069845A
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- etching
- metal layer
- semiconductor device
- etch
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 32
- 229920000642 polymer Polymers 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 12
- 235000011194 food seasoning agent Nutrition 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 239000002245 particle Substances 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
- H01J37/32862—In situ cleaning of vessels and/or internal parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Epidemiology (AREA)
- Analytical Chemistry (AREA)
- Health & Medical Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Public Health (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
건식 식각 과정에서 생성되는 폴리머들이 챔버 내벽에 안정적으로 증착되도록 하여 파티클 발생에 의한 결함과 금속층 잔류 현상을 미연에 방지하는 반도체 소자의 제조 방법에 관한 것으로서, 식각 챔버 내부를 습식 세정하는 단계; 챔버 내부를 건식 식각이 진행되는 온도보다 높은 온도로 일정 시간 가열하여 챔버 내부에 잔존하는 수분을 제거하는 단계; 챔버 내부에 금속층과 식각 베리어가 형성된 웨이퍼를 로딩하는 단계; 챔버 내부에 채워진 식각 가스에 전원을 인가하여 플라즈마를 발생시킴으로써 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 포토레지스트를 식각 베리어로 사용하여 금속 배선을 형성하는 건식 식각 공정에 관한 것이다.
일반적으로 반도체 제조 과정 중 금속 배선을 형성하는 공정은 수직 방향으로 등방성 식각이 가능한 건식 식각 방법을 주로 사용하고 있다. 건식 식각 방법에 따르면, 챔버 내부에 채워진 식각 가스에 전원을 인가하여 플라즈마를 발생시킴으로써 원하는 형태의 금속 배선을 형성하게 된다.
금속 배선을 형성하기 위한 대부분의 건식 식각 공정에서는 전술한 플라즈마발생을 위해 Cl2및 BCl3와 같은 식각 가스를 사용하며, 이 가스가 금속층을 구성하는 알루미늄과 반응하면서 폴리머가 생성된다. 이와 같이 식각 과정에서 생성되는 폴리머는 펌프에 의해 챔버 위부로 펌핑되거나, 챔버 내벽에 증착되는 형태로 제거되어 금속층의 식각을 가능하게 한다.
그러나 도 1a에 도시한 바와 같이, 일련의 건식 식각 공정을 진행한 다음 챔버(1) 내부를 습식 세정하면, 세정 후 챔버(1) 내부에 잔존하는 습기가 완전히 제거되지 않아 챔버(1) 내벽에 수분(2)이 남아있게 된다.
이와 같이 챔버(1) 내벽에 수분(2)이 남아있는 상태에서 금속층(3) 위에 식각 베리어(4)가 패터닝된 웨이퍼(5)를 투입하고, 챔버(1) 내부에 채워진 식각 가스를 이용해 건식 식각을 진행하면, 식각 과정에서 생성되는 폴리머가 상기 수분에 의해 챔버(1) 내벽에 불안정한 상태로 증착되는 결과를 나타낸다.
따라서 도 1b에 도시한 바와 같이, 챔버(1) 내벽에 불안정한 상태로 증착된 폴리머(6)의 일부가 식각 중 웨이퍼(5) 위로 떨어져 파티클(7)로 남게 된다.
그 결과 도 1c에 도시한 바와 같이 파티클(7)에 의한 결함 또는 파티클(7)에 의해 가려진 금속층(3)이 식각되지 않고 잔류하는 식각 불량을 일으켜 금속 배선의 쇼트 불량을 유발할 수 있다. 이로서 반도체 소자의 제조 공정과 반도체 소자의 신뢰성이 저하되는 문제를 초래한다.
따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 건식 식각 과정에서 생성되는 폴리머들이 챔버 내벽에 안정적으로 증착되도록 하여 파티클 발생에 의한 결함과 금속층 잔류 현상을 미연에 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 있다.
도 1a∼도 1c는 종래 반도체 소자의 금속 배선 형성 공정을 도시한 단면도이다.
도 2a∼도 2d는 본 발명에 의한 반도체 소자의 금속 배선 형성 공정을 도시한 단면도이다.
상기의 목적을 달성하기 위하여 본 발명은,
식각 챔버 내부를 습식 세정하는 단계와, 챔버 내부를 건식 식각이 진행되는 온도보다 높은 온도로 일정 시간 가열하여 챔버 내부에 잔존하는 수분을 제거하는 단계와, 챔버 내부에 금속층과 식각 베리어가 형성된 웨이퍼를 로딩하는 단계와, 챔버 내부에 채워진 식각 가스에 전원을 인가하여 플라즈마를 발생시킴으로써 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.
챔버 내부를 가열할 때에는 100∼120℃ 온도에서 10∼30분 동안 가열하는 것이 바람직하며, 챔버에 웨이퍼를 로딩하기 전, 시즈닝 작업을 통해 챔버 내벽에 다량의 폴리머를 증착시키는 단계를 더욱 포함할 수 있다.
이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 2a∼도 2d는 본 발명에 의한 반도체 소자의 금속 배선 형성 공정을 도시한 단면도이다.
먼저, 도 2a에 도시한 바와 같이 일련의 웨이퍼들(미도시)에 대한 건식 식각 공정을 완료한 후 웨이퍼를 챔버(11)로부터 언로딩하고, 챔버(11) 내부를 습식 세정한다. 습식 세정 후에는 도시하지 않은 펌프를 이용해 챔버(11) 내부에 잔존하는 습기를 챔버(11) 외부로 배기시킨다. 그러나 전술한 배기 작업에도 불구하고, 챔버(11) 내벽에는 일정량의 수분(12)이 잔존하게 된다.
다음으로, 도 2b에 도시한 바와 같이 챔버(11) 내부를 일정 시간, 바람직하게 10분∼30분 동안 가열하여 챔버(11) 내부의 수분을 제거하는데, 이 때 챔버(11)의 가열 온도는 건식 식각이 진행되는 온도보다 높은 온도로 설정하며, 일례로 100∼120℃의 온도로 챔버(11) 내부를 가열할 수 있다.
이와 같이 챔버(11) 내부를 식각 공정 온도보다 높은 온도로 일정 시간 가열함으로써 챔버(11) 내부에 잔존하는 수분, 특히 챔버(11) 내벽에 부착되어 응고된 수분들을 효과적으로 제거한다.
이어서, 도 2c에 도시한 바와 같이 챔버(11) 내부에 금속층(13)과 식각 베리어(14)가 형성된 웨이퍼(15)를 로딩한다. 상기 금속층(13)은 금속 배선을 형성하기 위한 것으로 바람직하게 알루미늄으로 이루어진다. 이러한 금속층(13) 위에는 포토레지스트로 이루어진 식각 베리어(14)가 위치하며, 식각 베리어(14)는 노광 및 현상을 이용한 공지의 사진 식각 공정을 통해 임의의 패턴으로 완성된다.
다음으로 챔버(11) 내부에 채워진 식각 가스(Cl2또는 BCl3)에 전원을 인가하여 플라즈마를 발생시킴으로써 식각 베리어(14)를 통해 노출된 금속층(13)의 일부를 식각으로 제거한다. 이러한 금속층(13)의 식각 과정에서 식각 가스와 알루미늄과의 반응에 의해 폴리머가 생성되고, 챔버(11) 내벽에 폴리머들(16)이 증착된다.
이 때, 본 발명에서는 전술한 가열 작업을 통해 챔버(11) 내벽에 잔존하는 수분을 모두 제거하였기 때문에, 식각 과정에서 생성된 폴리머들은 챔버(11) 내벽에 안정된 상태로 증착된다. 그 결과, 본 발명에서는 챔버(11) 내벽에 증착된 폴리머들(16)이 낙하하지 않고 안정된 상태를 유지할 수 있다.
이와 같이 플라즈마를 이용해 금속층(13)을 식각한 다음, 식각 베리어(14)를 박리하여 제거하면, 도 2d에 도시한 바와 같이 금속 배선(17)이 완성된다. 금속 배선(17)이 완성된 웨이퍼(15)는 챔버(11)로부터 언로딩되고, 전술한 공정을 이용해 다음 웨이퍼에 대한 건식 식각 과정을 진행한다.
한편, 전술한 제조 방법에 있어서 챔버(11) 내부를 가열하여 습기를 제거한 다음, 금속층(13)에 대한 건식 식각 공정을 진행하기 전, 시즈닝(seasoning) 작업을 진행하여 챔버(11) 내벽에 다량의 폴리머를 증착함으로써 챔버(11) 내부를 안정된 분위기로 유지하는데 도움을 줄 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이와 같이 본 발명에서는 식각 과정에서 생성되는 폴리머들이 챔버 내벽에 안정적으로 증착됨에 따라, 파티클 발생에 의한 결함과 금속층 잔류 현상과 같은 식각 불량을 미연에 방지할 수 있다. 따라서 본 발명에 따르면 반도체 소자의 제조공정과 반도체 소자의 신뢰성이 높아진다.
Claims (3)
- 식각 챔버 내부를 습식 세정하는 단계;상기 챔버 내부를 건식 식각이 진행되는 온도보다 높은 온도로 일정 시간 가열하여 챔버 내부에 잔존하는 수분을 제거하는 단계;상기 챔버 내부에 금속층과 식각 베리어가 형성된 웨이퍼를 로딩하는 단계; 및상기 챔버 내부에 채워진 식각 가스에 전원을 인가하여 플라즈마를 발생시킴으로써 금속층을 식각하여 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 챔버 내부를 가열할 때에는 100∼120℃ 온도에서 10∼30분 동안 가열하는 반도체 소자의 제조 방법.
- 제 1항에 있어서,상기 챔버에 웨이퍼를 로딩하기 전, 시즈닝 작업을 통해 챔버 내벽에 다량의 폴리머를 증착시키는 단계를 더욱 포함하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006398A KR100472011B1 (ko) | 2003-01-30 | 2003-01-30 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006398A KR100472011B1 (ko) | 2003-01-30 | 2003-01-30 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040069845A true KR20040069845A (ko) | 2004-08-06 |
| KR100472011B1 KR100472011B1 (ko) | 2005-03-10 |
Family
ID=37358515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006398A KR100472011B1 (ko) | 2003-01-30 | 2003-01-30 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100472011B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914354B1 (ko) * | 2006-06-05 | 2009-08-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ막에 대한 1차 웨이퍼 효과 제거 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102163381B1 (ko) | 2013-03-15 | 2020-10-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 폴리머 관리를 통한 에칭 시스템의 생산성 개선 |
-
2003
- 2003-01-30 KR KR10-2003-0006398A patent/KR100472011B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100914354B1 (ko) * | 2006-06-05 | 2009-08-28 | 어플라이드 머티어리얼스, 인코포레이티드 | Ｐｅｃｖｄ막에 대한 1차 웨이퍼 효과 제거 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100472011B1 (ko) | 2005-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4422493B2 (ja) | フォトレジストおよびエッチング残渣の除去方法 | |
| JPH11260785A (ja) | フォトレジスト材料とエッチング残留物の除去方法 | |
| TW202234140A (zh) | 極紫外光(euv)光阻的圖案化顯影方法 | |
| JP2006148122A (ja) | 半導体基板上の金属構造から残留物を除去するための方法 | |
| US20070093069A1 (en) | Purge process after dry etching | |
| JP2004517470A (ja) | バイア形成工程において発生するエッチング残渣を除去する方法 | |
| JP2003023072A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| KR100472011B1 (ko) | 반도체 소자의 제조 방법 | |
| US20060205232A1 (en) | Film treatment method preventing blocked etch of low-K dielectrics | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| JP2005302897A (ja) | ハードエッチングマスクの除去方法および半導体装置の製造方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| US6214739B1 (en) | Method of metal etching with in-situ plasma cleaning | |
| US6660642B2 (en) | Toxic residual gas removal by non-reactive ion sputtering | |
| US7514357B2 (en) | Method of manufacturing a semiconductor device | |
| US5899748A (en) | Method for anchoring via/contact in semiconductor devices and devices formed | |
| JP4559565B2 (ja) | 金属配線の形成方法 | |
| JP3496760B2 (ja) | 半導体装置の製造方法 | |
| US6339019B1 (en) | Method of manufacturing semiconductor device having reduced connection failure between wiring layers | |
| CN104051322B (zh) | 一种制作半导体器件的方法 | |
| JP3113040B2 (ja) | 半導体装置の製造方法 | |
| US7226875B2 (en) | Method for enhancing FSG film stability | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| KR100652285B1 (ko) | 포토레지스트 잔여물 제거 방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110120 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |