KR20040067064A - 고전압 응용에 적합한 구조를 갖는 반도체 패키지 - Google Patents

고전압 응용에 적합한 구조를 갖는 반도체 패키지 Download PDF

Info

Publication number
KR20040067064A
KR20040067064A KR1020030004025A KR20030004025A KR20040067064A KR 20040067064 A KR20040067064 A KR 20040067064A KR 1020030004025 A KR1020030004025 A KR 1020030004025A KR 20030004025 A KR20030004025 A KR 20030004025A KR 20040067064 A KR20040067064 A KR 20040067064A
Authority
KR
South Korea
Prior art keywords
outer lead
molded housing
lead
semiconductor package
external
Prior art date
Application number
KR1020030004025A
Other languages
English (en)
Other versions
KR100958422B1 (ko
Inventor
손준서
남시백
전오섭
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020030004025A priority Critical patent/KR100958422B1/ko
Priority to US10/762,075 priority patent/US7199461B2/en
Publication of KR20040067064A publication Critical patent/KR20040067064A/ko
Priority to US11/695,794 priority patent/US20070181984A1/en
Application granted granted Critical
Publication of KR100958422B1 publication Critical patent/KR100958422B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 반도체 패키지는, 반도체 다이가 안착되는 리드 프레임 패드 및 리드 프레임 패드와 전기적으로 연결되는 내부 리드들이 몰딩된 하우징으로 덮이고, 내부 리드들로부터 연장되는 외부 리드들이 몰딩된 하우징의 일 측면 밖으로 돌출된 기본 구조를 갖는다. 외부 리드들은 중앙부에 배치된 제1 외부 리드와 제1 외부 리드의 좌우에 각각 배치된 제2 외부 리드 및 제3 외부 리드를 포함한다. 제2 외부 리드 및 제3 외부 리드의 일부 중 몰딩된 하우징과 인접된 부분에서 제1 외부 리드와 반대 방향으로 돌출되어 몰딩된 하우징 표면에서의 제1 외부 리드와의 간격을 증대시키는 굴곡부가 배치된다. 제2 외부 리드의 굴곡부 및 제3 외부 리드의 굴곡부 중 적어도 어느 하나는 몰딩된 하우징으로 연장된 부분으로 덮인다.

Description

고전압 응용에 적합한 구조를 갖는 반도체 패키지{Semiconductor package having the structure for high voltage application}
본 발명은 반도체 패키지에 관한 것으로서, 특히 고전압 응용에 적합한 구조를 갖는 반도체 패키지에 관한 것이다.
통상적으로 다이오드, 사이리스터 또는 모스 게이트 소자들( MOSFET, IGBT 등)과 같은 반도체 소자들은, 소자 정션을 포함하는 실리콘 반도체 다이(die) 내에 형성된다. 이 다이는 하부의 금속 드레인, 소스 및 게이트 전극을 갖는다. 다이가 리드 프레임 패드의 표면에 부착되고, 상기 전극들이 와이어 본딩을 통해 리드 프레임과 전기적으로 연결되어, 결국은 리드 프레임의 외부 리드들과도 전기적으로 연결되게 된다. 외부 리드들은 몰딩된 하우징 밖으로 돌출된다. 실리콘 반도체 다이 및 와이어는 하우징 내에 완전히 몰딩된다.
이와 같이 몰딩된 하우징 밖으로 외부 리드들이 돌출된 구조의 반도체 패키지 경우, 고전압 응용에 적합하기 위해서는 하우징 표면에서의 외부 리드들 사이의 간격인 연면 거리(creepage distance)가 충분히 확보되어야 한다. 즉 이 연면 거리가 충분히 확보되지 않을 경우, 반도체 패키지의 최대 인가 전압에 대한 제한이 이루어진다는 것은 잘 알려져 있는 사실이다.
도 1은 연면 거리를 최대한 확보하기 위한 구조의 종래의 반도체 패키지의일 예를 나타내 보인 평면도이다. 그리고 도 2 및 도 3은 도 1의 반도체 패키지를 서로 다른 방향에서 바라본 측면도들이다.
도 1 내지 도 3에 도시된 바와 같이, 종래의 반도체 패키지(20)는, 플라스틱 몰딩 하우징(21)을 포함한다. 이 몰딩 하우징(21)은 반도체 다이(22)(도 2에서 점선으로 표시)를 완전히 둘러싼다. 세 개의 외부 리드들(25, 26, 27)은 몰딩 하우징(21)의 전면 측면(18) 밖으로 돌출된다. 이 외부 리드들(25, 26, 27)은 각각 모스 트랜지스터의 게이트, 소스 및 드레인 일 수 있다. 가장자리에 배치된 외부 리드들(25, 27)은 중심부에 배치된 외부 리드(26)로부터 최대한 멀어지도록 하는 굴곡부(30)(31)를 각각 포함한다. 외부 리드(25)의 굴곡부(30)는 외부 리드(26)의 반대 방향을 향해 구부러진 형상을 가지며, 이에 따라 연면 거리(32)가 더 커진다. 마찬가지로 외부 리드(27)의 굴곡부(31)도 외부 리드(26)의 반대 방향을 향해 구부러진 형상을 가지며, 이에 따라 연면 거리(33) 또한 더 커진다.
이와 같은 종래의 반도체 패키지의 경우, 외부 리드들 사이의 연면 거리를 증대시킬 수 있으므로, 보다 높은 전압을 인가할 수 있다는 이점을 제공한다. 그러나 한편으로는 보다 큰 연면 거리를 얻기 위해서는 패키지 몸체인 몰딩 하우징의 측면(도 3의 28)도 함께 증대시켜야 하고, 결과적으로 패키지의 전체 크기가 증대되어야 한다는 한계가 있다.
도 4는 연면 거리를 최대한 확보하기 위한 구조의 종래의 반도체 패키지의 다른 예를 나타내 보인 평면도이다. 그리고 도 5는 도 4의 반도체 패키지의 내부 리드의 형상을 나타내 보인 도면이다.
도 4 및 도 5를 참조하면, 종래의 반도체 패키지(40)의 외부 리드들(45, 47)은, 몰딩 하우징(41)의 일 측면(48)에 인접된 부분에서 중앙의 외부 리드(46)와는 반대 방향을 향해 기울어진 구조로 이루어진다. 또한 외부 리드(45)와 외부 리드(46) 사이 및 외부 리드(47)와 외부 리드(45) 사이에서는 몰딩된 하우징(41)이 내부를 향해 함몰된 구조로 이루어진다. 외부 리드들(45, 46, 47)로부터 연장되어 몰딩된 하우징(41) 내부에 위치하는 내부 리드들(55, 56, 57)은, 그 구조에 있어서 변화 없이 몰딩된 하우징(41) 내에서 리드 프레임 패드(59)에 연결된다.
이와 같은 구조의 반도체 패키지의 경우, 외부 리드(45)와 외부 리드(46) 사이의 연면 거리(52)는 증가되며, 마찬가지로 외부 리드(47)와 외부 리드(45) 사이의 연면 거리(53) 또한 증가된다는 이점을 제공한다. 그러나, 도 1 내지 도 3의 반도체 패키지와 마찬가지로, 보다 큰 연면 거리를 얻기 위해서는 패키지 몸체인 몰딩 하우징의 측면(48)도 함께 증대시켜야 하고, 결과적으로 패키지의 전체 크기가 증대되어야 한다는 한계가 여전히 존재한다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 패키지의 크기를 증대시키지 않고 외부 리드들 사이의 연면 거리를 증대시킴으로써 고전압 응용에 적합한 구조를 갖는 반도체 패키지를 제공하는 것이다.
도 1은 종래의 반도체 패키지의 일 예를 나타내 보인 평면도이다.
도 2는 도 1의 반도체 패키지를 일 방향에서 바라본 측면도이다.
도 3은 도 1의 반도체 패키지를 다른 방향에서 바라본 측면도이다.
도 4는 종래의 반도체 패키지의 다른 예를 나타내 보인 평면도이다.
도 5는 도 4의 반도체 패키지의 내부 리드의 형상을 나타내 보인 도면이다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내 보인 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내 보인 평면도이다.
도 8a 내지 도 8g는 도 6의 반도체 패키지를 여러 가지 형태로 변형시킨 결과들을 나타내 보인 도면들이다.
도 9a 내지 도 9g는 도 7의 반도체 패키지를 여러 가지 형태로 변형시킨 결과들을 나타내 보인 도면들이다.
도 10은 도 7의 반도체 패키지를 변형시켜 외부 리드 사이의 피치 변화가 억제된 구조를 나타내 보인 도면이다.
도 11은 도 10의 A 부분에서의 제3 외부 리드를 확대해 나타내 보인 도면이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 반도체 패키지는, 반도체 다이가 안착되는 리드 프레임 패드 및 리드 프레임 패드와 전기적으로 연결되는 내부 리드들이 몰딩된 하우징으로 덮이고, 상기 내부 리드들로부터 연장되는 외부 리드들이 상기 몰딩된 하우징의 일 측면 밖으로 돌출된 구조로 이루어진 반도체 패키지에 있어서, 상기 외부 리드들은 중앙부에 배치된 제1 외부 리드와 상기 제1 외부 리드의 좌우에 각각 배치된 제2 외부 리드 및 제3 외부 리드를 포함하며, 상기 제2 외부 리드 및 제3 외부 리드의 일부 중 상기 몰딩된 하우징과 인접된 부분에서 상기 제1 외부 리드와 반대 방향으로 돌출되어 상기 몰딩된 하우징 표면에서의 상기 제1 외부 리드와의 간격을 증대시키는 굴곡부가 배치되며 상기 제2 외부 리드의 굴곡부 및 상기 제3 외부 리드의 굴곡부 중 적어도 어느 하나는 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것을 특징으로 한다.
상기 제1 외부 리드의 일부 중 상기 몰딩된 하우징 표면과 인접된 부분은 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것이 바람직하다. 이 경우 상기 제1 외부 리드의 일부를 덮는 몰딩된 하우징 표면과, 상기 제2 외부 리드 및 제3 외부 리드 중 적어도 어느 한 외부 리드의 굴곡부를 덮는 몰딩된 하우징 표면 사이의 간격은 적어도 1㎜가 되도록 하는 것이 바람직하다.
상기 제1 외부 리드와 상기 제2 외부 리드 사이의 상기 몰딩된 하우징 표면과, 상기 제2 외부 리드와 상기 제3 외부 리드 사이의 상기 몰딩된 하우징 표면 중 적어도 어느 한 표면에는 몰딩된 하우징 몸체를 향해 패인 함몰부가 형성되는 것이 바람직하다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 다른 실시예에 따른 반도체 패키지는, 반도체 다이가 안착되는 리드 프레임 패드 및 리드 프레임 패드와 전기적으로 연결되는 내부 리드들이 몰딩된 하우징으로 덮이고, 상기 내부 리드들로부터 연장되는 외부 리드들이 상기 몰딩된 하우징의 일 측면 밖으로 돌출된 구조로 이루어진 반도체 패키지에 있어서, 상기 외부 리드들은 중앙부에 배치된 제1 외부 리드와 상기 제1 외부 리드의 좌우에 각각 배치된 제2 외부 리드 및 제3 외부 리드를 포함하며, 상기 제2 외부 리드 및 제3 외부 리드의 일부 중 상기 몰딩된 하우징 표면에 가까울수록 상기 제1 외부 리드와 멀어지도록 경사진 경사부가 배치되며, 상기 제2 외부 리드의 경사부 및 상기 제3 외부 리드의 경사부 중 적어도 어느 하나는 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것을 특징으로 한다.
상기 제1 외부 리드의 일부 중 상기 몰딩된 하우징 표면과 인접된 부분은 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것이 바람직하다. 이 경우 상기 제1 외부 리드의 일부를 덮는 몰딩된 하우징 표면과, 상기 제2 외부 리드 및 제3 외부 리드 중 적어도 어느 한 외부 리드의 경사부를 덮는 몰딩된 하우징 표면 사이의 간격은 적어도 1㎜가 되도록 하는 것이 바람직하다.
상기 제1 외부 리드와 상기 제2 외부 리드 사이의 상기 몰딩된 하우징 표면과, 상기 제2 외부 리드와 상기 제3 외부 리드 사이의 상기 몰딩된 하우징 표면 중 적어도 어느 한 표면에는 몰딩된 하우징 몸체를 향해 패인 함몰부가 형성되는 것이 바람직하다.
상기 제2 외부 리드 및 상기 제3 외부 리드 중 적어도 어느 한 외부 리드의 경사부는 상기 몰딩된 하우징 표면과 수직되는 부분과 경사진 부분의 경계 부분에 상기 경사부를 덮는 몰딩된 하우징의 두께보다 큰 평평한 부분을 포함하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 6은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내 보인 평면도이다.
도 6을 참조하면, 본 발명에 따른 반도체 패키지(100)는, 몰딩된 하우징(110) 밖으로 세 개의 외부 리드들(121, 122, 123)이 돌출된 구조를 갖는다. 세 개의 외부 리드들(121, 122, 123) 중, 제1 외부 리드(121)는 몰딩된 하우징(110)의 일 측면(112)의 중앙부에 배치된다. 그리고 제2 및 제3 외부 리드(122, 123)는, 몰딩된 하우징(11)의 일 측면(112)의 가장자리부에서 각각 제1 외부 리드(121)로부터 일정 간격 이격되도록 배치된다. 도면에 나타내지는 않았지만, 모스 전계 효과 트랜지스터(MOSFET)와 같은 반도체 소자(미도시)가 몰딩된 하우징(110) 내에 파묻혀 있으며, 몰딩된 하우징(110) 내부에서 반도체 소자의 각 전극들은 와이어들(미도시)을 통해 외부 리드들(121, 122, 123)로부터 연장되는 내부 리드들(미도시)과 전기적으로 연결된다.
가장자리에 배치된 제2 및 제3 외부 리드(122, 123)는, 몰딩된 하우징(110)에 인접한 부분에서는 제1 외부 리드(121)와 반대 방향으로 돌출된 굴곡부들(124, 126)을 각각 갖는다. 즉 제2 외부 리드(122)의 경우, 몰딩된 하우징(110)의 일 측면(112)에서, 제1 외부 리드(121)와 대향하는 면에서는 제1 외부 리드(121)와 멀어지도록 함몰된 형상을 가지며, 이에 따라 제1 외부 리드(121)와 대향하는 면의 반대 면에서는 돌출된 형상을 갖는다. 마찬가지로 제3 외부 리드(123)의 경우, 몰딩된 하우징(110)의 일 측면(112)에서, 제1 외부 리드(121)와 대향하는 면에서는 제1 외부 리드(121)와 멀어지도록 함몰된 형상을 가지며, 이에 따라 제1 외부 리드(121)와 대향하는 면의 반대 면에서는 돌출된 형상을 갖는다.
이와 같은 제2 외부 리드(122) 및 제3 외부 리드(123)의 굴곡부들(124, 126)은 몰딩된 하우징(110)으로 덮인다. 또한 제1 외부 리드(121)의 일부도 또한 몰딩된 하우징(110)으로 덮인다. 즉 몰딩된 하우징(110)은, 그 측면(112)에서 접하는 제1 외부 리드(121)의 일부와, 제2 외부 리드(122) 및 제3 외부 리드(123)의 굴곡부들(124, 126)을 덮도록 일부가 연장된다. 제1 외부 리드(121)의 일부 및 굴곡부들(124, 126)을 덮는 몰딩된 하우징(110)의 두께는 두꺼울 필요가 없으며, 따라서 비교적 얇은 것이 적절하다. 제1 외부 리드(121)를 덮는 몰딩된 하우징(110)의 연장부 표면과, 제3 외부 리드(123)의 굴곡부(126)를 덮는 몰딩된 하우징(110)의 연장부 표면 사이의 간격(d)은 대략 1㎜ 이상이 되도록 한다.
이와 같은 구조의 반도체 패키지(100)에 있어서, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리(dc)는, 제1 외부 리드(121)의 제1 지점(a)에서부터 제2 외부 리드(122)의 제2 지점(b)까지 이르는 몰딩된 하우징(110)의 표면 거리가 되며, 따라서 종래 구조의 반도체 패키지와 비교하여 제2 외부 리드(122)의 굴곡부(124)의 일 표면을 덮는 몰딩된 하우징(110)의 연장부 길이에 해당하는 길이만큼 더 큰 연면 거리를 확보할 수 있게 된다. 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리 또한 동일하다. 본 실시예에 따른 반도체 패키지(100)의 경우, 연면 거리(dc)의 증가에도 불구하고, 반도체 패키지(100)의 크기는 증가되지 않는다. 이는 연면 거리(dc)의 증가는 몰딩된 하우징(110)이 제2 및 제3 외부 리드(122, 123)의 굴곡부들(124, 126)을 덮도록 일부가 연장되는 구조에 의해 달성되기 때문이다.
도 7은 본 발명의 다른 실시예에 따른 반도체 패키지를 나타내 보인 평면도이다. 도 7에서도 6과 동일한 참조 부호는 동일한 요소를 나타내므로 중복되는 설명은 생략하기로 한다.
도 7에 도시된 바와 같이, 본 실시예에 따른 반도체 패키지(200)의 가장자리에 배치된 제2 및 제3 외부 리드(122, 123)는, 몰딩된 하우징(110)에 인접한 부분에 가까울수록 제1 외부 리드(121)로부터 점점 멀어지도록 경사진 형상의 경사부(224, 226)를 포함한다. 즉 제2 외부 리드(122)의 경우, 몰딩된 하우징(110)의 일 측면(112) 표면에서 제1 외부 리드(121)와의 간격이 가장 크며, 마찬가지로 제3 외부 리드(123)의 경우에도 몰딩된 하우징(110)의 일 측면(112) 표면에서 제1 외부 리드(121)와의 간격이 가장 크다.
이와 같은 제2 외부 리드(122) 및 제3 외부 리드(123)의 경사부들(224, 226)은 몰딩된 하우징(110)으로 덮인다. 또한 제1 외부 리드(121)의 일부도 또한 몰딩된 하우징(110)으로 덮인다. 즉 몰딩된 하우징(110)은, 그 측면(112)에서 접하는 제1 외부 리드(121)의 일부와, 제2 외부 리드(122) 및 제3 외부 리드(123)의 경사부들(224, 226)을 덮도록 일부가 연장된다. 제1 외부 리드(121)의 일부 및 경사부들(224, 226)을 덮는 몰딩된 하우징(110)의 두께는 두꺼울 필요가 없으며, 따라서 비교적 얇은 것이 적절하다. 제1 외부 리드(121)를 덮는 몰딩된 하우징(110)의 연장부 표면과, 제3 외부 리드(123)의 굴곡부(126)를 덮는 몰딩된 하우징(110)의 연장부 표면 사이의 간격(d')은 대략 1㎜ 이상이 되도록 한다.
이와 같은 구조의 반도체 패키지(100)에 있어서, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리(dc '')는, 제1 외부 리드(121)의 제1 지점(a')에서부터 제2 외부 리드(122)의 제2 지점(b')까지 이르는 몰딩된 하우징(110)의 표면 거리가 되며, 따라서 종래 구조의 반도체 패키지와 비교하여 제2 외부 리드(122)의 경사부(224)의 일 표면을 덮는 몰딩된 하우징(110)의 연장부 길이에 해당하는 길이만큼 더 큰 연면 거리를 확보할 수 있게 된다. 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리 또한 동일하다. 본 실시예에 따른 반도체 패키지(200)의 경우, 연면 거리(dc')의 증가에도 불구하고, 반도체 패키지(100)의 크기는 증가되지 않는다. 이는 연면 거리(dc')의 증가는 몰딩된 하우징(110)이 제2 및 제3 외부 리드(122, 123)의 경사부들(224, 226)을 덮도록 일부가 연장되는 구조에 의해 달성되기 때문이다.
도 8a 내지 도 8g는 도 6의 반도체 패키지를 여러 가지 형태로 변형시킨 결과들을 나타내 보인 도면들이다. 도 8a 내지 도 8g에서 도 6과 동일한 참조 부호는 동일한 요소를 나타낸다.
먼저 도 8a에 도시된 반도체 패키지의 경우, 도 6의 반도체 패키지(100)와 비교해서, 제1 외부 리드(121)의 일부를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상으로서, 결론적으로 제1 외부 리드(121)가 몰딩된 하우징(110)으로부터 완전히 노출된다. 따라서 도 8a의 반도체 패키지는 감소된 연면 거리를 갖게 되지만, 제조 방법에 있어서는 도 6의 반도체 패키지(100)에 비하여 보다 용이해진다.
다음에 도 8b에 도시된 반도체 패키지의 경우, 도 6의 반도체 패키지(100)와 비교해서, 제2 외부 리드(122)의 돌출부(124)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상으로서, 결론적으로 제2 외부 리드(122)의 돌출부(124)가 몰딩된 하우징(110)으로부터 완전히 노출된다. 따라서 도 8b의 반도체 패키지는, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 6의 반도체 패키지(100)와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 6의 반도체 패키지(100)보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제3 외부 리드(123) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 8c에 도시된 반도체 패키지는, 도 8b에 도시된 반도체 패키지와 동일하며, 단지 제2 외부 리드(122)의 돌출부(124) 대신에 제3 외부 리드(123)의 돌출부(126)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상을 갖는다. 따라서 이 반도체 패키지는, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 6의 반도체 패키지(100)와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 6의 반도체 패키지(100)보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제2 외부 리드(122) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 8d에 도시된 반도체 패키지는, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 몰딩된 하우징(110) 표면과, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 몰딩된 하우징(110) 표면에 홈들(114, 116)이 형성된 점을 제외하고는 도 6의 반도체 패키지(100)와 동일한 구조를 갖는다. 상기 홈들(114, 116)은, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리와, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리를 홈들(114, 116)의 표면 거리만큼 더 증대시킨다.
도 8e에 도시된 반도체 패키지는, 도 8d의 반도체 패키지와 동일한 구조를 가지며, 단지 제1 외부 리드(121)의 일부를 덮는 몰딩된 하우징(110)의 연장부가 제거되었다는 점만 다르다. 따라서 도 8e의 반도체 패키지의 제1 외부 리드(121)는 몰딩된 하우징(110)으로부터 완전히 노출된다. 비록 도 8d의 반도체 패키지에 비하여 감소된 연면 거리를 갖지만, 제조 방법에 있어서는 도 8d의 반도체 패키지에 비하여 보다 용이해진다.
도 8f에 도시된 반도체 패키지의 경우, 도 8d의 반도체 패키지와 비교해서, 제2 외부 리드(122)의 돌출부(124)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상으로서, 결론적으로 제2 외부 리드(122)의 돌출부(124)가 몰딩된 하우징(110)으로부터 완전히 노출된다. 따라서 도 8f의 반도체 패키지는, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 8d의 반도체 패키지와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 8d의 반도체 패키지보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제3 외부 리드(123) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 8g에 도시된 반도체 패키지는, 도 8f에 도시된 반도체 패키지와 동일하며, 단지 제2 외부 리드(122)의 돌출부(124) 대신에 제3 외부 리드(123)의 돌출부(126)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상을 갖는다. 따라서 이 반도체 패키지는, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 8d의 반도체 패키지와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 8d의 반도체 패키지보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제2 외부 리드(122) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 9a 내지 도 9g는 도 7의 반도체 패키지를 여러 가지 형태로 변형시킨 결과들을 나타내 보인 도면들이다. 도 9a 내지 도 9g에서 도 7과 동일한 참조 부호는 동일한 요소를 나타낸다.
먼저 도 9a에 도시된 반도체 패키지의 경우, 도 7의 반도체 패키지(200)와 비교해서, 제1 외부 리드(121)의 일부를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상으로서, 결론적으로 제1 외부 리드(121)가 몰딩된 하우징(110)으로부터 완전히 노출된다. 따라서 도 9a의 반도체 패키지는 감소된 연면 거리를 갖게 되지만, 제조 방법에 있어서는 도 7의 반도체 패키지(200)에 비하여 보다 용이해진다.
다음에 도 9b에 도시된 반도체 패키지의 경우, 도 7의 반도체 패키지(200)와 비교해서, 제2 외부 리드(122)의 경사부(224)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상으로서, 결론적으로 제2 외부 리드(122)의 경사부(224)가 몰딩된 하우징(110)으로부터 완전히 노출된다. 따라서 도 9b의 반도체 패키지는, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 7의 반도체 패키지(200)와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 7의 반도체 패키지(200)보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제3 외부 리드(123) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 9c에 도시된 반도체 패키지는, 도 9b에 도시된 반도체 패키지와 동일하며, 단지 제2 외부 리드(122)의 경사부(224) 대신에 제3 외부 리드(123)의 경사부(226)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상을 갖는다. 따라서 이 반도체 패키지는, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 7의 반도체 패키지(200)와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 7의 반도체 패키지(200)보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제2 외부 리드(122) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 9d에 도시된 반도체 패키지는, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 몰딩된 하우징(110) 표면과, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 몰딩된 하우징(110) 표면에 홈들(114, 116)이 형성된 점을 제외하고는 도 7의 반도체 패키지(200)와 동일한 구조를 갖는다. 상기 홈들(114, 116)은, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리와, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리를 홈들(114, 116)의 표면 거리만큼 더 증대시킨다.
도 9e에 도시된 반도체 패키지는, 도 9d의 반도체 패키지와 동일한 구조를 가지며, 단지 제1 외부 리드(121)의 일부를 덮는 몰딩된 하우징(110)의 연장부가 제거되었다는 점만 다르다. 따라서 도 9e의 반도체 패키지의 제1 외부 리드(121)는 몰딩된 하우징(110)으로부터 완전히 노출된다. 비록 도 9d의 반도체 패키지에 비하여 감소된 연면 거리를 갖지만, 제조 방법에 있어서는 도 9d의 반도체 패키지에 비하여 보다 용이해진다.
도 9f에 도시된 반도체 패키지의 경우, 도 9d의 반도체 패키지와 비교해서, 제2 외부 리드(122)의 경사부(224)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상으로서, 결론적으로 제2 외부 리드(122)의 경사부(224)가 몰딩된 하우징(110)으로부터 완전히 노출된다. 따라서 도 9f의 반도체 패키지는, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 9d의 반도체 패키지와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 9d의 반도체 패키지보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제3 외부 리드(123) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 9g에 도시된 반도체 패키지는, 도 9f에 도시된 반도체 패키지와 동일하며, 단지 제2 외부 리드(122)의 경사부(224) 대신에 제3 외부 리드(123)의 경사부(226)를 덮는 몰딩된 하우징(110)의 연장부가 제거된 형상을 갖는다. 따라서 이 반도체 패키지는, 제1 외부 리드(121)와 제2 외부 리드(122) 사이의 연면 거리는 도 9d의 반도체 패키지와 동일하게 유지할 수 있지만, 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 연면 거리는 도 9d의 반도체 패키지보다 작아진다. 따라서 이 경우 제1 외부 리드(121)와 제2 외부 리드(122) 사이에 상대적으로 큰 전압이 인가되어야 할 경우에 적합하다.
도 10은 도 7의 반도체 패키지를 변형시켜 외부 리드 사이의 피치 변화가 억제된 구조를 나타내 보인 도면이다. 그리고 도 11은 도 10의 A 부분에서의 제3 외부 리드를 확대해 나타내 보인 도면이다. 도 10 내지 도 11에서 도 7과 동일한 참조 부호는 동일한 요소를 나타낸다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 반도체 패키지는 도 7의 반도체 패키지(200)와 거의 동일한 구조를 가지며, 단지 제2 외부 단자(122)의 경사부(324)와 제3 외부 단자(123)의 경사부(326)의 형상만이 다소 다른 구조를 갖는다. 구체적으로 제3 외부 단자(123)의 경사부(326)의 경우, 제1 외부 단자(121)와 마주보는 표면에서는 평평한 부분(326a), 경사진 부분(326b) 및 수직한 부분(326c)이 몰딩된 하우징(110)을 향해 순차적으로 배치된다. 상기 경사진 부분(326b) 및 수직한 부분(326c)은 제1 외부 단자(121)와 제3 외부 단자(123) 사이의 연면 거리를 증대시키는 효과를 제공하며, 상기 평평한 부분(326a)은 제1 외부 단자(121)와 제3 외부 단자(123) 사이의 피치(pitch)가 감소되는 현상을 억제시킨다. 즉 제3 외부 단자(123)의 경사부(326)는 몰딩된 하우징(110)으로 덮이는데, 이 몰딩된 하우징(110)의 두께에 해당하는 길이만큼 제1 외부 단자(121)와 제3 외부 단자(123) 사이의 피치도 감소될 수 밖에 없다. 그러나 본 실시예에서와 같이, 상기 평평한 부분(326a)을 포함함으로써, 몰딩된 하우징(110)이 상기 평평한 부분(326a) 내에서 경사부(326)를 덮게 할 수 있으며, 이에 따라 제1 외부 리드(121)와 제3 외부 리드(123) 사이의 피치는 감소되지 않는다. 제2 외부 리드(122)의 경우도 제3 외부 리드(123)의 경우와 동일하므로 중복되는 설명은 생략하기로 한다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 패키지에 의하면, 몰딩된 하우징의 일 측면과 접하는 외부 리드들의 일부에 굴곡부 또는 경사부를 형성하고 그 위를 몰딩된 하우징의 연장되는 부분이 덮도록 함으로써 외부 리드들 사이의 연면 거리를 증대시킬 수 있으며, 이에 따라 반도체 패키지의 외부 리드들에 인가될 수 있는 정격 전압을 증대시킬 수 있으므로 고전압 응용에 적합한 구조를 제공할 수 있다는 효과가 제공된다.

Claims (9)

  1. 반도체 다이가 안착되는 리드 프레임 패드 및 리드 프레임 패드와 전기적으로 연결되는 내부 리드들이 몰딩된 하우징으로 덮이고, 상기 내부 리드들로부터 연장되는 외부 리드들이 상기 몰딩된 하우징의 일 측면 밖으로 돌출된 구조로 이루어진 반도체 패키지에 있어서,
    상기 외부 리드들은 중앙부에 배치된 제1 외부 리드와 상기 제1 외부 리드의 좌우에 각각 배치된 제2 외부 리드 및 제3 외부 리드를 포함하며, 상기 제2 외부 리드 및 제3 외부 리드의 일부 중 상기 몰딩된 하우징과 인접된 부분에서 상기 제1 외부 리드와 반대 방향으로 돌출되어 상기 몰딩된 하우징 표면에서의 상기 제1 외부 리드와의 간격을 증대시키는 굴곡부가 배치되며 상기 제2 외부 리드의 굴곡부 및 상기 제3 외부 리드의 굴곡부 중 적어도 어느 하나는 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 제1 외부 리드의 일부 중 상기 몰딩된 하우징 표면과 인접된 부분은 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것을 특징으로 하는 반도체 패키지.
  3. 제2항에 있어서,
    상기 제1 외부 리드의 일부를 덮는 몰딩된 하우징 표면과, 상기 제2 외부 리드 및 제3 외부 리드 중 적어도 어느 한 외부 리드의 굴곡부를 덮는 몰딩된 하우징 표면 사이의 간격은 적어도 1㎜가 되도록 하는 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서,
    상기 제1 외부 리드와 상기 제2 외부 리드 사이의 상기 몰딩된 하우징 표면과, 상기 제2 외부 리드와 상기 제3 외부 리드 사이의 상기 몰딩된 하우징 표면 중 적어도 어느 한 표면에는 몰딩된 하우징 몸체를 향해 패인 함몰부가 형성되는 것을 특징으로 하는 반도체 패키지.
  5. 반도체 다이가 안착되는 리드 프레임 패드 및 리드 프레임 패드와 전기적으로 연결되는 내부 리드들이 몰딩된 하우징으로 덮이고, 상기 내부 리드들로부터 연장되는 외부 리드들이 상기 몰딩된 하우징의 일 측면 밖으로 돌출된 구조로 이루어진 반도체 패키지에 있어서,
    상기 외부 리드들은 중앙부에 배치된 제1 외부 리드와 상기 제1 외부 리드의 좌우에 각각 배치된 제2 외부 리드 및 제3 외부 리드를 포함하며, 상기 제2 외부 리드 및 제3 외부 리드의 일부 중 상기 몰딩된 하우징 표면에 가까울수록 상기 제1 외부 리드와 멀어지도록 경사진 경사부가 배치되며, 상기 제2 외부 리드의 경사부 및 상기 제3 외부 리드의 경사부 중 적어도 어느 하나는 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것을 특징으로 하는 반도체 패키지.
  6. 제5항에 있어서,
    상기 제1 외부 리드의 일부 중 상기 몰딩된 하우징 표면과 인접된 부분은 상기 몰딩된 하우징으로 연장된 부분으로 덮이는 것을 특징으로 하는 반도체 패키지.
  7. 제6항에 있어서,
    제2항에 있어서,
    상기 제1 외부 리드의 일부를 덮는 몰딩된 하우징 표면과, 상기 제2 외부 리드 및 제3 외부 리드 중 적어도 어느 한 외부 리드의 경사부를 덮는 몰딩된 하우징 표면 사이의 간격은 적어도 1㎜가 되도록 하는 것을 특징으로 하는 반도체 패키지.
  8. 제5항에 있어서,
    상기 제1 외부 리드와 상기 제2 외부 리드 사이의 상기 몰딩된 하우징 표면과, 상기 제2 외부 리드와 상기 제3 외부 리드 사이의 상기 몰딩된 하우징 표면 중 적어도 어느 한 표면에는 몰딩된 하우징 몸체를 향해 패인 함몰부가 형성되는 것을 특징으로 하는 반도체 패키지.
  9. 제5항에 있어서,
    상기 제2 외부 리드 및 상기 제3 외부 리드 중 적어도 어느 한 외부 리드의 경사부는 상기 몰딩된 하우징 표면과 수직되는 부분과 경사진 부분의 경계 부분에 상기 경사부를 덮는 몰딩된 하우징의 두께보다 큰 평평한 부분을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020030004025A 2003-01-21 2003-01-21 고전압 응용에 적합한 구조를 갖는 반도체 패키지 KR100958422B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030004025A KR100958422B1 (ko) 2003-01-21 2003-01-21 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US10/762,075 US7199461B2 (en) 2003-01-21 2004-01-21 Semiconductor package suitable for high voltage applications
US11/695,794 US20070181984A1 (en) 2003-01-21 2007-04-03 Semiconductor package suitable for high voltage applications

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030004025A KR100958422B1 (ko) 2003-01-21 2003-01-21 고전압 응용에 적합한 구조를 갖는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20040067064A true KR20040067064A (ko) 2004-07-30
KR100958422B1 KR100958422B1 (ko) 2010-05-18

Family

ID=33448094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030004025A KR100958422B1 (ko) 2003-01-21 2003-01-21 고전압 응용에 적합한 구조를 갖는 반도체 패키지

Country Status (2)

Country Link
US (2) US7199461B2 (ko)
KR (1) KR100958422B1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110209740A1 (en) * 2002-08-23 2011-09-01 Bsst, Llc High capacity thermoelectric temperature control systems
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US7763958B1 (en) * 2007-05-25 2010-07-27 National Semiconductor Corporation Leadframe panel for power packages
US7714418B2 (en) * 2007-07-23 2010-05-11 National Semiconductor Corporation Leadframe panel
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
US7791177B2 (en) * 2007-12-10 2010-09-07 Infineon Technologies Ag Electronic device
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8106406B2 (en) 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8207455B2 (en) 2009-07-31 2012-06-26 Power Integrations, Inc. Power semiconductor package with bottom surface protrusions
JP5609298B2 (ja) * 2010-06-18 2014-10-22 富士電機株式会社 ラミネートブスバー
US8314489B2 (en) 2010-09-13 2012-11-20 Infineon Technologies Ag Semiconductor module and method for production thereof
EP2677539B1 (en) * 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
CN102779765B (zh) * 2011-05-13 2016-08-17 飞思卡尔半导体公司 具有交错引线的半导体器件
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
KR102192997B1 (ko) 2014-01-27 2020-12-18 삼성전자주식회사 반도체 소자
US9768087B2 (en) 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
DE102015109073B4 (de) * 2015-06-09 2023-08-10 Infineon Technologies Ag Elektronische Vorrichtungen mit erhöhten Kriechstrecken
US10483178B2 (en) 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
US10249557B2 (en) 2017-05-23 2019-04-02 Nxp Usa, Inc. Packaged integrated circuit device and methods
JPWO2018235330A1 (ja) 2017-06-20 2020-04-16 住友電気工業株式会社 半導体装置
US10242935B2 (en) 2017-08-31 2019-03-26 Nxp Usa, Inc. Packaged semiconductor device and method for forming
US11621216B2 (en) * 2018-08-20 2023-04-04 Mitsubishi Electric Corporation Semiconductor module
US10867894B2 (en) * 2018-10-11 2020-12-15 Asahi Kasei Microdevices Corporation Semiconductor element including encapsulated lead frames
US11927431B1 (en) 2018-12-11 2024-03-12 Northrop Grumman Systems Corporation Firing switch for compact capacitive discharge unit
US11581632B1 (en) 2019-11-01 2023-02-14 Northrop Grumman Systems Corporation Flexline wrap antenna for projectile

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0328511Y2 (ko) * 1987-10-02 1991-06-19
JP3319569B2 (ja) 1996-05-31 2002-09-03 株式会社東芝 圧接型半導体装置
JP2781783B2 (ja) * 1996-07-30 1998-07-30 山形日本電気株式会社 半導体装置用パッケージ
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
JP4090512B2 (ja) * 1997-04-08 2008-05-28 日本オプネクスト株式会社 光モジュール
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
US6255722B1 (en) 1998-06-11 2001-07-03 International Rectifier Corp. High current capacity semiconductor device housing

Also Published As

Publication number Publication date
KR100958422B1 (ko) 2010-05-18
US20040232541A1 (en) 2004-11-25
US7199461B2 (en) 2007-04-03
US20070181984A1 (en) 2007-08-09

Similar Documents

Publication Publication Date Title
KR100958422B1 (ko) 고전압 응용에 적합한 구조를 갖는 반도체 패키지
US8294208B2 (en) Semiconductor device having a gate contact on one surface electrically connected to a gate bus on an opposing surface
JP3646023B2 (ja) 大面積の接続ポストと改良された外形を有する高電流容量半導体装置パッケージとリードフレーム
US7615854B2 (en) Semiconductor package that includes stacked semiconductor die
US6744124B1 (en) Semiconductor die package including cup-shaped leadframe
US20070057350A1 (en) Semiconductor component and method of assembling the same
US20030057573A1 (en) Semiconductor device
JP2009071059A (ja) 半導体装置
US11502014B2 (en) Semiconductor device
US11410938B2 (en) Semiconductor package
CN114267655A (zh) 半导体封装、半导体模块以及其制造方法
US20220148949A1 (en) Semiconductor device
US6081031A (en) Semiconductor package consisting of multiple conductive layers
US20220302074A1 (en) Semiconductor device
CN108269771B (zh) 包括限定出凹口的包封材料的半导体装置
JP3715590B2 (ja) インサート成形ケース及び半導体装置
JP7316968B2 (ja) 半導体装置および半導体装置の製造方法
US8125071B2 (en) Package structure utilizing high and low side drivers on separate dice
KR20210137398A (ko) 반도체 모듈
US20080093736A1 (en) Semiconductor device
JP2001144229A (ja) 樹脂封止型半導体装置
JPS6322678Y2 (ko)
US20240030200A1 (en) Semiconductor package and method
US20240063150A1 (en) Semiconductor device
JPS6322677Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 10