KR20040066885A - 광송신장치 - Google Patents

광송신장치 Download PDF

Info

Publication number
KR20040066885A
KR20040066885A KR10-2004-7008781A KR20047008781A KR20040066885A KR 20040066885 A KR20040066885 A KR 20040066885A KR 20047008781 A KR20047008781 A KR 20047008781A KR 20040066885 A KR20040066885 A KR 20040066885A
Authority
KR
South Korea
Prior art keywords
light emitting
circuit
optical transmission
output signal
bipolar transistor
Prior art date
Application number
KR10-2004-7008781A
Other languages
English (en)
Inventor
오사와카쯔이찌
시마자키토요유키
차토테쯔오
시미주유조
이마이주미켄지
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20040066885A publication Critical patent/KR20040066885A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • H04B10/503—Laser transmitters
    • H04B10/504—Laser transmitters using direct modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/11—Arrangements specific to free-space transmission, i.e. transmission through air or vacuum
    • H04B10/114—Indoor or close-range type systems

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)
  • Led Devices (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 소프트웨어 등이 원인으로, 입력 단자가 하이레벨 상태로 고정된 경우에 있어서 발광 다이오드가 계속 빛나는 것을 방지하고, PDA, 휴대전화 등에 있어서 전지의 수명이 다되거나 발광 다이오드를 파괴한다라는 각종 문제의 발생을 회피하는 것을 목적으로 한다. 이를 위해, 광송신용 발광 다이오드(8)를 구동하는 발광소자 구동회로(23)의 전단에, 펄스 파형으로 이루어지는 광송신용 입력신호의 고역성분을 통과시키는 고역 통과 필터(21)와, 고역 통과 필터(21)의 출력신호를 2진수화하여 펄스 파형으로 되돌리는 2진수 회로(22)를 설치한다.

Description

광송신장치{OPTICAL TRANSMITTER APPARATUS}
상기 종래의 광송신장치는 도 7에 도시하는 회로구성을 갖고 있다. 즉, 도 7에 도시하는 바와 같이, 입력 단자(51)가 저항(52)의 일단에 접속되고, 저항(52)의 타단이 발광소자 구동용 NPN 쌍극성 트랜지스터(53)의 베이스에 접속되어 있다. NPN 쌍극성 트랜지스터(53)의 콜렉터는 광송신용 발광 다이오드(54)의 캐소드에 접속되고, NPN 쌍극성 트랜지스터(53)의 이미터는 저항(55)의 일단에 접속되어 있다.발광 다이오드(54)의 애노드는 전원 단자(56)에 접속되고, 저항(55)의 타단은 접지 단자(57)에 접속되어 있다.
이상과 같은 광송신장치는 입력 단자(51)에 가해지는 광송신용 입력신호가 하이레벨로 되면 NPN 쌍극성 트랜지스터(53)가 도통하고, 발광 다이오드(54)에 전원 단자(56)로부터 전류가 유입되고, 발광 다이오드(54)가 발광한다. 또한, 입력 단자(51)에 가해지는 광송신용 입력신호가 로우레벨로 되면 NPN 쌍극성 트랜지스터 (53)가 차단되고, 발광 다이오드(54)에 전류가 유입되지 않게 되며, 발광 다이오드 (54)의 발광이 정지한다.
이 회로구성의 경우, 도 8의 (a)의 파형으로 도시하는 바와 같은 진폭(VIN)의 광송신용 입력신호, 즉, 시스템(LSI)으로부터의 출력신호가 광송신장치의 입력 단자(51)에 입력된 경우, 광송신장치의 발광 다이오드(54)로부터의 광출력은, 도 8의 (b)의 파형으로 도시하는 바와 같이, 시스템(LSI)으로부터의 출력신호와 동일한 형태로 된다.
그러나, 시스템(LSI)의 소프트웨어 등이 원인으로, 입력 단자(51)의 전위, 즉, 광송신용 입력신호가, 도 9의 (a)의 파형으로 도시하는 바와 같이, 하이레벨 상태로 고정된 경우, NPN 쌍극성 트랜지스터(53)가 도통상태를 지속한다. 그 결과, 발광 다이오드(54)가 도 9의 (b)의 파형으로 도시하는 바와 같이, 계속 빛나게 된다.
이 때문에, PDA, 휴대전화에서는 전지의 수명이 다 되거나 발광 다이오드(54)가 파괴된다라는 각종 문제가 발생할 가능성이 지적되고 있다.
이와 같은 문제의 발생을 방지하기 위해서 보호회로를 광송신장치의 입력 단자(51)의 전단(前段)에 넣는 대책을 사용하고 있는 경우가 많다.
상기 보호회로는 타이머 등을 이용하여 광송신용 입력신호의 펄스폭을 계측하여 소정 시간 폭을 초과하면 강제적으로 광송신용 입력신호를 정지시키는 구성이다.
도 7에 도시하는 종래의 회로구성에서는, 상기에서 설명한 바와 같이, 소프트웨어 등이 원인으로, 입력 단자(51)의 전위, 즉, 광송신용 입력신호가 하이레벨 상태로 고정된 경우, 발광 다이오드(54)가 계속 빛나게 된다. 그 결과, PDA, 휴대전화에서는 전지의 수명이 다되거나 발광 다이오드(54)가 파괴된다라는 각종 문제를 발생시킨다.
또한, 광송신장치의 입력 단자(51)의 전단에 보호회로를 설치하는 구성에서는 구성이 복잡하고, 고가라는 문제가 있다.
적외선 방식의 통신 시스템은 노트북, 휴대전화, PDA(Personal Digital Assistant; 퍼스널 디지털 어시스턴트) 등의 정보통신단말기로 폭넓게 이용되고 있다.
적외선 통신 시스템은 수발광 모듈과, 전기적으로 데이터를 처리하는 시스템 (LSI)으로 구성된다. 수발광 모듈은 데이터를 광송신하는 광송신장치와 데이터를 광수신하는 광수신장치를 1패키지화한 것이다.
적외선 통신 시스템에는 여러가지의 규격이 제안되어 있지만 최근에는 IrDA규격을 채용한 적외선 통신 시스템이 주류이다.
본 발명은 상기 적외선 통신 시스템의 구성에 사용되고 있는 광송신장치에 관한 것이다.
도 1은 본 발명의 제 1 실시형태의 광송신장치의 구성을 도시하는 회로도이다.
도 2는 본 발명의 제 1 실시형태의 광송신장치의 동작을 도시하는 파형도이다.
도 3은 본 발명의 제 1 실시형태의 광송신장치의 동작을 도시하는 파형도이다.
도 4는 본 발명의 제 2 실시형태의 광송신장치의 구성을 도시하는 회로도이다.
도 5는 본 발명의 제 3 실시형태의 광송신장치의 구성을 도시하는 회로도이다.
도 6은 본 발명의 제 4 실시형태의 광송신장치의 구성을 도시하는 회로도이다.
도 7은 종래의 광송신장치의 구성을 도시하는 회로도이다.
도 8은 종래의 광송신장치의 동작을 도시하는 파형도이다.
도 9는 종래의 광송신장치의 동작을 도시하는 파형도이다.
본 발명의 목적은 광송신용 입력신호가 하이레벨로 고정되는 것 등의 오동작에 의해서 광송신용 입력신호의 펄스폭이 소정값을 초과했을 때에 자동적으로 발광소자의 발광동작을 정지시킬 수 있고, 오동작에 의한 전지의 수명이 다되는 것의 방지, 발광소자의 파괴의 방지를 도모할 수 있고, 또한, 이를 위한 구성이 간단하고 값싸게 실현할 수 있는 광송신장치를 제공하는 것이다.
본 발명의 광송신장치는 펄스 파형으로 이루어지는 광송신용 입력신호의 고역 성분을 통과시키는 고역 통과 필터와, 고역 통과 필터의 출력신호를 이치화(二値化)하여 펄스 파형으로 되돌리는 이치화 회로와, 광송신용 발광소자와, 이치화 회로의 출력신호에 따라 발광소자를 구동하는 발광소자 구동회로를 구비하고 있다.
이 구성에 의하면 펄스 파형으로 이루어지는 광송신용 입력신호를 그대로 발광소자 구동회로에 입력하는 것은 아니고, 일단 고역 통과 필터에 통과시켜 펄스 파형을 미분하고, 미분된 신호를 이치화 회로로 이치화하여 펄스 파형으로 되돌린 후에 광발광소자 구동회로에 입력하고 있다. 이것에 의해서 고역 통과 필터의 시정수와 이치화 회로에 있어서의 이치화의 임계값에 의해 결정되는 소정 시간 폭보다 짧은 펄스폭의 광송신용 입력신호는 그대로의 펄스폭으로 이치화 회로로부터 출력된다.
그러나, 상기 소정 시간 폭보다 긴 펄스폭의 광송신용 입력신호에 대해서는 고역 통과 필터를 통과함으로써 레벨이 서서히 하강하여 가고, 소정 시간이 경과하면 고역 통과 필터의 출력신호의 레벨이 이치화 회로의 이치화의 임계값보다 낮게 되어 버린다. 그 결과, 상기 소정시간 폭보다 긴 펄스폭의 광송신용 입력신호가 입력되어도 이치화 회로로부터 소정 시간 폭보다 긴 펄스폭의 신호는 출력되지 않게 된다.
따라서, 소프트웨어 등이 원인으로, 광송신용 입력신호가 하이레벨 상태로 고정된 경우, 또는 광송신용 입력신호의 펄스폭이 적용되는 통신 시스템에서 상정되는 펄스폭보다 길게 된 경우에는 소정의 펄스폭의 시간만큼 발광 다이오드가 빛나지만 그 이상의 시간은 빛나지 않는다.
그 때문에 광송신장치에 급전하는 전지의 수명이 다되는 것의 방지, 발광 다이오드의 파괴 방지를 도모할 수 있다.
또한, 이를 위한 구성으로서, 고역 통과 필터와 이치화 회로를 설치하고, 고역 통과 필터의 회로 정수를 차단해야하는 광송신용 신호의 시간폭에 따라 적절하게 설정하는 정도만으로도 좋고, 구성이 간단하며 값싸게 실현할 수 있다.
상기 본 발명의 광송신장치에 있어서는 고역 통과 필터가, 예컨대, 콘덴서 및 저항으로 이루어지는 L형 회로로 구성되어 있다.
이 구성에 의하면 고역 통과 필터가 콘덴서 및 저항으로 구성되어 있으므로 구성이 간단하고, 값싸게 실현할 수 있다.
상기 본 발명의 광송신장치에 있어서는 이치화 회로가, 예컨대, 종속 접속된 2단의 인버터로 구성되어 있다.
이 구성에 의하면 이치화 회로가 종속 접속된 2단의 인버터로 구성되어 있으므로 구성이 간단하고 값싸게 실현할 수 있다.
상기 본 발명의 광송신장치에 있어서는 인버터가, 예컨대, CMOS 인버터로 구성되어 있다.
이 구성에 의하면 인버터가 CMOS 인버터로 구성되어 있으므로 대기 전류를 필요로 하지 않고, 쌍극형 트랜지스터를 이용하여 인버터를 구성한 경우에 비해 저소비 전력화가 가능하다.
상기 본 발명의 광송신장치에 있어서는 발광소자 구동회로가, 예컨대, 쌍극성 트랜지스터로 구성되어 있다. 쌍극성 트랜지스터는 베이스에 이치화 회로의 출력신호가 입력되고, 이것에 의해서 이치화 회로의 출력신호에 따라 발광소자에 공급하는 전류를 단속한다.
상기 본 발명의 광송신장치에 있어서는 발광소자 구동회로가, 예컨대, 종속 접속된 2단의 쌍극성 트랜지스터로 이루어지는 달링턴 회로로 구성되어 있다. 또한, 달링턴 회로의 초단의 쌍극성 트랜지스터의 베이스에 이치화 회로의 출력신호가 입력되고, 이것에 의해서 달링턴 회로의 다음 단의 쌍극성 트랜지스터가 발광소자에 공급하는 전류를 이치화 회로의 출력신호에 따라 단속한다.
이 구성에 의하면 이치화 회로의 출력신호가 발광소자를 직접 구동하는 다음 단의 쌍극성 트랜지스터의 베이스에 주어지는 것은 아니고, 초단의 쌍극성 트랜지스터의 베이스에 주어지는 것이므로 이치화 회로로서는 전류구동능력이 작은 것을 사용할 수 있다.
또한, 이치화 회로의 출력신호가 달링턴 회로를 구성하는 초단 및 다음 단의 쌍극성 트랜지스터의 직렬 접속된 2개의 베이스-이미터 사이에 인가된다. 즉, 초단의 쌍극성 트랜지스터의 베이스와 다음 단의 쌍극성 트랜지스터의 이미터 사이에 인가된다. 그 결과, 이치화 회로의 출력에 노이즈가 발생하였을 때에 발광소자 구동회로가 1단의 쌍극성 트랜지스터로 구성되어 있는 경우에 비해 노이즈의 레벨이 높지 않으면 발광소자가 발광하지 않는다. 따라서, 노이즈 내성을 향상시킬 수 있다.
상기 본 발명의 광송신장치에 있어서는 발광소자 구동회로가, 예컨대, MOS 트랜지스터로 구성되어 있다. MOS 트랜지스터는 게이트에 이치화 회로의 출력신호가 입력되고, 이것에 의해서 이치화 회로의 출력신호에 따라 발광소자에 공급하는 전류를 단속한다.
이 구성에 의하면 동작 전압의 하한을 결정하는 MOS 트랜지스터의 드레인-소스 간 전압이 쌍극성 트랜지스터의 콜렉터-이미터 간 전압보다 낮으므로 저전압 동작이 가능하게 된다.
상기 본 발명의 광송신장치에 있어서는 발광소자가, 예컨대, 발광 다이오드로 이루어진다.
(제 1 실시형태: 청구항1, 2, 3, 5에 대응한다)
도 1은 본 발명의 제 1 실시형태의 광송신장치의 구성을 도시하는 회로도이다. 이 광송신장치는, 도 1에 도시하는 바와 같이, 직사각형 파의 펄스 파형으로 이루어지는 광송신용 입력신호의 고역 성분을 통과시키는 고역 통과 필터(21)와, 고역 통과 필터(21)의 출력신호를 이치화하여 펄스 파형으로 되돌리는 이치화 회로 (22)와, 광송신용 발광소자인 발광 다이오드(8)와, 이치화 회로(22)의 출력신호에 따라 발광 다이오드(8)를 구동하는 발광소자 구동회로(23)를 구비하고 있다.
고역 통과 필터(21)는, 예컨대, 콘덴서(2) 및 저항(3)으로 이루어지는 L형 회로로 구성되어 있다.
이치화 회로(22)는, 예컨대, 종속 접속된 2단의 인버터(4,5)로 구성되어 있다. 인버터(4,5)는, 예컨대, 쌍극성 트랜지스터로 구성되어 있다.
발광소자 구동회로(23)는 NPN 쌍극성 트랜지스터(7)와 저항(6,9)으로 구성되어 있다. NPN 쌍극성 트랜지스터(7)는 베이스에 입력되는 이치화 회로(22)의 출력신호에 따라 발광 다이오드(8)에 공급하는 전류를 단속한다. 저항(6)은 NPN 쌍극성 트랜지스터(7)의 베이스와 이치화 회로(22) 사이에 삽입되어 있다. 저항(9)은 NPN 쌍극성 트랜지스터(7)의 이미터와 접지 단자(11) 사이에 삽입되어 있다.
이하, 광송신장치의 각 소자의 접속관계를 구체적으로 설명한다. 입력 단자 (1)에 콘덴서(2)의 일단이 접속되고, 콘덴서(2)의 타단에 저항(3)의 일단과 인버터 (4)의 입력 단자가 접속되고, 인버터(4)의 출력단자에 인버터(5)의 입력 단자가 접속되어 있다. 인버터(5)의 출력단자에 저항(6)의 일단이 접속되고, 저항(6)의 타단이 NPN 쌍극성 트랜지스터(7)의 베이스에 접속되어 있다. NPN 쌍극성 트랜지스터 (7)의 콜렉터에 발광 다이오드(8)의 캐소드가 접속되고, 발광 다이오드(8)의 애노드가 전원 단자(10)에 접속되어 있다. NPN 쌍극성 트랜지스터(7)의 이미터에 저항 (9)의 일단이 접속되고, 저항(3)의 타단과 저항(9)의 타단이 접지 단자(11)에 접속되어 있다.
여기서, 실시형태의 설명 상, 콘덴서(2)와 저항(3)과 인버터(4)의 입력 단자가 접속되어 있는 노드를 부호 31로 나타내고, 인버터(4)의 출력단자와 인버터(5)의 입력 단자가 접속되어 있는 노드를 부호 32로 나타내고 있다.
도 2의 파형(a)은 입력 단자(1)에 광송신용 신호로서 펄스폭이, 예컨대, 75μsec의 펄스 파형이 입력되었을 때의 입력 단자(1)의 파형을 도시하고 있다. 도 2의 (b)의 파형은 동일하게 노드(31)의 파형을 도시하고 있다. 도 2의 (c)의 파형은 동일하게 노드(32)의 파형을 도시하고 있다. 도 2의 (d)의 파형은 동일하게 발광 다이오드(8)의 광 파워를 도시하고 있다.
도 3의 (a)의 파형은 입력 단자(1)에 광송신용 신호로서 펄스폭이, 예컨대, 75μsec를 초과하는 펄스 파형이 입력되었을 때의 입력 단자(1)의 파형을 도시하고 있다. 도 3의 (b)의 파형은 동일하게 노드(31)의 파형을 도시하고 있다. 도 3의(c)의 파형은 동일하게 노드(32)의 파형을 도시하고 있다. 도 3의 (d)의 파형은 동일하게 발광 다이오드(8)의 광 파워를 도시하고 있다.
도 2 및 도 3에 있어서 도면 부호 VIN은 광송신용 신호의 진폭, 도면 부호 VT는 이치화 회로(22)의 초단의 인버터(4)가 하이레벨과 로우레벨을 판별하는 임계값이다.
입력 단자(1)에 도 2의 (a)의 파형으로 도시하는 바와 같은 광송신용 입력신호가 입력되면 노드(31)에는 도 2의 (b)의 파형으로 도시하는 바와 같은 전압(V31)이 출력된다. 이 도 2의 (a)의 파형으로 도시된는 광송신용 입력신호는 진폭(VIN), 주기(T), duty3/16의 직사각형 파이다. 또한, 도 2의 (b)의 파형으로 도시되는 전압(V31)은 하기 식(1)으로 도시된다.
V31=VIN*exp{-t/(C2*R3)} ㆍㆍㆍ 식(1)
단, C2는 콘덴서(2)의 용량값을 나타내고, R3은 저항(3)의 저항값을 나타낸다.
식(1)로부터 노드(31)의 전압(V31)은 시정수(C2*R3)의 감쇠율로 서서히 작게 되어 간다.
이 때, 소정의 펄스폭을 갖은 입력신호가 로우레벨로 되돌아오기까지 노드 (31)의 전압(V31)이 임계값(VT)을 넘지 않도록 콘덴서(2)의 용량값(C2), 저항(3)의저항값(R3)의 값이 결정된다.
예컨대, IrDA의 규격으로 제일 긴 펄스는 75μsec(2.4kbps duty3/16의 경우)이기 때문에 다음 식(2)을 만족하도록 콘덴서(2)의 용량값(C2), 저항(3)의 저항값 (R3)의 값이 결정된다.
t=C2*R3*ln(VIN/VT)≥75μsec ㆍㆍㆍ 식(2)
여기서, 전원전압(VIN)이 3.0V이고, 임계값(VT)이 1.4V인 것으로 한 경우, 예컨대,
C2=100pF, R3=1MΩ
으로 하면 식(2)을 만족할 수 있다.
이와 같이 하면 노드(32)에는 광송신용 입력신호를 반전한 도 2의 (c)의 파형이 출력된다. 따라서, 발광 다이오드(8)는, 도 2의 (d)의 파형으로 도시하는 바와 같이, 입력되는 광송신용 입력신호와 동일한 펄스폭의 기간 발광한다. 광송신용 입력신호의 펄스폭이 75μsec보다 짧을 때에는 그 펄스폭과 동일한 시간만큼 발광 다이오드(8)가 발광한다.
이어서, 전단 회로[시스템(LSI)]의 오동작으로, 도 3의 (a)의 파형으로 도시하는 바와 같이, 75μsec이상의 긴 펄스폭의 광송신용 입력신호가 입력되었을 때에는, 도 3의 (b)의 파형으로 도시하는 바와 같이, 노드(31)의 전압(V31)이 솟은 곳으로부터 75μsec 경과한 시점에서 임계값(VT)을 하회한다. 그 때문에 노드(32)는 광송신용 입력신호의 펄스폭에 상관없이, 광송신용 입력신호가 솟은 곳으로부터 75μsec 경과한 시점에서 하이레벨로 복귀한다. 따라서, 발광 다이오드(8)는 광송신용 입력신호의 펄스폭이 어느정도 길어도 최장 75μsec밖에 빛나지 않게 된다.
이상 설명한 바와 같이, 발광 다이오드(8)에는 75μsec 이상의 펄스폭의 광송신용 입력신호는 전달되지 않는 회로 시스템으로 된다.
이 구성에 의하면 펄스파형으로 이루어지는 광송신용 입력신호를 그대로 발광소자 구동회로(23)에 입력하는 것은 아니고, 일단 고역 통과 필터(21)를 통과하여 펄스 파형을 미분하고, 미분된 신호를 이치화 회로(22)로 이치화하여 펄스 파형으로 되돌린 후에 발광소자 구동회로(23)에 입력하고 있다. 이것에 의해서 고역 통과 필터(21)의 시정수와 이치화 회로에 있어서의 이치화의 임계값에 의해 결정되는 소정 시간 폭보다 짧은 펄스폭의 광송신용 입력신호는 그대로의 펄스폭으로 이치화 회로(22)로부터 출력된다.
그러나, 상기 소정 시간 폭보다 긴 펄스폭의 광송신용 입력신호에 대해서는 고역 통과 필터(21)를 통과함으로써 레벨이 서서히 하강하여 가고, 소정 시간이 경과하면 고역 통과 필터(21)의 출력신호의 레벨이 이치화 회로(22)의 이치화의 임계값보다 낮게 되어 버린다. 그 결과, 상기 소정 시간 폭보다 긴 펄스폭의 광송신용 입력신호가 입력되어도 이치화 회로(22)로부터 소정 시간 폭보다 긴 펄스폭의 신호는 출력되지 않게 된다.
따라서, 소프트웨어 등이 원인으로, 광송신용 입력신호가 하이레벨 상태로 고정된 경우에는 소정의 펄스폭의 시간만큼 발광 다이오드(8)가 빛나지만 그 이상의 시간은 빛나지 않는다.
그 때문에 광송신장치에 급전하는 전지의 수명이 다되는 것의 방지, 발광 다이오드(8)의 파괴 방지를 도모할 수 있는 것 등, 소프트웨어 등이 원인으로, 입력 단자가 하이레벨 상태로 고정된 경우, 또는, 가정되는 펄스폭보다 길게 된 경우에 생기는 각종 문제를 해결할 수 있다.
또한, 이를 위한 구성으로서는 고역 통과 필터(21)와 이치화 회로(22)를 설치하고, 고역 통과 필터(21)의 회로정수를 차단해야하는 광송신용 신호의 시간폭에 따라 적절하게 설정하는 것만으로도 좋고, 구성을 간단하고 값싸게 실현할 수 있다.
또한, 고역 통과 필터(21)가 콘덴서(2) 및 저항(3)으로 구성되어 있으므로 구성을 간단하고, 값싸게 실현할 수 있다.
또한, 이치화 회로(22)가 종속 접속된 2단의 인버터(4,5)로 구성되어 있으므로 구성을 간단하고 값싸게 실현할 수 있다.
(제 2 실시형태: 청구항7에 대응한다)
도 4는 본 발명의 제 2 실시형태의 광송신장치의 구성을 도시하는 회로도이다. 이 광송신장치는, 도 4에 도시하는 바와 같이, 발광소자 구동회로(24)의 구성이 도 1의 발광소자 구동회로(23)와는 다르다. 즉, 상기 발광소자 구동회로(24)에서는 NPN 쌍극성 트랜지스터(7) 대신에 N채널 MOS 트랜지스터(12)가 이용되고 있다. 그 외의 구성은 도 1의 광송신장치와 마찬가지이다.
도 1의 회로도에서는 광송신장치의 동작 전압은 발광 다이오드(8)의 순방향전압과 저항(9)의 단자 전압과 NPN 쌍극성 트랜지스터(7)의 콜렉터-이미터 간 전압으로 결정된다.
발광 다이오드(8)의 동작 전류는 발광 파워로부터 결정되기 때문에 여기서는 일정한 것으로 고려된다. 따라서, 발광 다이오드(8)의 순방향 전압과 저항(9)의 단자 전압은 일정하게 되기 때문에 동작 전압의 하한을 결정하는 것은 NPN 쌍극성 트랜지스터(7)의 콜렉터-이미터 간 전압으로 된다. 일반적으로 포화시의 NPN 쌍극성 트랜지스터(7)의 콜렉터-이미터 간 전압은 200mV 정도이다.
이것에 대해서 도 4의 회로도의 경우, 동작 전압의 하한을 결정하는 것은 N채널 MOS 트랜지스터(12)의 동작시의 드레인-소스 간 전압이다. 이 값은 10mV와 NPN 쌍극성 트랜지스터(7)의 콜렉터-이미터 간 전압에 비해서 작다. 따라서, 도 4의 회로는 도 1의 회로에 비해서 저전압 동작이 가능하게 된다. 상기 이외의 효과는 제 1 실시형태와 마찬가지이다.
이상 설명한 바와 같이, 이 실시형태의 구성에 의하면 동작 전압의 하한을 결정하는 N채널 MOS 트랜지스터(12)의 드레인-소스 간 전압이 쌍극성 트랜지스터의 콜렉터-이미터 간 전압보다 낮기 때문에 저전압 동작이 가능하게 된다.
(제 3 실시형태: 청구항6에 대응한다)
도 5는 본 발명의 제 3 실시형태의 광송신장치의 구성을 도시하는 회로도이다. 이 광송신장치는, 도 5에 도시하는 바와 같이, 발광소자 구동회로(25)가 도 1의 발광소자 구동회로(23)와는 다르다. 즉, 상기 발광소자 구동회로(25)는 1단의 NPN 쌍극성 트랜지스터(7) 대신에 NPN 쌍극성 트랜지스터(17,7)가 종속 접속된 2단구성의 달링턴 회로가 이용되고 있다. 상기 발광소자 구동회로(25)에서는 초단의 NPN 쌍극성 트랜지스터(17)의 베이스에 입력되는 이치화 회로(22)의 출력신호에 따라 다음 단의 NPN 쌍극성 트랜지스터(7)가 발광 다이오드(8)에 공급하는 전류를 단속하도록 하고 있다.
구체적으로 설명하면 저항(6)의 타단에 초단의 NPN 쌍극성 트랜지스터(17)의 베이스가 접속되고, NPN 쌍극성 트랜지스터(17)의 콜렉터가 전원 단자(10)에 접속되고, NPN 쌍극성 트랜지스터(17)의 이미터가 NPN 쌍극성 트랜지스터(7)의 베이스에 접속되어 있다. 그 외의 구성은 도 1의 광송신장치와 마찬가지이다.
도 1의 회로구성에서는 전단의 이치화 회로(22)를 구성하는 인버터(5)의 출력에 노이즈가 나온 경우, 그 노이즈 레벨이 0.3V 이상으로 되면 트랜지스터(7)가 서서히 동작하기 시작하기 때문에 발광 다이오드(8)가 서서히 빛나기 시작한다.
그러나, 도 5에 도시하는 회로구성으로 하면 인버터(5)의 출력에 노이즈가 나온 경우에도 NPN 쌍극성 트랜지스터(7)의 전단에 NPN 쌍극성 트랜지스터(17)가 달링턴 접속의 형태로 삽입되어 있으므로 노이즈 레벨이 1.0V 이상으로 되지 않으면 NPN 쌍극성 트랜지스터(17,7)가 서서히 동작하기 시작하지 않는다.
이 실시형태의 구성에 의하면 이치화 회로(22)의 출력신호가 발광 다이오드 (8)를 직접 구동하는 다음 단의 NPN 쌍극성 트랜지스터(7)의 베이스에 주어지는 것은 아니고, 초단의 NPN 쌍극성 트랜지스터(17)의 베이스에 주어진다. 그 결과, 이치화 회로(22)를 구성하는 인버터(4,5)로서는 전류구동능력이 작은 것을 사용할 수 있다.
또한, 이치화 회로(22)의 출력신호가 달링턴 회로를 구성하는 초단 및 다음 단의 NPN 쌍극성 트랜지스터(17,7)의 직렬 접속된 2개의 베이스-이미터 사이에 인가된다. 즉, 초단의 NPN 쌍극성 트랜지스터(17)의 베이스와 다음 단의 NPN 쌍극성 트랜지스터(7)의 이미터 사이에 이치화 회로(22)의 출력신호가 인가된다. 그 결과, 이치화 회로(22)의 출력에 노이즈가 발생하였을 때에 발광소자 구동회로(25)가 1단의 NPN 쌍극성 트랜지스터(7)만으로 구성되어 있는 경우에 비해서 노이즈의 레벨이 높지 않으면 발광 다이오드(8)가 발광하지 않는다. 따라서, 노이즈 내성을 향상시킬 수 있다.
그 외의 효과는 제 1 실시형태와 마찬가지이다.
(제 4 실시형태: 청구항4에 대응한다)
도 6은 본 발명의 제 4 실시형태의 광송신장치의 구성을 도시하는 회로도이다. 이 광송신장치는 이치화 회로(26)의 구성이 도 1과는 다르다. 즉, 이 이치화 회로(26)는 쌍극성 트랜지스터 등으로 구성되는 인버터(4,5) 대신에 CMOS 구성의 인버터(40,50)를 이용하고 있다. 또한, 도 4 및 도 5의 회로에도 CMOS구성의 인버터를 적용하는 것이 가능하다.
인버터(40,50)는 이하와 같은 회로구성으로 되어 있다. 즉, P채널 MOS 트랜지스터(13)의 게이트와 N채널 MOS 트랜지스터(15)의 게이트가 저항(3)과 콘덴서(2)에 접속되어 있다. 또한, P채널 MOS 트랜지스터(13)의 드레인과 N채널 MOS 트랜지스터(15)의 드레인이 P채널 MOS 트랜지스터(14)의 게이트와 N채널 MOS 트랜지스터 (16)의 게이트에 접속되어 있다. 또한, P채널 MOS 트랜지스터(14)의 드레인과 N채널 MOS 트랜지스터(16)의 드레인이 저항(6)에 접속되어 있다. 또한, P채널 MOS 트랜지스터(13,14)의 소스가 전원 단자(10)에 접속되어 있다. 또한, N채널 MOS 트랜지스터(15,16)의 소스가 접지 단자(11)에 접속되어 있다.
이 실시형태에서는 인버터(40,50)가 CMOS 구성이고, 대기 전류를 필요로 하지 않기 때문에 쌍극성 트랜지스터로 구성된 인버터(4,5)를 이용하는 제 1 실시형태에 비해서 저소비 전력화가 가능하다. 그 외의 효과는 제 1 실시형태와 마찬가지이다.
또한, 상기 각 실시형태에서는 발광소자 구동회로에 NPN 쌍극성 트랜지스터 또는 N채널 MOS 트랜지스터를 이용하고 있었지만 이들 대신에 PNP 쌍극성 트랜지스터 또는 P채널 MOS 트랜지스터를 이용하여 발광소자 구동회로를 구성할 수도 있다.

Claims (8)

  1. 펄스 파형으로 이루어지는 광송신용 입력신호의 고역 성분을 통과시키는 고역 통과 필터와, 상기 고역 통과 필터의 출력신호를 이치화하여 펄스 파형으로 되돌리는 이치화 회로와, 광송신용 발광소자와, 상기 이치화 회로의 출력신호에 따라 상기 발광소자를 구동하는 발광소자 구동회로를 구비한 것을 특징으로 하는 광송신장치.
  2. 제1항에 있어서, 상기 고역 통과 필터가 콘덴서 및 저항으로 이루어지는 L형 회로로 구성되어 있는 것을 특징으로 하는 광송신장치.
  3. 제1항에 있어서, 상기 이치화 회로가 종속 접속된 2단의 인버터로 구성되어 있는 것을 특징으로 하는 광송신장치.
  4. 제3항에 있어서, 상기 인버터가 CMOS 인버터로 구성되어 있는 것을 특징으로 하는 광송신장치.
  5. 제1항에 있어서, 상기 발광소자 구동회로가 쌍극성 트랜지스터로 구성되고, 상기 쌍극성 트랜지스터는 베이스에 상기 이치화 회로의 출력신호가 입력되고, 이것에 의해서 상기 이치화 회로의 출력신호에 따라 상기 발광소자에 공급하는 전류를 단속하도록 하고 있는 것을 특징으로 하는 광송신장치.
  6. 제1항에 있어서, 상기 발광소자 구동회로가 종속 접속된 2단의 쌍극성 트랜지스터로 이루어지는 달링텅 회로로 구성되고, 상기 달링턴 회로의 초단의 쌍극성 트랜지스터의 베이스에 상기 이치화 회로의 출력신호가 입력되고, 이것에 의해서 상기 달링턴 회로의 다음 단의 쌍극성 트랜지스터가 상기 발광소자에 공급하는 전류를 상기 이치화 회로의 출력신호에 따라 단속하도록 하고 있는 것을 특징으로 하는 광송신장치.
  7. 제1항에 있어서, 상기 발광소자 구동회로가 MOS 트랜지스터로 구성되고, 상기 MOS 트랜지스터는 게이트에 상기 이치화 회로의 출력신호가 입력되고, 이것에 의해서 상기 이치화 회로의 출력신호에 따라 상기 발광소자에 공급하는 전류를 단속하도록 하고 있는 것을 특징으로 하는 광송신장치.
  8. 제1항에 있어서, 상기 발광소자가 발광 다이오드로 이루어지는 것을 특징으로 하는 광송신장치.
KR10-2004-7008781A 2001-12-07 2002-11-28 광송신장치 KR20040066885A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00374528 2001-12-07
JP2001374528A JP3456987B2 (ja) 2001-12-07 2001-12-07 光送信装置
PCT/JP2002/012464 WO2003049328A1 (fr) 2001-12-07 2002-11-28 Appareil emetteur optique

Publications (1)

Publication Number Publication Date
KR20040066885A true KR20040066885A (ko) 2004-07-27

Family

ID=19183076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7008781A KR20040066885A (ko) 2001-12-07 2002-11-28 광송신장치

Country Status (6)

Country Link
US (1) US7298977B2 (ko)
JP (1) JP3456987B2 (ko)
KR (1) KR20040066885A (ko)
CN (1) CN1312862C (ko)
TW (1) TWI224900B (ko)
WO (1) WO2003049328A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4098214B2 (ja) * 2003-10-24 2008-06-11 シャープ株式会社 赤外線送信回路および電子機器
JP4504108B2 (ja) * 2004-06-15 2010-07-14 富士通セミコンダクター株式会社 リセット回路
US20090112197A1 (en) 2007-10-30 2009-04-30 Searete Llc Devices configured to facilitate release of nitric oxide
US8642093B2 (en) 2007-10-30 2014-02-04 The Invention Science Fund I, Llc Methods and systems for use of photolyzable nitric oxide donors
US7862598B2 (en) 2007-10-30 2011-01-04 The Invention Science Fund I, Llc Devices and systems that deliver nitric oxide
US8221690B2 (en) 2007-10-30 2012-07-17 The Invention Science Fund I, Llc Systems and devices that utilize photolyzable nitric oxide donors
US7897399B2 (en) 2007-10-30 2011-03-01 The Invention Science Fund I, Llc Nitric oxide sensors and systems
US8980332B2 (en) 2007-10-30 2015-03-17 The Invention Science Fund I, Llc Methods and systems for use of photolyzable nitric oxide donors
US8877508B2 (en) 2007-10-30 2014-11-04 The Invention Science Fund I, Llc Devices and systems that deliver nitric oxide
US10080823B2 (en) 2007-10-30 2018-09-25 Gearbox Llc Substrates for nitric oxide releasing devices
US7846400B2 (en) 2007-10-30 2010-12-07 The Invention Science Fund I, Llc Substrates for nitric oxide releasing devices
WO2012090489A1 (ja) * 2010-12-27 2012-07-05 パナソニック株式会社 発光ダイオード用駆動回路及びｌｅｄ光源
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
TWI478525B (zh) * 2013-01-23 2015-03-21 Academia Sinica 多使用者多天線系統之傳送速率動態調節機制
CN114268370A (zh) * 2021-12-31 2022-04-01 天津市滨海新区信息技术创新中心 一种单光纤半双工可见光通信芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60264130A (ja) * 1984-06-12 1985-12-27 Mitsubishi Electric Corp レ−ザダイオ−ド駆動回路
JPH09102769A (ja) * 1995-10-04 1997-04-15 Hitachi Cable Ltd 光送信器
JPH1013344A (ja) * 1996-06-25 1998-01-16 Rohm Co Ltd 光送信装置
JPH10284783A (ja) 1997-04-11 1998-10-23 Fujitsu Ltd パルス波形整形回路及び該回路による発光素子駆動回路
JP2001326569A (ja) * 2000-05-16 2001-11-22 Toshiba Corp Ｌｅｄ駆動回路及び光送信モジュール

Also Published As

Publication number Publication date
US20050063710A1 (en) 2005-03-24
CN1599993A (zh) 2005-03-23
JP3456987B2 (ja) 2003-10-14
US7298977B2 (en) 2007-11-20
TW200301044A (en) 2003-06-16
TWI224900B (en) 2004-12-01
CN1312862C (zh) 2007-04-25
JP2003174415A (ja) 2003-06-20
WO2003049328A1 (fr) 2003-06-12

Similar Documents

Publication Publication Date Title
KR20040066885A (ko) 광송신장치
US5144159A (en) Power-on-reset (POR) circuit having power supply rise time independence
US7274227B2 (en) Power-on reset circuit
US20090316316A1 (en) Electrical circuit
US7245160B2 (en) Short pulse rejection circuit
US20030098724A1 (en) Receiving circuit
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
US4129792A (en) Driver buffer circuit using delay inverters
KR900004591B1 (ko) 입력회로
US6753707B2 (en) Delay circuit and semiconductor device using the same
US20120139614A1 (en) Voltage sequence output circuit
US20100019131A1 (en) Photodetector amplifier circuit
US20080186007A1 (en) Power supply switch circuit with current leakage protection
JP4098214B2 (ja) 赤外線送信回路および電子機器
US4766399A (en) Oscillator circuit
KR930015114A (ko) 상태 종속(state-dependent)방전 경로 회로
KR920003659A (ko) 저 잡음형 출력 버퍼 회로
US7443927B2 (en) Signal detector
JP3806108B2 (ja) 半導体リレー装置
US6727732B1 (en) High speed differential signal detection
KR920003640A (ko) 저잡음 cmos 드라이버
JP2005217468A (ja) 光電流・電圧変換回路
JPH06196996A (ja) 出力バッファ回路
US20120249215A1 (en) Switch circuit
JP4573620B2 (ja) Ｉｃ、ｉｃ間のインターフェースシステム、モジュール、携帯電子機器および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application