KR20040060562A - 반도체 소자 제조시 배리어 메탈 산화방지방법 - Google Patents

반도체 소자 제조시 배리어 메탈 산화방지방법 Download PDF

Info

Publication number
KR20040060562A
KR20040060562A KR1020020087369A KR20020087369A KR20040060562A KR 20040060562 A KR20040060562 A KR 20040060562A KR 1020020087369 A KR1020020087369 A KR 1020020087369A KR 20020087369 A KR20020087369 A KR 20020087369A KR 20040060562 A KR20040060562 A KR 20040060562A
Authority
KR
South Korea
Prior art keywords
barrier metal
xalxn
metal
vapor deposition
chemical vapor
Prior art date
Application number
KR1020020087369A
Other languages
English (en)
Inventor
이기민
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR1020020087369A priority Critical patent/KR20040060562A/ko
Priority to US10/743,629 priority patent/US6962877B2/en
Publication of KR20040060562A publication Critical patent/KR20040060562A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 소자 제조시 배리어 메탈 산화방지방법에 관한 것으로, 콘텍에서의 배리어 메탈 또는 메탈 라인 형성시 무기 반사방지막(ARC)로 이용되는 TiN의 산화 억제를 위해 TiN 에 AL(알루미늄)을 첨가함으로서 디바이스의 신뢰도를 향상시키는 것이다.
특히, 본 발명은 웨이퍼 상에 비아 홀을 형성하는 단계와, 상기 비아 홀의 바닥 및 내벽에 플라즈마 화학기상증착법에 의한 Ti/Ti1-xALxN 배리어 메탈을 증착하는 단계와, 상기 비아에 텅스텐 또는 알루미늄으로 비아를 매립하고 비아 메탈을 평탄화하는 단계와, 상기 메탈 라인 하부 배리어 메탈과 메탈 라인을 순차적으로 증착하는 단계 및 상기 플라즈마 화학기상증착법에 의해 Ti/Ti1-xALxN를 증착하는 단계로 이루어지는 것을 특징으로 한다.

Description

반도체 소자 제조시 배리어 메탈 산화방지방법{Oxidation prevention method of barrier metal for manufacturing a semiconductor element}
본 발명은 반도체 소자 제조시 배리어 메탈 산화방지방법에 관한 것으로, 더욱 상세하게는 콘텍에서의 배리어 메탈 또는 메탈 라인 형성시 무기 반사방지막(ARC)로 이용되는 TiN의 산화 억제를 위해 TiN 에 AL(알루미늄)을 첨가함으로서 디바이스의 신뢰도를 향상시킬 수 있도록 하는 반도체 소자 제조시 배리어 메탈 산화방지방법에 관한 것이다.
종래의 경우, 비아 홀의 배리어 메탈이나 무기 반사방지막(ARC)으로 TiN을 사용하였으나, 계속적인 공정진행 시, 특히 PR(Photo resist)을 날려주는에싱(ashing)공정에서 산화가 일어남으로 콘텍저항의 증가를 초래해 결과적으로 디바이스 특성을 저하시키는 문제점이 발생하였다.
본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위한 것으로 그 목적은, 반도체 제소지 배리어 메탈과 무기 반사방지막으로 주로 사용되는 TiN에 알루미늄을 첨가해 Ti1-xALxN 화합물을 형성함으로서 배리어 메탈, ARC의 내산화성을 높여 디바이스의 신뢰도를 향상시키는 반도체 소자 제조시 배리어 메탈 산화방지방법을 제공함에 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자 제조시 배리어 메탈 산화방지방법의 공정순서도이다
<도면의 주요부분에 대한 부호의 설명>
10 : 배리어 12 : 알루미늄/텅스텐
15 : 알루미늄 증착 17 : ARC
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 반도체 소자 제조시 배리어 메탈 산화방지방법의 공정순서도이다.
도면에 도시된 바와 같이 상기 반도체 소자 제조시 배리어 메탈 산화방지 공정은 웨이퍼 상에 비아 홀을 형성하는 단계와, 상기 비아 홀의 바닥 및 내벽에 플라즈마 화학기상증착법에 의한 Ti/Ti1-xALxN 배리어(10) 메탈을 증착하는 단계와, 상기 비아에 텅스텐 또는 알루미늄(12)으로 비아를 매립하고 비아 메탈을 평탄화하는 단계와, 상기 메탈 라인 하부 배리어(10) 메탈과 메탈 라인을 순차적으로 증착하는 단계 및 상기 플라즈마 화학기상증착법에 의해 Ti/Ti1-xALxN를 증착하는 단계로 구성되며, 상기 배리어(10) 메탈은 TiN 또는 Ti1-xAlxN으로 사용되는 것을 특징으로 한다.
또한, 상기 플라즈마 화학기상증착법으로 Ti/Ti1-xALxN을 증착시 TiCL₄, AlCl₃, Ar, N₂, H₂가스를 사용하고, 상기 플라즈마 화학기상증착 조건은 온도 400~500℃, RF는 40~60W, 압력은 1~2Torr, i1-xALxN의 x범위는 0.5~1.2로 하며 H₂/N₂/Ar의 비율을 20/5/50~40/10/50sccm으로 하는 것을 특징으로 한다.
이와 같이 구성된 본 발명의 작용을 더욱 상세하게 설명하면 다음과 같다.
먼저, 도 1a를 참조하면 웨이퍼 상에 비아 홀을 형성한 후, 플라즈마 화학기상증착법에 의한 Ti/Ti1-xAlxN 배리어 메탈을 증착한다.
상기 배리어 메탈이 증착된 비아 홀을 텅스텐 혹은 알루미늄을 이용하여 채우고 CMP등을 통한 평탄화 단계를 한다.
계속해서, 메탈 라인 하부 배리어 메탈 및 메탈 라인을 순차적으로 증착하고 무기 반사차단막을 증착하게 된다.
이때, 상기 비아 홀 식각 저지막으로 사용되는 무기 반사차단막으로 Ti/Ti1-xAlxN를 사용하고, 상기 TiN 증착시 PVD 또는 CVD법을 이용한다.
이와 같이, 본 발명은 배리어 메탈과 ARC로 주로 사용되는 TiN에 알루미늄(Al)을 첨가해 Ti1-xAlxN 화합물을 형성함으로써 배리어 메탈, ARC의 내산화성을 높이게 되는 것이다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 기재된 청구범위 내에 있게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 배리어 메탈로 주로 사용되는 TiN의 계속적인 산화로 인한 공정 신뢰성 감소를 AL 첨가를 통해 지속적인 산화를 억제시킴으로써 디바이스 신뢰도를 향상시킬 수 있고, NH₃대신 N₂를 사용한 PACVD(Plasma Assisted Chemical Vapor Deposition )법을 이용하여 균질의 나이트라이드 화합물을 얻을 수 있는 효과가 있다.

Claims (4)

  1. 웨이퍼 상에 비아 홀을 형성하는 단계와;
    상기 비아 홀의 바닥 및 내벽에 플라즈마 화학기상증착법에 의한 Ti/Ti1-xALxN 배리어 메탈을 증착하는 단계와;
    상기 비아에 텅스텐 또는 알루미늄으로 비아를 매립하고 비아 메탈을 평탄화하는 단계와;
    상기 메탈 라인 하부 배리어 메탈과 메탈 라인을 순차적으로 증착하는 단계 및 상기 플라즈마 화학기상증착법에 의해 Ti/Ti1-xALxN를 증착하는 단계로 구성되는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법
  2. 제 1항에 있어서, 상기 배리어 메탈은
    TiN 또는 Ti1-xAlxN으로 사용되는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법
  3. 제 1항에 있어서, 상기 플라즈마 화학기상증착법으로 Ti/Ti1-xALxN을 증착시 TiCL₄, AlCl₃, Ar, N₂, H₂가스를 사용하는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법
  4. 제 1항에 있어서, 상기 플라즈마 화학기상증착 조건은
    온도는 400~500℃, RF는 40~60W, 압력은 1~2Torr, i1-xALxN의 x범위는 0.5~1.2로 하며 H₂/N₂/Ar의 비율을 20/5/50~40/10/50sccm으로 하는 것을 특징으로 하는 반도체 소자 제조시 배리어 메탈 산화방지방법
KR1020020087369A 2002-12-30 2002-12-30 반도체 소자 제조시 배리어 메탈 산화방지방법 KR20040060562A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020087369A KR20040060562A (ko) 2002-12-30 2002-12-30 반도체 소자 제조시 배리어 메탈 산화방지방법
US10/743,629 US6962877B2 (en) 2002-12-30 2003-12-22 Methods of preventing oxidation of barrier metal of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087369A KR20040060562A (ko) 2002-12-30 2002-12-30 반도체 소자 제조시 배리어 메탈 산화방지방법

Publications (1)

Publication Number Publication Date
KR20040060562A true KR20040060562A (ko) 2004-07-06

Family

ID=32709764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087369A KR20040060562A (ko) 2002-12-30 2002-12-30 반도체 소자 제조시 배리어 메탈 산화방지방법

Country Status (2)

Country Link
US (1) US6962877B2 (ko)
KR (1) KR20040060562A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107937876A (zh) * 2017-12-29 2018-04-20 中国电子科技集团公司第四十三研究所 一种具有硬度梯度层支撑的TiAlN复合超硬涂层及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
KR100790816B1 (ko) * 2006-09-28 2008-01-02 삼성전자주식회사 반도체 메모리 디바이스의 배선 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133142A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Lower metal feature profile with overhanging ARC layer to improve robustness of borderless vias
US6338880B1 (en) * 1998-09-04 2002-01-15 Micron Technology, Inc. Chemical vapor deposition process for depositing titanium nitride films from an organometallic compound
EP1001459B1 (en) * 1998-09-09 2011-11-09 Texas Instruments Incorporated Integrated circuit comprising a capacitor and method
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
KR100331570B1 (ko) * 2000-06-13 2002-04-06 윤종용 전기도금법을 이용한 반도체 메모리 소자의 커패시터제조방법
TW533246B (en) * 2001-11-29 2003-05-21 Univ Nat Cheng Kung Titanium aluminum carbon nitride-amorphous carbon nano composite ceramic plating layer with high ductility and high adhesion

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107937876A (zh) * 2017-12-29 2018-04-20 中国电子科技集团公司第四十三研究所 一种具有硬度梯度层支撑的TiAlN复合超硬涂层及其制备方法

Also Published As

Publication number Publication date
US6962877B2 (en) 2005-11-08
US20040137717A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
US6165891A (en) Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US7410897B2 (en) Contact plug processing and a contact plug
US20010016419A1 (en) Integration of low-k SiOF for damascene structure
US6177364B1 (en) Integration of low-K SiOF for damascene structure
JPH10284440A (ja) 半導体デバイス形成方法
WO2003015130A3 (en) Integrated system for oxide etching and metal liner deposition
US7060609B2 (en) Method of manufacturing a semiconductor device
US7179759B2 (en) Barrier layer and fabrication method thereof
US6548410B2 (en) Method of fabricating wires for semiconductor devices
KR20040060562A (ko) 반도체 소자 제조시 배리어 메탈 산화방지방법
KR20040003947A (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
KR100480582B1 (ko) 반도체장치의배리어막형성방법및이를이용한금속배선형성방법
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
US6087259A (en) Method for forming bit lines of semiconductor devices
US20100072622A1 (en) Method for forming Barrier Layer and the Related Damascene Structure
KR100753416B1 (ko) 반도체 소자의 제조방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
US6528414B1 (en) Methods for forming wiring line structures in semiconductor devices
KR100395906B1 (ko) 반도체소자의 금속층 형성 방법
US20060138667A1 (en) Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby
KR20050106916A (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
KR20020043021A (ko) 반도체 소자의 콘택에서 오믹층을 형성하는 방법
KR20050003523A (ko) 반도체 소자의 메탈콘택 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application