KR20040059401A - 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법 - Google Patents

반도체 소자의 프로브 테스트를 위한 금속배선 형성방법 Download PDF

Info

Publication number
KR20040059401A
KR20040059401A KR1020020086016A KR20020086016A KR20040059401A KR 20040059401 A KR20040059401 A KR 20040059401A KR 1020020086016 A KR1020020086016 A KR 1020020086016A KR 20020086016 A KR20020086016 A KR 20020086016A KR 20040059401 A KR20040059401 A KR 20040059401A
Authority
KR
South Korea
Prior art keywords
hard mask
forming
metal wiring
spacer
semiconductor device
Prior art date
Application number
KR1020020086016A
Other languages
English (en)
Inventor
이달진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020086016A priority Critical patent/KR20040059401A/ko
Publication of KR20040059401A publication Critical patent/KR20040059401A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 스페이서 형성 및 식각 공정으로 하드 마스크를 사용한 패턴에 대해서도 프로브(Probe) 평가가 가능하도록 한 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법에 관한 것으로, 반도체 기판상에 금속 배선 형성용 물질층,하드 마스크 형성용 물질층을 형성하는 단계; 상기 하드 마스크 형성용 물질층상에 금속 배선 형성 영역을 정의하기 위한 포토레지스트 패턴을 형성하고 이를 마스크로 하여 식각 공정을 진행하여 하드 마스크가 상부에 위치하는 금속 배선을 형성하는 단계; 전면에 스페이서 형성용 물질층을 형성하는 단계; 상기 스페이서 형성용 물질층을 이방성 식각하여 금속 배선의 측면에 스페이서를 형성하고 하드 마스크를 제거하여, 금속 배선의 상부면이 노출되어 프로브 테스트가 가능하도록 하는 것이다.

Description

반도체 소자의 프로브 테스트를 위한 금속배선 형성방법{Method for probe testing metal layer of semiconductor device}
본 발명은 반도체 소자의 테스트에 관한 것으로, 구체적으로 스페이서 형성 및 스페이서 식각 공정으로 하드 마스크를 사용한 패턴에 대해서도 프로브(Probe)평가가 가능하도록 한 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법에 관한 것이다.
메모리 등의 반도체 소자를 제조하는 생산 라인에서는 본격적인 패키징 공정(Packaging process)이 진행되기 이전에, 웨이퍼에 형성된 반도체 소자를 테스트하는 과정을 진행한다.
이 경우 생산 라인에서는 해당 반도체 소자의 양품 분별을 정확히 하기 위해, 여러개의 니들로 구성된 프로브 구조물(Probe apparatus)을 테스트 장비에 탑재시켜, 해당 반도체 소자를 대상으로, 일련의 전기적인 양품 분별 테스트 과정을 진행함으로써, 예측하지 못한 반도체 공정의 오류로 인한 불량품을 미리 선별하고 있다.
이때, 앞의 프로브 구조물은 테스트 대상 반도체 소자와 접촉된 상태에서, 외부 테스트 장비로부터 출력되는 테스트 신호를 반도체 소자로 전달하거나, 반도체 소자로부터 출력되는 결과신호를 외부 테스트 장비로 전달하는 역할을 수행한다.
종래 기술에서는 디바이스의 축소(shrink)와 메탈 패턴 사이즈가 감소하는 것에 맞추어 메탈층(metal layer)의 미세 패터닝을 위해 많은 부분에서 포토레지스트를 낮추고 하드 마스크를 사용하는 방법을 적용하고 있다.
트랜지스터 평가는 M1 레이어 형성후 프로브 테스트를 통해 진행된다.
M1 레이어는 다른 메탈 레이어와 비교할 때 가장 작은 패턴 사이즈를 갖는데, 디바이스의 축소에 의해 0.15um logic Tech 정도에서는 포토레지스트 두께를낮추고 하드마스크를 사용하여 패터닝을 진행한다.
하지만 프로브 테스트를 위해서는 메탈위에 하드 마스크 산화막이 있으면 측정이 되지 않고, 하드마스크 산화막을 제거하기 위해 산화막 식각이 적용될 경우 트랜지스터에 플라즈마 손상이 가해질 수 있다.
이와 같은 이유로 하드 마스크 산화막 없이 포토레지스트 마스크만으로 진행하던가 아니면 하드마스크 적용이 없는 M2 레이어까지 진행 후 프로브 테스트를 진행하고 있는 상황이다. 그러나 이와 같은 종래 기술의 반도체 소자의 프로브 테스트 방법은 다음과 같은 문제점이 있다.
종래 기술에서는 메탈층(metal layer)의 미세 패터닝을 위해 많은 부분에서 포토레지스트를 낮추고 하드 마스크를 사용하는 방법을 적용하고 있는데, 하드 마스크를 적용하는 경우 트랜지스터 평가를 목적으로한 프로브 테스트를 진행할 수 없다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 금속층 프로브 테스트의 문제를 해결하기 위하여 안출한 것으로, 스페이서 형성 및 스페이서 식각 공정으로 하드 마스크를 사용한 패턴에 대해서도 프로브(Probe) 평가가 가능하도록한 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a내지 도 1d는 본 발명에 따른 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
- 도면의 주요 부분에 대한 부호의 설명 -
21. 반도체 기판 22. 금속 배선 형성용 물질층
22a. 금속 배선 23. 하드 마스크 형성용 물질층
23a. 하드 마스크 24. 포토레지스트 패턴
25. 스페이서 형성용 물질층 25a. 스페이서
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법은 반도체 기판상에 금속 배선 형성용 물질층, 하드 마스크 형성용 물질층을 형성하는 단계; 상기 하드 마스크 형성용 물질층상에 금속 배선 형성 영역을 정의하기 위한 포토레지스트 패턴을 형성하고 이를 마스크로 하여 식각 공정을 진행하여 하드 마스크가 상부에 위치하는 금속 배선을 형성하는 단계; 전면에 스페이서 형성용 물질층을 형성하는 단계; 상기 스페이서 형성용 물질층을 이방성 식각하여 금속 배선의 측면에 스페이서를 형성하고 하드 마스크를 제거하여, 금속 배선의 상부면이 노출되어 프로브 테스트가 가능하도록 하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1a내지 도 1d는 본 발명에 따른 금속층 프로브 테스트를 위한 제조 공정 단면도이다.
본 발명은 하드 마스크 사용층에 대한 프로브 평가를 가능하도록 스페이서 형성 및 스페이서 식각을 통하여 하드 마스크를 제거할 수 있도록한 것이다.
본 발명에 따른 하드마스크 적용 메탈층의 프로브 테스트를 진행을 위한 처리 방법은 다음과 같다.
하드 마스크를 이용한 메탈 식각 공정 후에 스페이서 형성을 통해 격리된 메탈의 측면으로부터의 플라즈마 손상 가능성을 제거하고 블랭킷(blanket) 식각을 통해 메탈상의 하드마스크를 제거한다.
먼저, 도 1a에서와 같이, 반도체 기판(21)상에 금속 배선 형성용 물질층(22),하드 마스크 형성용 물질층(23)을 형성한다.
그리고 상기 하드 마스크 형성용 물질층(23)상에 금속 배선 형성 영역을 정의하기 위한 포토레지스트 패턴(24)을 형성한다.
이어, 도 1b에서와 같이, 상기 포토레지스트 패턴(24)을 마스크로 하여 파인 패터닝을 위하여 하드 마스크 형성용 물질층(23),금속 배선 형성용 물질층(22)을 선택적으로 식각하여 하드 마스크(23a)가 상부에 위치하는 금속 배선(22a)을 형성한다.
그리고 도 1c에서와 같이, 전면에 스페이서 형성용 물질층(25)을 형성한다.
이어, 도 1d에서와 같이, 상기 스페이서 형성용 물질층(25)을 이방성 식각하여 금속 배선의 측면에 스페이서(25a)를 형성하고 하드 마스크(23a)를 제거한다.
이와 같은 공정으로 금속 배선(22a)의 측면은 스페이서(25a)에 의해 보호되고 상부면만 노출되어 프로브 테스트가 가능해진다.
즉, 이와 같은 본 발명은 포토레지스트와 하드마스크를 적용하여 메탈 식각을 진행한 후 스페이서 형성용 물질층 증착 및 스페이서 식각 공정으로 금속 배선이 스페이서에 의해 보호되어 있는 상태에서 금속 배선의 표면만 드러나도록 함으로써 프로브 테스트가 가능하도록 하는 방법이다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이상에서 설명한 본 발명에 따른 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법은 다음과 같은 효과가 있다.
메탈 식각을 진행한 후 스페이서 형성용 물질층 증착 및 스페이서 식각 공정으로 금속 배선이 스페이서에 의해 보호되어 있는 상태에서 금속 배선의 표면만 드러나도록 함으로써 프로브 테스트가 가능해지도록 한다.
이는 트랜지스터 평가를 위해 프로브 테스트시에 하드마스크 적용 M1 식각을 프로세스 변경이나 레이어를 더 진행하여 M2에서 평가하는 등의 번거로움을 없앨 수 있다.

Claims (2)

  1. 반도체 기판 상에 금속 배선 형성용 물질층, 하드 마스크 형성용 물질층을 형성하는 단계;
    상기 하드 마스크 형성용 물질층상에 금속 배선 형성 영역을 정의하기 위한 포토레지스트 패턴을 형성하고 이를 마스크로 하여 식각 공정을 진행하여 하드 마스크가 상부에 위치하는 금속 배선을 형성하는 단계;
    전면에 스페이서 형성용 물질층을 형성하는 단계;
    상기 스페이서 형성용 물질층을 이방성 식각하여 금속 배선의 측면에 스페이서를 형성하고 하드 마스크를 제거하여, 금속 배선의 상부면이 노출되어 프로브 테스트가 가능하도록 하는 것을 특징으로 하는 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법.
  2. 제 1 항에 있어서, 하드 마스크의 제거시 발생하는 이온들을 스페이서를 이용하여 블록킹하는 것을 특징으로 하는 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법.
KR1020020086016A 2002-12-28 2002-12-28 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법 KR20040059401A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020086016A KR20040059401A (ko) 2002-12-28 2002-12-28 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020086016A KR20040059401A (ko) 2002-12-28 2002-12-28 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20040059401A true KR20040059401A (ko) 2004-07-05

Family

ID=37351410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086016A KR20040059401A (ko) 2002-12-28 2002-12-28 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20040059401A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695514B1 (ko) * 2005-09-29 2007-03-16 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695514B1 (ko) * 2005-09-29 2007-03-16 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법

Similar Documents

Publication Publication Date Title
KR20040059401A (ko) 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법
JP2975843B2 (ja) 測長用モニター
KR100799068B1 (ko) 반도체 소자 제조 방법
KR100339414B1 (ko) 반도체 파워 라인 분석용 패드의 형성 방법
US20240063058A1 (en) Method for producing an individualization zone of an integrated circuit
KR100265340B1 (ko) 반도체소자 제조방법
KR100778860B1 (ko) 반도체 소자의 불량분석 방법
KR100261178B1 (ko) 파인드타겟 감도향상방법
KR0156172B1 (ko) 반도체 소자의 테스트패턴 형성방법
JPH02262338A (ja) 半導体装置の製造方法
KR20090103057A (ko) 반도체 소자의 패턴 형성 방법
KR0166488B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100318436B1 (ko) 반도체 소자의 폴리사이드 전극 형성방법
KR0172553B1 (ko) 반도체 소자 제조방법
KR100196421B1 (ko) 반도체 장치 및 그의 제조 방법
KR100702801B1 (ko) 듀얼 다마신 공정을 이용한 금속 배선 형성 방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
KR100520679B1 (ko) 반도체 소자의 구리배선 형성방법
KR100510599B1 (ko) 반도체의 오버레이 계측 키 디자인 방법
KR20090066929A (ko) 스페이서를 이용한 반도체소자의 모니터링 스페이서 패턴및 그 형성 방법
KR20010039149A (ko) 반도체 소자의 전도층 패턴 형성방법
KR20030000664A (ko) 반도체 소자의 테스트 패턴 형성 방법
KR20070013465A (ko) 반도체 소자의 형성 방법
KR20020049873A (ko) 반도체 소자의 금속배선 형성방법
KR20070075588A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application