KR20040058666A - 모스트랜지스터 제조방법 - Google Patents
모스트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20040058666A KR20040058666A KR1020020085036A KR20020085036A KR20040058666A KR 20040058666 A KR20040058666 A KR 20040058666A KR 1020020085036 A KR1020020085036 A KR 1020020085036A KR 20020085036 A KR20020085036 A KR 20020085036A KR 20040058666 A KR20040058666 A KR 20040058666A
- Authority
- KR
- South Korea
- Prior art keywords
- ldd
- diffusion region
- epitaxial growth
- sidewalls
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 5
- 238000009792 diffusion process Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000002265 prevention Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 7
- 230000000903 blocking effect Effects 0.000 abstract 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Abstract
LDD의 저항을 줄여 트랜스 콘덕턴스(Gm)의 감소없이 단채널 효과에 의한 영향을 감소시킬 수 있는 모스트랜지스터 제조 방법이 개시되어 있는 바, 본 발명의 모스트랜지스터는, 반도체기판 상에 게이트절연막과 게이트전극을 패터닝하는 단계; 전체구조 상에 에피택셜 성장 방지층을 형성하고 제 1 LDD 이온주입을 실시하여 제 1 LDD 확산영역을 형성하는 단계; 상기 에피택셜 성장 방지층을 비등방성 건식식각하여 상기 게이트전극 측벽에 사이드-월을 형성하는 단계; 상기 제 1 LDD 확산영역의 액티브영역 상에 선택적 에피택셜 성장층을 형성하는 단계; 제 2 LDD 이온주입을 실시하여 제 2 LDD 확산영역을 형성하는 단계; 및 상기 사이드-월 측벽에 절연막 스페이서을 형성하고 고농도 이온주입에 의해 고농도 확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 메모리, 로직(logic) 등 아날로그 특성이 필요한 모든 소자에서의 CMOS 테크놀러지(Technology)에 관한 것으로, 특히 LDD(lightly doped drain) 구조의 모스트랜지스터(MOS transistor)를 제조함에 있어 LDD의 저항을 줄이면서 단채널효과를 억제하기 위한 모스트랜지스터 제조 방법에 관한 것이다.
CMOS 테크놀러지(Technology) 개발에 따라 게이트산화막 두께가 얇아지면서 게이트산화막의 수직적 전계(vertical field)가 증가되어 아날로그 소자의 중요한 파라메타(prameter)인 트랜스 콘덕턴스(Gm, Transconductance)가 작아지게 되었고, 또한, 단채널 효과(short channel effect)를 줄이기 위해 LDD의 접합 깊이를 얇게 하기 때문에 LDD 저항이 증가하여 단채널에서 트랜스 콘덕턴스 값의 감소는 더욱 심화되었다.
종래에는 단채널에서의 LDD 저항을 줄여 트랜스 콘덕턴스 값을 개선하기 위해 LDD 형성을 위한 이온주입 도즈(Dose) 및 에너지 조절을 시도하였지만, 단채널 마진 및 도즈 증가에 한계가 있어 더 이상 이상적인 수준으로 조절하기 어렵다는 문제점이 있다.
본 발명은 LDD의 저항을 줄여 트랜스 콘덕턴스(Gm)의 감소없이 단채널 효과에 의한 영향을 감소시킬 수 있는 모스트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 모스트랜지스터 제조 공정을 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명
101 : 반도체기판 102 : 게이트절연막
103 : 게이트전극 104 : 에피택셜성장방지층
105 : 제 1 LDD 확산영역 106 : 선택적 에피택셜 성장층
107 : 제 2 LDD 확산영역 108 : 스페이서
109 : 고농도 확산영역
상기 목적을 달성하기 위한 본 발명의 모스트랜지스터는, 반도체기판 상에 게이트절연막과 게이트전극을 패터닝하는 단계; 전체구조 상에 에피택셜 성장 방지층을 형성하고 제 1 LDD 이온주입을 실시하여 제 1 LDD 확산영역을 형성하는 단계; 상기 에피택셜 성장 방지층을 비등방성 건식식각하여 상기 게이트전극 측벽에 사이드-월을 형성하는 단계; 상기 제 1 LDD 확산영역의 액티브영역 상에 선택적 에피택셜 성장층을 형성하는 단계; 제 2 LDD 이온주입을 실시하여 제 2 LDD 확산영역을 형성하는 단계; 및 상기 사이드-월 측벽에 절연막 스페이서을 형성하고 고농도 이온주입에 의해 고농도 확산영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 본 발명에서 상기 에피택셜 성장 방지층은 약 100∼200Å의 산화막을 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 모스트랜지스터 제조 공정을 보여주는 단면도이다.
먼저, 도 1에 도시된 바와 같이, 반도체기판(101) 상에 게이트절연막(102)과 게이트전극(103)을 패터닝한다. 반도체기판(101)은 실리콘기판이 주로 이용되며 그밖에 화합물 반도체 등 기타 다른 반도체의 기판이 적용될 수 있고, 소자에 따라 실리콘층, 화합물 반도체층 또는 에피택셜층과 같은 반도체층이 될수도 있다. 게이트절연막(102)는 열공정 또는 CVD 공정에 의한 산화막 또는 질화막/산화막 등이 적용될 수 있다. 게이트전극(103)은 통상 폴리실리콘이 주로 이용되며 메탈 등이 적용될 수 있다.
이어서, 도 2에 도시된 바와 같이 전체구조 상에 약 100∼200Å의 에피택셜 성장 방지층(104)을 형성하고, 제 1 LDD 이온주입을 실시하여 제 1 LDD 확산영역(N-)(105)을 형성한 다음, 에피택셜 성장 방지층(104)을 비등방성 건식식각하여 게이트전극(103) 측벽에 사이드-월(side-wall)을 만든다. 에피택셜 성장 방지층(104)은 예컨대 산화막이 적용가능하다.
이어서, 도 3와 같이, 게이트전극(013) 및 제 1 LDD 확산영역(N-)(105)의 액티브영역 상에 선택적 에피택셜 성장층(106)을 형성한 다음, 제 2 LDD 이온주입을 실시하여 제 2 LDD 확산영역(N)(107)을 형성한다.
이어서, 도 4와 같이 게이트전극(103) 측벽의 사이드-월(side-wall) 측벽에 절연막 스페이서(108)을 형성하고, 고농도 이온주입에 의해 고농도 확산영역(N+)(109)을 형성한다. 스페이서(108)은 질화막을 적용할 수 있다.
결국, 제 1 LDD 확산영역(N-)(105), 제 2 LDD 확산영역(N)(107) 및 고농도 확산영역(N+)(109)이 소오스/드레인을 구성하게 된다. 그리고, 제 1 LDD 확산영역(N-)(105)은 게이트전극의 엣지부근의 반도체기판(101) 내에 형성되고, 제 2 LDD 확산영역(N)(107)은 절연막 스페이서(108) 하부의 선택적 에피택셜 성장층(106) 및 반도체기판(101) 내에 형성되며, 고농도 확산영역(N+)(109)은 게이트전ㄱ그(103) 측벽에서 스페이서(108) 만큼 이격되어 선택적 에피택셜 성장층(106) 및 반도체기판(101) 내에 형성된다.
따라서, LDD가 선택적 에피택셜 성장층을 포함하므로 접합 깊이가 깊어지는역할을 갖게되며, LDD 저항을 감소시켜 단채널에서의 트랜스 콘덕턴스를 개선할 수 있다. 아울러, 채널링 부분에서 바라보는 LDD 접합 깊이는 큰 변화가 없으므로 단채널 효과의 롤-오프(roll-off) 특성변화가 없다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 선택적에피택셜성장을 이용하고 LDD 저항을 감소시키고, 단채널에서의 트랜스 콘덕턴스를 개선시킬 수 있으면서도, 채널링 부분에서 바라보는 LDD 접합 깊이는 큰 변화가 없으므로 단채널 효과의 롤-오프 특성 변화가 없다.
Claims (2)
- 반도체기판 상에 게이트절연막과 게이트전극을 패터닝하는 단계;전체구조 상에 에피택셜 성장 방지층을 형성하고 제 1 LDD 이온주입을 실시하여 제 1 LDD 확산영역을 형성하는 단계;상기 에피택셜 성장 방지층을 비등방성 건식식각하여 상기 게이트전극 측벽에 사이드-월을 형성하는 단계;상기 제 1 LDD 확산영역의 액티브영역 상에 선택적 에피택셜 성장층을 형성하는 단계;제 2 LDD 이온주입을 실시하여 제 2 LDD 확산영역을 형성하는 단계; 및상기 사이드-월 측벽에 절연막 스페이서을 형성하고 고농도 이온주입에 의해 고농도 확산영역을 형성하는 단계를 포함하는 모스트랜지스터 제조 방법.
- 제1항에 있어서,상기 에피택셜 성장 방지층은 약 100∼200Å의 산화막을 포함하는 것을 특징으로 하는 모스트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085036A KR100916120B1 (ko) | 2002-12-27 | 2002-12-27 | 모스트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085036A KR100916120B1 (ko) | 2002-12-27 | 2002-12-27 | 모스트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058666A true KR20040058666A (ko) | 2004-07-05 |
| KR100916120B1 KR100916120B1 (ko) | 2009-09-08 |
Family
ID=37350742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085036A KR100916120B1 (ko) | 2002-12-27 | 2002-12-27 | 모스트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100916120B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100834741B1 (ko) * | 2006-07-26 | 2008-06-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US7728393B2 (en) | 2005-07-26 | 2010-06-01 | Samsung Electronics Co., Ltd. | Semiconductor device |
| CN106558491A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960030352A (ko) * | 1995-01-05 | 1996-08-17 | 김주용 | 반도체 소자의 제조방법 |
| KR20000020314A (ko) * | 1998-09-19 | 2000-04-15 | 김영환 | 엔모스 전계효과 트랜지스터 제조방법 |
| KR20000043209A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체소자의 제조방법 |
| KR100383765B1 (ko) * | 1999-12-27 | 2003-05-14 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조방법 |
-
2002
- 2002-12-27 KR KR1020020085036A patent/KR100916120B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728393B2 (en) | 2005-07-26 | 2010-06-01 | Samsung Electronics Co., Ltd. | Semiconductor device |
| KR100834741B1 (ko) * | 2006-07-26 | 2008-06-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN106558491A (zh) * | 2015-09-25 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100916120B1 (ko) | 2009-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307636B1 (ko) | 올라간 구조의 소오스/드레인을 갖는 전계효과 트랜지스터 및 그 제조방법 | |
| KR19980029024A (ko) | 모스펫 및 그 제조방법 | |
| KR100365411B1 (ko) | 절연층상의 실리콘 금속 산화물 전계 효과 트랜지스터의제조 방법 | |
| US6335252B1 (en) | Semiconductor device manufacturing method | |
| US20020185678A1 (en) | Method for fabricating a mosfet and a mosfet | |
| KR20080024273A (ko) | 반도체 소자 및 그의 제조방법 | |
| US20030008515A1 (en) | Method of fabricating a vertical MOS transistor | |
| KR100916120B1 (ko) | 모스트랜지스터 제조방법 | |
| US6215153B1 (en) | MOSFET and method for fabricating the same | |
| US20040018689A1 (en) | Method for fabricating MOS transistors | |
| KR100349367B1 (ko) | 반도체 소자의 제조방법 | |
| KR19980046001A (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100457228B1 (ko) | 모스펫의 제조방법 | |
| KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
| KR100529449B1 (ko) | 반도체 소자의 모스 트랜지스터 제조 방법 | |
| KR100604044B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050108197A (ko) | 엔모스 트랜지스터 형성방법 | |
| KR20060005556A (ko) | 집적 반도체 소자 제조 방법 | |
| KR100250690B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010064328A (ko) | 인버스 ｔ형 ｌｄｄ 구조의 모스 트랜지스터의 제조방법 | |
| KR100449323B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0127268B1 (ko) | 트랜지스터 제조방법 | |
| KR100607731B1 (ko) | 반도체 게이트 라인 형성 방법 | |
| KR100446312B1 (ko) | 접합 누설 억제를 위한 반도체 소자 제조방법 | |
| KR100334967B1 (ko) | 반도체장치의 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190716 Year of fee payment: 11 |