KR20040055567A - 냉음극형 플랫 패널 디스플레이 - Google Patents

냉음극형 플랫 패널 디스플레이 Download PDF

Info

Publication number
KR20040055567A
KR20040055567A KR1020030059811A KR20030059811A KR20040055567A KR 20040055567 A KR20040055567 A KR 20040055567A KR 1020030059811 A KR1020030059811 A KR 1020030059811A KR 20030059811 A KR20030059811 A KR 20030059811A KR 20040055567 A KR20040055567 A KR 20040055567A
Authority
KR
South Korea
Prior art keywords
wiring
cold cathode
spacer
cathode
electron source
Prior art date
Application number
KR1020030059811A
Other languages
English (en)
Inventor
사가와마사까즈
구스노끼도시아끼
스즈끼무쯔미
가부또노부아끼
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20040055567A publication Critical patent/KR20040055567A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/48—Electron guns
    • H01J29/481—Electron guns using field-emission, photo-emission, or secondary-emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/905—Display device with housing structure

Abstract

FED의 캐소드 기판에는 주사선 및 신호선 외에 스페이서를 접지 접속하기 위한 전용 스페이서 배선이 필요하고, 종래에는 3층 배선 구조의 캐소드 기판을 이용하였다. 본 발명은, 2층 배선 구조의 캐소드 기판을 이용하여, 적어도 3층 배선 구조에서 얻어지는 성능을 유지하면서, 신뢰성이 높고, 제조가 용이한 냉음극형 플랫 패널 디스플레이를 실현하는 것이다. FED의 캐소드 기판(10)의 배선 구조를 2층 배선으로 한다. 제1 층째의 배선은 전자원을 구성하는 하부 전극(11)으로서, 이것을 종래에는 주사선으로 했지만, 본 발명에서는 신호선을 대신하며, 제2층째의 상부 전극(13)을 종래에는 신호선으로 했지만, 본 발명에서는 주사선으로 전환함과 함께, 상부 전극(13)에 접속하는 상부 전극 급전 배선(16)의 일부를 스페이서 배선으로서 공용하거나, 상부 전극 급전 배선(16)을 분할하여 스페이서 배선(16')으로 한다.

Description

냉음극형 플랫 패널 디스플레이{COLD CATHODE TYPE FLAT PANEL DISPLAY}
본 발명은, 냉음극형 플랫 패널 디스플레이에 관한 것으로, 특히 냉음극 전자원을 이용한 자발광형 플랫 패널 디스플레이에 관한 것이다.
냉음극형 플랫 패널 디스플레이는, 주지한 바와 같이 편평한 패널에 형성된 전자선 여기에 의해 발광하는 형광막과, 이 형광막에 대향하여 2차원의 매트릭스 형상으로 배열된 미소한 냉음극 전자원으로부터 방출되는 전자선을 상기 형광막에 조사하여 패널 위에 화상을 표시하는 기능을 갖춘 디스플레이이다. 이러한 미소하고 집적 가능한 냉음극 전자원을 이용하는 디스플레이는, FED(Field Emission Display)라고 총칭되고 있다.
냉음극 전자원은 대략적으로 전계 방출형 전자원과 열 전자형 전자원으로 분류되며, 전자에는 스핀트형 전자원, 표면 전도형 전자원, 카본나노튜브형 전자원이 속하며, 후자에는 금속-절연체-금속을 적층한 MIM(Metal-Insulator-Metal)형 전자원, 금속-절연체-반도체 전극을 적층한 MIS(Metal-Insulator-Semiconductor)형 전자원이 포함된다.
MIM형 전자원에 대해서는, 예를 들면 특허 문헌1 및 특허 문헌2에 개시되어 있다. MIM형 전자원의 구조와 동작 원리를 도 1과 도 2에 도시한다.
도 1은 MIM형 전자 방출 소자의 단면 구조도이다. 도 1에서, 유리 등의 절연성의 캐소드 기판(10) 위에 예를 들면 Al이나 Al 합금의 하부 전극(11)이 예를 들면 300㎚의 막 두께로 도면의 지면에 대하여 직교하는 방향에 스트라이프 형상으로 형성되어 있다.
하부 전극(11) 위에는, 하부 전극(11)의 엣지에서 전계가 집중하는 것을 방지함과 함께, 전자 방출부를 제한 내지 규정하는 층간 절연막(14)(예를 들면 막 두께 140㎚)과, 터널 절연막(12)(예를 들면 막 두께 10㎚)이 형성되어 있다.
층간 절연막(14)의 상부에, 전자 방출부 E를 피하여, 접속 전극(15)과 상부 전극 급전 배선(16)이 하부 전극(11)과는 직교하는 방향(도면의 지면에 대하여 좌우 방향)으로 스트라이프 형상으로 형성되어 있다. 전자 방출부 E는 터널 절연막(12) 위의 상부 전극(13)에 해당한다. 또, 상부 전극(13)에 대해서는 후술하겠다.
접속 전극(15)으로서는, 캐소드 기판(10)이나 층간 절연막(14)과의 접착성이 강한 금속막, 예를 들면 W(텅스텐)이나 Mo(몰리브덴) 등의 고융점 금속 박막, 혹은 이들 규소 화합물(실리사이드)을, 예를 들면 막 두께 10㎚ 정도 형성한다.
상부 전극 급전 배선(16)으로서는, 상부 전극(13)(후술함)에 저저항으로 접속할 수 있는 급전 배선으로서, Al-Nd 합금막을 막 두께 200㎚ 형성한다. 접속 전극 하층(15A)의 금속막은, 후술하는 상부 전극(13)의 단선을 방지하기 위해, 가능한 한 얇게 하는 것이 바람직하다.
상부 전극 급전 배선(16), 층간 절연막(14)이나 캐소드 기판(10) 위에는 전자 방출 소자를 보호하기 위해, 전자 방출부 E를 제외하고, 절연막, 예를 들면 고저항 실리콘, SiO2, 인 규산 유리, 붕규산 유리 등의 유리류나 Si3N4(나이트라이드), Al2O3(알루미나), 폴리이미드 등을 사용하여 표면 보호막(17)이 형성되어 있다. 즉, Si3N4를 이용한 경우의 막 두께는 0.1 내지 1㎛ 이다.
터널 절연막(12)에는, 상부 전극(13)이 피복되어 있다. 이 상부 전극(13)은, 내열성이 좋은 Ir(이리듐)을 하층, Pt(백금)을 중간층에, 전자 방출 효율이 좋은 Au(금)을 상층으로 하는 3층 적층막의 구조로 이루어지는데, 예를 들면 스퍼터링법 등의 박막 형성 공정에 의해, 터널 절연막(12) 위에 피복되어 있다.
이 박막 형성 공정에서, 상부 전극(13)은, 표면 보호막(17)의 표면에도 동시에 성막되지만, 도면에서 도시한 바와 같이, 상부 전극 급전 배선(16)이 표면 보호막(17)의 단부면에 대하여 내측으로 후퇴하고, 표면 보호막(17)이 차양형으로 되어 있으므로, 표면 보호막(17) 위의 금속막(13')과 터널 절연막(12) 위의 상부 전극(13)과는 전기적으로 절연되어 있다.
이와 같이 구성된 MIM형 전자 방출 소자의 하부 전극(11)과 상부 전극(13)과의 사이에, 진공 속에서, 인가 전압 Vd를 가하면, 도 2의 에너지 대역도가 도시된 바와 같이, 하부 전극(11) 내의 페르미 준위 근방의 전자가 터널 현상에 의해 장벽을 투과하여, 터널 절연층(12)과 상부 전극(13)의 전도대로 주입되어, 열 전자로 된다. 이들 중 상부 전극(13)의 일함수φ 이상의 운동 에너지를 갖는 것은 진공 속으로 방출된다.
또, 기타 이 종류의 기술에 관련된 것으로서 특허 문헌3을 예로 들 수 있다.
[특허 문헌]
특허 문헌1 : 일본 특개2001-101965호 공보 Japanese Laid-Open No. 2001-101965
특허 문헌2 : 일본 특개2000-208076호 공보 Japanese Laid-Open No. 2000-208076
특허 문헌3 : 일본 특개2001-83907호 공보 Japanese Laid-Open No. 2001-83907
도 46은 종래의 표시 패널의 개요를 도시한 단면도이다. 이 도 46에 도시한 바와 같이, 상술한 MIM형 전자원을 사용하여 표시 장치를 구성하기 위해서는, 도 1에 도시한 구조의 전자원 소자를 매트릭스 형상으로 배열한 캐소드 기판(10)과, 이 캐소드 기판(10)의 전자원 소자에 대응시켜 형광막(111)을 매트릭스 형상으로 배치한 애노드 기판(110)을, 유리 등으로 구성되는 프레임 부재(116)를 개재하여 플리트 글라스(115)의 접합에 의해 접합하여, 내부 공간(118)을 진공으로 봉하는 것에 의해, 표시 패널(플랫 패널 디스플레이 : 120)을 얻는다. 애노드 기판(110)은, 후술하는 바와 같이, 투광성의 평판으로 구성되며, 형광막(111)의 표면을 포함하는 편측 전면이 도전막(메탈백이라고 칭함 : 114)으로 피복되어 있다.
이 때 표시 패널(120)의 대각 사이즈가 5인치를 초과하면, 대기압을 지지하기 위해, 보강재로서 절연 물질로 이루어지는 스페이서(30)를 수 센티미터 간격으로 패널 내의 내부 공간(진공 분위기)에 삽입할 필요가 있다.
이들의 스페이서(30)에는, 전자원 소자로부터 나온 전자의 일부가 충돌하여 대전을 야기한다. 대전한 스페이서 근방에서는, 전자의 궤도가 구부러져 화상이 왜곡되는 현상이 생긴다. 이것을 방지하기 위해, 스페이서(30)의 표면에 고저항막의 산화 주석, 혹은 산화 주석과 산화 인듐 혼정 박막이나 금속 또는 반도체막 등에 의해 약간의 도전성을 부여하여, 스페이서 표면의 대전을 제거하도록 하고 있다.
이 때문에 스페이서(30)는 애노드 기판(110)측의 메탈백(114) 및 캐소드 기판(10)측의 표면 보호막(17) 위의 상부 전극(13')에, 전기적으로 접속할 필요가 있다. 캐소드 기판(10)측에서, 접지 전위를 제공하는 상부 전극(13')은, 두께가 10㎚ 이하의 박막인데다가, 표면 보호막(17)에 대한 밀착력도 약하기 때문에, 스페이서로부터의 압력이 걸리면, 용이하게 단선이 생기기 쉽다. 이것을 방지하기 위해서는 신호선(상부 전극 급전 배선(16)) 및 주사선(하부 전극(11))으로부터 독립한 제3 배선을, 스페이서(30)용 접지 배선(18)으로서 표면 보호막(17) 위에 형성할 필요가 있었다.
그러나, 이와 같이 캐소드 기판(10)측에 신호선(16), 주사선(11) 및 독립한 제3 배선(18)이라는 3층 배선 구조를 채용한 경우, 2층 배선과 비교하여 필연적으로 제조 공정이 길어져, 수율의 저하나 제조 비용의 증가가 문제되었다.
따라서, 본 발명의 목적은 상기한 과제를 해결하여, 2층 배선 구조의 캐소드 기판이면서, 저가로 제작 가능한 스페이서용 접지 배선을 실질적으로 구비한 냉음극형(자세히 설명하면 열 전자형) 플랫 패널 디스플레이(평면형 표시 장치) cold cathode type flat panel display를 제공하는 것에 있다.
도 1은 종래 기술의 MIM형 전자원의 구조를 도시하는 도면.
도 2는 MIM형 전자원의 동작 원리를 도시하는 도면.
도 3은 본 발명의 MIM형 전자원의 제조 방법에서의 하부 전극(11)의 형성 공정을 도시하는 평면도.
도 4는 본 발명의 MIM형 전자원의 제조 방법에서의 도 3의 선분 A-A'의 단면도.
도 5는 본 발명의 MIM형 전자원의 제조 방법에서의 도 3의 선분 B-B'의 단면도.
도 6은 본 발명의 MIM형 전자원의 제조 방법에서의 하부 전극(11) 위에의 터널 절연층(12)의 형성 공정을 도시하는 평면도.
도 7은 본 발명의 MIM형 전자원의 제조 방법에서의 도 6의 선분 A-A'의 단면도.
도 8은 본 발명의 MIM형 전자원의 제조 방법에서의 도 6의 선분 B-B'의 단면도.
도 9는 본 발명의 MIM형 전자원의 제조 방법에서의 접속 전극(15A, 15B)의 형성 공정을 도시하는 평면도.
도 10은 본 발명의 MIM형 전자원의 제조 방법에서의 도 9의 선분 A-A'의 단면도.
도 11은 본 발명의 MIM형 전자원의 제조 방법에서의 도 9의 선분 B-B'의 단면도.
도 12는 본 발명의 MIM형 전자원의 제조 방법에서의 상부 전극 급전 배선(16), 스페이서 배선(16')의 형성 공정을 도시하는 평면도.
도 13은 본 발명의 MIM형 전자원의 제조 방법에서의 도 12의 선분 A-A'의 단면도.
도 14는 본 발명의 MIM형 전자원의 제조 방법에서의 도 12의 선분 B-B'의 단면도.
도 15는 본 발명의 MIM형 전자원의 제조 공정을 도시하는 평면도.
도 16은 본 발명의 MIM형 전자원의 제조 공정을 도시하는 도 15의 선분 A-A'의 단면도.
도 17은 본 발명의 MIM형 전자원의 제조 공정을 도시하는 도 15의 선분 B-B'의 단면도.
도 18은 본 발명의 MIM형 전자원의 제조 공정을 도시하는 평면도.
도 19는 본 발명의 MIM형 전자원의 제조 공정을 도시하는 도 18의 선분 A-A'의 단면도.
도 20은 본 발명의 MIM형 전자원의 제조 공정을 도시하는 도 18의 선분 B-B'의 단면도.
도 21은 본 발명의 MIM형 전자원의 제조 공정을 도시하는 평면도.
도 22는 본 발명의 MIM형 전자원의 제조 공정을 도시하는 도 21의 선분 A-A'의 단면도.
도 23은 본 발명의 MIM형 전자원의 제조 공정을 도시하는 도 21의 선분 B-B'의 단면도.
도 24는 본 발명의 캐소드 기판(10)의 평면도.
도 25는 본 발명의 캐소드 기판(10)을 도시하는 도 24의 선분 A-A'의 단면도.
도 26은 본 발명의 캐소드 기판(10)을 도시하는 도 24의 선분 B-B'의 단면도.
도 27은 본 발명의 MIM형 전자원을 이용한 애노드 기판(110)의 제조 방법을 도시하는 평면도.
도 28은 본 발명의 MIM형 전자원을 이용한 애노드 기판(110)의 제조 방법을 도시하는 도 24의 선분 A-A'의 단면도.
도 29는 본 발명의 MIM형 전자원을 이용한 애노드 기판(110)의 제조 방법을 도시하는 도 24의 선분 B-B'의 단면도.
도 30은 본 발명의 MIM형 전자원을 이용한 표시 장치의 제조 방법을 도시하는 캐소드 기판(10)과 마찬가지의 선분 A-A'의 단면도.
도 31은 본 발명의 MIM형 전자원을 이용한 표시 장치의 제조 방법을 도시하는 캐소드 기판(10)과 마찬가지의 선분 B-B'의 단면도.
도 32는 본 발명의 표시 패널(120)과 구동 회로와의 결선 상태를 모식적으로 도시하는 표시 장치의 평면도.
도 33은 본 발명의 표시 장치에서의 구동 전압 파형을 도시하는 도면.
도 34는 본 발명의 표시 패널(120)과 구동 회로와의 결선 상태를 모식적으로 도시하는 표시 장치의 평면도.
도 35는 본 발명의 표시 패널(120)과 구동 회로와의 결선 상태를 모식적으로 도시하는 표시 장치의 평면도.
도 36은 본 발명의 MIM형 전자원의 다른 제조 공정을 도시하는 평면도.
도 37은 본 발명의 MIM형 전자원의 다른 제조 공정을 도시하는 도 36의 선분 A-A'의 단면도.
도 38은 본 발명의 MIM형 전자원의 다른 제조 공정을 도시하는 도 36의 선분 B-B'의 단면도.
도 39는 본 발명의 다른 실시예로 되는 캐소드 기판(10)의 제조 방법을 도시하는 평면도.
도 40은 본 발명의 MIM형 전자원의 다른 실시예로 되는 도 39의 선분 A-A'의 단면도.
도 41은 본 발명의 MIM형 전자원의 다른 실시예로 되는 도 39의 선분 B-B′의 단면도.
도 42는 본 발명의 MIM형 전자원을 이용한 다른 실시예로 되는 표시 장치의 제조 방법을 도시하는 선분 A-A'의 단면도.
도 43은 본 발명의 MIM형 전자원을 이용한 다른 실시예로 되는 표시 장치의 제조 방법을 도시하는 선분 B-B'의 단면도.
도 44는 본 발명의 다른 실시예로 되는 표시 패널(120)과 구동 회로와의 결선 상태를 모식적으로 도시하는 표시 장치의 평면도.
도 45는 본 발명의 다른 실시예로 되는 표시 장치에서의 구동 전압 파형을 도시하는 도면.
도 46은 종래의 기술을 설명하는 MIM형 전자원을 이용한 표시 패널의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 캐소드 기판
11 : 하부 전극(신호선)
12 : 터널 절연층
13, 13' : 상부 전극
14 : 층간 절연층
15 : 접속 전극
16 : 상부 전극 급전 배선(주사선)
16' : 스페이서 배선
17 : 표면 보호막
20 : 진공 준위
30 : 스페이서
40 : 신호선 구동 회로
50 : 주사선 구동 회로
60 : 고전압 발생 회로
70 : 플렉시블 인쇄 회로(FPC)
110 : 애노드 기판
111 : 적색 형광체
112 : 녹색 형광체
113 : 청색 형광체
114 : 메탈백
115 : 플리트 글라스
115' : 도전성 플리트 글라스
116 : 프레임 유리
117 : 블랙 매트릭스
120 : 표시 패널
E : 전자 방출 영역
e : 방출 전자
본 발명자들은, 다양한 실험 검토의 결과, 상기 과제는 하기의 방책을 꾀하면 해결할 수 있다는 지견을 얻었다. 즉, 2층 배선 구조의 캐소드 기판이면서, 하기와 같이 배선 구조에 대해 연구하여, 안정된 구조의 스페이서용 접지 배선을 실질적으로 구비한 캐소드 기판(10)을 실현한 것이다.
① 종래, 주사선으로 한 제1 층째(하층) 배선인 하부 전극(11)을 신호선으로 한다(종래의 주사선을 신호선으로 바꿈).
② 제2층째 배선(상부 전극 급전 배선(16))으로 스페이서 배선과 주사선을 형성하고, 선순차 구동 방식으로 화상 표시를 행한다(종래의 신호선을 주사선으로 바꿈).
우선 ①에 의해, 주사선과 스페이서 배선을 동일 방향으로 배치할 수 있다. 또한 제2 배선을 사용하여, 주사선과 스페이서 배선을 동일층에서 형성한다.
상기 배선 구조의 실용성에 의문을 나타내는 성향도 있을 지도 모르지만, 본 발명에는 충분한 근거가 있다.
일반적으로 화소는 정방형을 이루고 있다. 주사선 피치는, 이 정방형의 1변의 길이에 대응하고, 신호선의 피치는 각 화소에 R(적), G(녹), B(청)의 삼색을 포함하기 때문에, 그 1/3로 된다. 구체적인 예를 들면, 대각 사이즈 32인치의 WXGA(해상도 : 720X1200 도트)에서는, 주사선 피치와 신호선 피치는 각각 550㎛과 183㎛가 된다.
스페이서(30) 자신의 두께는 100∼200㎛ 정도이므로, 피치가 느슨한 주사선 사이에 스페이서(30)와 그 접지 배선을 삽입하는 본 발명의 구성은 합리적인 설계라고 할 수 있다.
이상을 정리하면, 본 발명을 채용하는 것에 의해, 종래의 캐소드 기판(10)에 3층인 배선이 2층으로 통합되고, 그것에 수반하여 제3 배선과 제2 배선과의 사이에있는 층간 절연막도 불필요해진다.
이상 설명한 바와 같이, 본 발명에 따르면, 캐소드 기판(10)의 배선 구조가 종래의 3층 배선 구조로부터 2층 배선 구조로 되고, 또한 스페이서(30)의 접지 배선이 주사선을 구성하는 상부 전극 급전선과 동일 평면 위에, 동일층으로 형성되므로, 배선 구조가 단순하게 되고, 또한 상부 전극 급전선과 스페이서(30)의 접지 배선을 동일 공정에서 제조할 수 있으므로, 제조 공정이 단축되어, 수율의 향상과 비용 저감이 가능하게 된다.
상기 본 발명의 전형적인 제1 구성예의 특징은 이하와 같다.
즉, 본 발명의 냉음극형 플랫 패널 디스플레이는,
우선, 냉음극형 전자원을 일정한 간격으로 복수개 배치한 캐소드 기판과, 이들에 대향하도록 점 형상 또는 선 형상으로 형광막을 배치한 애노드 기판과, 상기캐소드 기판과 상기 애노드 기판을 소정 간격으로 지지하는 복수개의 스페이서와, 진공을 유지하기 위한 프레임 유리로 진공 패널 용기를 구성하고 있다.
그리고, 상기 캐소드 기판 위에는, 층간 절연층을 개재하여 상호 교차하는 행 방향과 열 방향으로 신장하는 복수의 전기 배선이 있으며, 이들 교점 좌표에 대응하는 위치에 상기 냉음극형 전자원이, 열 방향과 행 방향의 상기 전기 배선에 연결되어 배치되고, 상기 냉음극형 전자원을 선 순차적으로 구동하는 것에 의해 화상 표시를 행하는 구성으로 되어 있다.
그리고 이 화상 표시 장치에서는, 상기 복수의 전기 배선 중 상층에 위치하는 배선의 일부를 주사선으로 하고, 하층에 위치하는 배선을 신호선으로 하는 것,
또한 상기 상층에 위치하는 전기 배선의 일부를, 상기 스페이서에 대하여 접지 전위를 부여하기 위한 접지 배선으로 함과 함께, 적어도 인접하는 주사선이 선택 상태에 있는 기간에는 상기 스페이서는 상기 접지 배선에 의해 접지 상태인 것을 특징으로 한다.
또한, 본 발명이 전형적인 제2 구성예의 특징은 이하와 같다.
즉, 본 발명의 냉음극형 플랫 패널 디스플레이는,
우선, 냉음극형 전자원을 일정한 간격으로 복수개 배치한 캐소드 기판과, 이들에 대향하도록 점 형상 또는 선 형상으로 형광막을 배치한 애노드 기판과, 상기 캐소드 기판과 상기 애노드 기판을 소정 간격으로 지지하는 복수개의 스페이서와, 진공을 유지하기 위한 프레임 유리로 진공 패널 용기를 구성하고 있다.
그리고, 상기 캐소드 기판 위에는 층간 절연층을 개재하여 상호 교차하는 행 방향과 열 방향으로 신장하는 복수의 전기 배선이 있으며, 이들 교점 좌표에 대응하는 위치에 상기 냉음극형 전자원이, 열 방향과 행 방향의 상기 전기 배선에 연결되어 배치되고, 상기 냉음극형 전자원을 선 순차적으로 구동하는 것에 의해 화상 표시를 행하는 구성으로 되어 있다.
그리고 이 화상 표시 장치에서는, 상기 복수의 전기 배선 중 상층에 위치하는 배선을 주사선으로 하고, 하층에 위치하는 배선을 신호선으로 하는 것,
상기 복수의 전기 배선 중 상층에 위치하는 배선을 주사선으로 하고, 하층에 위치하는 배선을 신호선으로 하는 것,
또한 상기 상층에 위치하는 주사선의 일부는, 상기 스페이서에 대하여 전위를 부여하기 위한 급전 배선을 겸함과 함께, 적어도 상기 주사선이 선택 상태에 있는 기간 중에는 주사선 전위인 것을 특징으로 한다.
본 발명의 제3 구성예의 특징점은 이하와 같다.
상기 제1 혹은 제2 구성 예에서, 캐소드 기판의 연(緣)단부에서, 상층에 위치하는 전기 배선의 단자가, 주사선 구동 회로에 연결된 플렉시블 인쇄 회로(Flexible Printed Circuit 이하 FPC라고 함)와 접속되고, 이 주사선 구동 회로에 의해 스페이서 배선에 대하여 전위를 부여하는 것을 특징으로 한다.
본 발명의 제4 구성예의 특징점은 이하와 같다.
상기 제1 구성 예에서, 캐소드 기판의 연단부에서, 상층에 위치하는 전기 배선의 단자가, 주사선 구동 회로에 연결된 FPC와 접속되고, 이 FPC의 내부 배선에 의해 스페이서 배선이 상호 단락된 후에, 독립의 급전선에 의해 외부로부터 접지 전위를 부여하는 것을 특징으로 한다.
본 발명의 제5 구성예의 특징점은 이하와 같다.
상기 제1 구성 예에서, 캐소드 기판의 연단에서의 스페이서 배선이 주사선의 단자보다도 외측까지 연장되고, 또한 상호 단락된 후에 독립된 급전선에 의해 외부로부터 접지 전위를 제공하는 것을 특징으로 한다.
본 발명의 제6 구성예의 특징점은 이하와 같다.
상기 제1 내지 5의 구성 예에서, 냉음극형 전자원이 하부 전극과, 전자 가속층과, 상부 전극을 이 순서로 적층한 구조를 갖고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자원 소자인것을 특징으로 한다.
본 발명의 제7 구성예의 특징점은 이하와 같다.
상기 제6 구성 예에서, 냉음극형 전자원의 하부 전극이 Al 혹은 Al 합금으로 이루어지며, 전자 가속층이 그 양극 산화 알루미나인 것을 특징으로 한다.
이하, 도면을 이용하여 본 발명의 실시예를 구체적으로 설명한다.
<실시예1>
본 발명의 상기 제1 구성 예에 기초한 실시예를 도 3∼도 33을 이용하여 설명한다.
(1)캐소드 기판(10)의 작성 :
여기서는, 상부 전극(13)이 접속 전극(15)에 전기적으로 접속되고, 또한 상부 전극 급전 배선(16)이 알루미늄, 알루미늄 합금, 혹은 알루미늄보다도 저항율이 낮은 금속에 의해 보강되어 있는 경우의 제조 방법을 개시한다.
여기서 미리 MIM 전자원 제조 방법으로는, 본 실시예에 한정되지 않음을 양해해 둔다. 상술한 특허 문헌1(일본 특개2001-101965호 공보 Japanese Laid-Open No. 2001-101965)뿐만 아니라, 특허 문헌2(일본 특개2000-208076호 공보 Japanese Laid-Open No. 2000-208076)에 개시된 테이퍼 구조를 구비한 상부 전극 급전 배선을 갖는 MIM 전자원 등에 본 발명을 적용하는 것은 용이하게 실현 가능하다.
우선, 유리 등의 절연성의 캐소드 기판(10) 위에 하부 전극(11)용 금속막을 성막한다. 하부 전극 재료로서는 Al이나 Al 합금을 이용한다. 여기서는, Nd를 2원자량% 도핑한 Al-Nd 합금을 이용하였다. 성막에는 예를 들면, 스퍼터링법을 이용한다. 막 두께는 300㎚로 하였다. 성막 후에는 포토리소그래피 공정, 에칭 공정에 의해, 도 3(평면도), 도 4(선분 A-A' 단면도), 도 5(선분 B-B' 단면도)에 도시한 바와 같은 스트라이프 형상 하부 전극(11)을 형성한다. 에칭 공정에서는, 예를 들면 인산, 아세트산, 질산의 혼합 수용액으로 이루어지는 에칭액에 의한 웨트 에칭을 적용한다.
도 6(평면도), 도 7(선분 A-A' 단면도) 및 도 8(선분 B-B' 단면도)에서, 하부 전극(11)의 표면을 양극 산화한다. 예를 들면 화성 전압을 6V라고 하면, 하부 전극(11) 위에 두께 약 10㎚의 절연층(12)이 형성된다.
도 9(평면도), 도 10(선분 A-A' 단면도) 및 도 11(선분 B-B' 단면도)에서, 층간 절연막(14)으로서 Si3N4를, 도금의 종막이 되는 접속 전극 상층(15B)으로서 Cu를, Cu와 하부와의 접착성을 확보하기 위한 접속 전극 하층(15A)으로서 Cr을, 스퍼터에 의해 연속 성막하였다. 접속 전극 하층(15A)은 이후에 형성하는 상부 전극(13)이 접속 전극 하층(15A)의 단차로 단선하지 않도록 수십 ㎚ 정도로 얇게 한다. 접속 전극 상층(15B)의 막 두께에 대하여 특별히 제한은 없지만, 핀홀이 생겨, 도금 처리시에 접속 전극 하층(15A)이 용출되지 않도록 결정한다.
도 12(평면도), 도 13(선분 A-A' 단면도) 및 도 14(선분 B-B' 단면도)에서, 접속 전극 상층(15B)에 도금 마스크로 하여 레지스트 패턴을 부여한 후, 전기 도금 혹은 무전해 도금에 의해 Cu를 선택적으로 두께를 주어, 원하는 두께, 예를 들면 5㎛의 Cu로 이루어지는 상부 전극 급전 배선(16)을 형성한다(체재상 도 12에서는 두께를 축소하여 그렸음).
이들 도면은, 모두 Cu의 두께를 갖는 도금이 완료되어 도금 마스크(레지스트 패턴)를 제거한 후의 상태를 도시하고 있다. 레지스트 패턴은, 전자원의 전자 방출 영역을 형성하기 위한 정방형의 패턴 및 주사선으로 이루어지는 상부 전극 급전 배선(16)과 스페이서 배선(16')으로 이루어지는 영역을 분할하기 위한 스트라이브 형상의 패턴, 2 종류이다.
도 15(평면도), 도 16(선분 A-A' 단면도) 및 도 17(선분 B-B' 단면도)에서, 전면을 Cu 에칭하는 것에 의해, 얇은 접속 전극 상층(15B)을 하부 전극(11)과는 직교하는 방향에 스트라이프 형상으로 가공한다. 접속 전극 상층(15B)은 상부 전극 급전 배선(16)과 비교하여 매우 얇기 때문에, 에칭 시간을 제어하는 것에 의해, 접속 전극 상층(15B)만을 선택적으로 제거할 수 있다. 에칭액에는 예를 들면, 인산, 아세트산, 질산의 혼합 수용액(PAN)이 적합하다.
계속해서 전자원의 전자 방출 영역(정방형의 오목부)을 형성하는 접속 전극 하층(15A)에, 정방형의 프레임 형상의 레지스트 패턴을 형성하여, 프레임 형상 패턴의 내측으로 노출되는 접속 전극 하층(15A)(Cr)을 선택적으로 웨트 에칭에 의해 가공하여, 제거한다. Cr의 웨트 에칭에는 질산 제2 암모늄 세륨의 수용액이 적합하다. 이 때 유의해야 할 것은, 상기한 바와 같이 프레임 형상의 레지스트 패턴을 접속 전극 하층(15A)의 주연부에 걸리도록 형성하는 것이다. 이에 의해, 이후에 형성되는 상부 전극(13)이 끊어지지 않고 접속 전극 하층(15A)과 중첩하여 확실하게 접속할 수 있다.
도 18(평면도), 도 19(선분 A-A' 단면도) 및 도 20(선분 B-B' 단면도)에서, 전자원의 전자 방출 영역을 형성하는 오목부 내에 전자 방출부를 개구하기 위해, 포토리소그래피와 드라이 에칭에 의해 층간 절연막(14)의 일부를 개구하여, 터널 절연층(12)을 노출시킨다. 에칭 가스에는 CF4와 O2와의 혼합 가스가 적합하다. 노출된 터널 절연막(12)에는 재차 양극 산화를 실시하여, 에칭에 의한 가공 손상을 수복한다.
도 21(평면도), 도 22(선분 A-A' 단면도) 및 도 23(선분 B-B' 단면도)에서, 상부 전극(13)을 형성하여 전자원 기판(캐소드 기판(10))이 완성된다. 상부 전극(13)의 성막은, 샤도우 마스크를 이용한 스퍼터링법으로 행하여, 상부 전극 급전 배선(16)을 각각 분리한다.
상부 전극(13)의 재료로서는, 상기한 Ir, Pt, Au의 적층막을 이용하여, 각각의 막 두께는 수 ㎚로 한다. 이에 의해 포토리소그래피·에칭에 부수하는, 상부 전극이나 터널 절연막에의 손상을 회피할 수 있다.
이어서 MIM형 전자원 기판(캐소드 기판(10))을 이용하여, 표시 장치 전체의 제조 방법을 설명한다.
우선, 상술한 제조 방법에 따라 캐소드 기판(10) 위에 MIM형 전자원을 복수개 배열한 캐소드 기판을 제작한다.
설명을 단순화하기 위해, 도 24(평면도), 도 25(선분 A-A' 단면도) 및 도 26(선분 B-B' 단면도)에는 (3×4) 도트의 MIM형 전자원 기판(10)의 평면도와 단면도를 도시하였다. 실제로는 표시 도트 수에 대응한 수의 MIM형 전자원 매트릭스를 형성한다.
지금까지의 MIM형 전자원의 제조 방법에서는 설명하지 않았지만, 표시 장치를 구성하는 경우, 하부 전극(11), 상부 전극 급전 배선(16)의 전극 단부는 구동 회로와의 접속을 위해, 전극면을 노출시켜야한다.
(2)애노드 기판(110)의 작성:
도 27(평면도), 도 28(선분 A-A' 단면도) 및 도 29(선분 B-B' 단면도)에서, 애노드 기판(110)의 제작 방법을 설명한다.
애노드 기판(110)에는 투광성의 유리 등을 이용한다. 우선, 표시 장치의 콘트라스트를 올릴 목적으로 블랙 매트릭스(117)를 형성한다. 블랙 매트릭스(117)는, PVA(폴리비닐 알콜)과 중크롬산암모늄을 혼합한 용액을 애노드 기판(110)에 도포하여, 블랙 매트릭스(117)를 형성하려는 부분 외에 자외선을 조사하여 감광시킨 후, 미감광 부분을 제거하고, 거기에 흑연 분말을 녹인 용액을 도포하여, PVA를 리프트 오프하는 것에 의해 형성한다.
이어서 적색 형광체(111)를 형성한다. 형광체 입자에 PVA(폴리비닐 알콜)와 중크롬산암모늄을 혼합한 수용액을 애노드 기판(110) 위에 도포한 후, 형광체를 형성하는 부분에 자외선을 조사하여 감광시킨 후, 미감광 부분을 유수로 제거한다. 이와 같이 하여 적색 형광체(111)를 패턴화한다.
패턴은 도 27, 도 28, 도 29에 도시한 바와 같은 도트 형상으로 패턴화한다. 마찬가지로 하여, 녹색 형광체(112)와 청색 형광체(113)를 형성한다. 형광체로서는, 예를 들면 적색에 Y2O2S : Eu(P22-R), 녹색에 ZnS : Cu, Al(P22-G), 청색에 ZnS : Ag(P22-B)를 이용하면 된다.
이어서, 니트로셀룰로스 등의 막으로 필밍한 후, 애노드 기판(110) 전체에 Al을, 막 두께 75㎚ 정도 증착하여 메탈백(114)으로 한다. 이 메탈백(114)이 가속 전극으로서 기능한다. 그 후, 애노드 기판(110)을 대기 중 400℃ 정도로 가열하여 필밍막이나 PVA 등의 유기물을 가열 분해한다. 이와 같이 하여, 애노드 기판(110)이 완성된다.
(3)표시 패널의 작성 :
이와 같이 하여 제작한 애노드 기판(110)과 캐소드 기판(10)을 스페이서(30)를 통하여, 주위의 프레임(116)을 플리트 글라스(115)로 밀봉 부착한다.
도 30 및 도 31에 접합한 표시 패널의 선분 A-A' 단면(도 30)과 선분 B-B' 단면(도 31)에 상당하는 부분을 도시한다. 또, 이들 표시 패널의 선분 A-A' 단면 및 선분 B-B' 단면은, 캐소드 기판(10) 및 애노드 기판(110)을 도시한 경우의 선분에 각각 대응한다.
애노드 기판(110)-캐소드 기판(10) 사이의 거리는 1∼3㎜ 정도가 되도록 스페이서(30)의 높이를 설정한다. 스페이서(30)는, 예를 들면 판 형상의 유리제 또는 세라믹스제로, 적어도 그 표면에 도전성을 부여한 것으로 구성하고, 그 일단을 상부 전극 급전 배선(16)에 인접하는 스페이서 배선(16') 위에 배치하여, 전기적으로 접속한다.
스페이서(30)의 타단은 표시 기판측(애노드 기판(110)측)의 블랙 매트릭스(117) 아래에 배치하고, 예를 들면 도전성 플리트 글라스(115') 등의 접속 부재로 고정되기 때문에, 스페이서(30)가 형광체의 발광을 저해하지는 않는다. 스페이서(30)와 스페이서 배선(16')과의 전기적인 접속은, 스페이서(30)를 캐소드 기판(10)-애노드 기판(110) 사이에 압입하여, 그 일단을 스페이서 배선(16')에 접촉시키거나, 혹은 필요에 따라 예를 들면 도전 페이스트로 접속해도 된다.
스페이서(30)는 상기한 바와 같이 유리나 세라믹스 등의 절연재에 전자 전도성의 도전 재료를 코팅하는데, 예를 들면 시트 저항을 1E+10∼1E+13Ω/□로 한 것, 또는 이들 절연재 자신에게 도전성을 부여한 도전성 유리 혹은 도전성 세라믹스인 경우, 전자 전도성이며, 또한 체적 저항율이 예를 들면 1E+8∼1E+11Ω·㎝의 것이 바람직하다.
도 31에 도시한 바와 같이, 이 예에서는 설명을 단순화하기 위해, R(적), G(녹), B(청)로 발광하는 형광체 도트마다, 즉 모든 스페이서 배선(16') 위에 스페이서(30)를 세우고 있지만, 실제의 표시 패널에서는 기계 강도를 견딜 수 있는 범위에서, 스페이서(30)의 매수(밀도)를 줄이고, 거의 수 ㎝ 간격으로 세우면 된다.
또한, 본 실시예에서는 설명하지 않았지만, 판 형상 스페이서 대신에 지주 형상의 스페이서, 격자 형상의 스페이서를 사용하는 경우라도 마찬가지의 방법에 의해 패널 조립이 가능하다.
단부 주연부를 밀봉 부착한 패널(120)은, 10-7Torr 정도의 진공으로 배기하여, 완전히 밀봉한다. 밀봉 후, 패널 내에 내장된 겟터를 활성화하여, 패널 내를 고진공으로 유지한다. 예를 들면, Ba를 주성분으로 하는 겟터재인 경우, 고주파 유도 가열 등에 의해 겟터막을 형성할 수 있다. 또한, Zr을 주성분으로 하는 비증발형 겟터를 이용해도 된다. 이와 같이 하여, MIM형 전자원을 이용한 표시 패널(120)이 완성된다.
이와 같이 본 실시예에서는, 애노드 기판(110)과 캐소드 기판(10) 사이의 거리는 1∼3㎜ 정도로 길므로, 메탈백(114)에 인가하는 가속 전압을 1∼10㎸로 고전압으로 할 수 있다. 이에 의해, 형광체에는 음극선관(CRT)용 형광체를 사용할 수 있다.
도 32는 이와 같이 하여 제작한 표시 장치 패널(120)의 구동 회로에의 결선도로서, 본 발명의 표시 장치를 구동하는 전기 회로 전체의 개략도를 도시하고 있다.
캐소드 기판(10) 위에 형성된 하부 전극(11)은 신호선 구동 회로(40)에 FPC(70)로 결선하고, 상부 전극 급전 배선(16)은 주사선 구동 회로(50)에 FPC(70)로 결선한다. 신호선 구동 회로(40)에는, 각 신호선(11)에 대응한 신호 구동 회로 D가 배치되어 있고, 주사선 구동 회로(50)에는 각 주사선(16)에 대응한 주사 구동 회로 S가 배치되어 있다.
스페이서 배선(16')은 마찬가지로 FPC(70)를 통해 주사선 구동 회로(50)에 연결되고, 구동 회로의 내부에서 접지 전위를 부여한다.
이 방식의 우수한 점은, 제조 공정수를 늘리지 않고, 주사선(16)의 접속과동시에 스페이서 배선(16')을 통하여 스페이서(30)에 접지 전위를 부여하는 것에 있다.
여기서, m 번째의 상부 전극 급전 배선(주사선 : 16)과, n 번째의 하부 전극(신호선 : 11)의 교점에 위치하는 화소를, 좌표(m, n)로 나타낸다. 메탈백(114)에는 고전압 발생 회로(60)로부터 1∼10㎸ 정도의 가속 전압을 인가한다.
또, 본 실시예에서는, 도 32에 도시한 바와 같이, 주사선(16) 및 신호선(11) 모두 캐소드 기판(10)의 편측으로부터 구동하는 것을 상정하고 있지만, 필요에 따라 양측에 각각의 구동 회로를 배치하는 것은, 본 발명의 실현성을 전혀 방해하는 것은 아니다.
도 33은 각 구동 회로에서의 발생 전압 파형의 일례를 도시한다.
시각 t0에서는 어떤 전극도 전압 제로이므로 전자는 방출되지 않고, 형광체는 발광하지 않는다.
시각 t1에서, 상부 전극 급전 배선(16) 중 S1만에 V1의 전압을 걸고, 하부 전극 배선(11) 중 D2, D3에는 -V2인 전압을 인가한다. 좌표(1, 2), (1, 3)에서 하부 전극(11)과 상부 전극 급전 배선(16) 사이에는 (V1+V2)인 전압이 인가되므로, (V1+V2)를 전자 방출 개시 전압 이상으로 설정해 두면, 이들의 MIM형 전자원으로부터는 전자가 진공 속으로 방출된다. 방출된 전자는, 메탈백(114)에 고전압 발생 회로(60)로부터 인가된 가속 전압에 의해 가속된 후, 형광체에 입사하여, 발광을 일으킨다.
마찬가지로 시각 t2에서, 상부 전극 급전 배선(16)의 S2에 V1인 전압을 인가하고, 하부 전극(11)의 D3에 -V2인 전압을 인가하면, 마찬가지로 좌표(2, 3)가 점등하여, 전자가 방출되고, 이 전자원 좌표 상의 형광체가 발광한다.
이와 같이 하여, 상부 전극 급전 배선(16)에 인가하는 주사 신호를 바꾸는 것에 의해 원하는 화상 또는 정보를 표시할 수 있다. 또한, 하부 전극(11)에의 인가 전압 -V2의 크기를 적절하게 바꾸는 것에 의해, 계조가 있는 화상을 표시할 수 있다.
시각 t5에서, 터널 절연막(12) 내에 축적되는 전하를 개방하기 위한 반전 전압의 인가를 행한다. 즉, 상부 전극 급전 배선(16) 모두에 -V3을 인가하고, 동시에 전체 하부 전극(11)에 0V를 인가한다.
또, 본 실시예에서, 선택되지 않은 주사선의 전위는 0V(접지)로 하고 있지만, 예를 들면 특허 문헌3(일본 특개2001-83907호 공보)에 기재한 바와 같이, 비선택 상태의 주사선을 고임피던스 상태로 유지함으로써, 충방 전에 수반되는 무효 전력을 삭감하는 방법을 적용하는 것은, 본 발명의 실현성을 전혀 방해하는 것은 아니다.
<실시예2>
여기서는, 스페이서 배선(16')에의 접지 전위의 인가를, 주사 구동 회로(50)를 통하지 않고 행하는 방식을 개시한다. 우선, 실시예1과 마찬가지로, MIM 전자원을 포함하는 캐소드 기판(10), 애노드 기판(110), 및 패널(120)을 제작한다.
도 34는, 이와 같이 하여 제작한 표시 장치 패널(120)의 구동 회로에의 결선도이다. 하부 전극(11)은, 신호선 구동 회로(40)에 FPC(70)로 결선하고, 상부 전극 급전 배선(16)은 주사선 구동 회로(50)에 FPC(70)로 결선한다.
스페이서 배선(16')은, 마찬가지로 FPC(70)를 통해 주사선 구동 회로(50)에 연결된다. 여기서 이용하는 FPC(70)는 미리 모든 스페이서 배선(16')을 단락하는 내부 배선을 구비한 것으로 한다. 하나로 통합된 스페이서 배선은 FPC(70)의 단자부에서, 주사선 구동 회로(50)와 독립된 접지 배선에 연결된다.
이 방식의 우수한 점은, 만약 패널(120) 내부에서 방전이 발생하여 스페이서 배선(16')에 고전압이 걸렸다고 해도, 주사선 구동 회로(50)에 직접 영향이 미치지 않는 것이다.
<실시예3>
여기서는, 스페이서 배선(16')에의 접지 전위의 인가를, 구동 회로를 통하지 않고 행하는 별도의 방식을 개시한다. 우선, 실시예1과 마찬가지로, MIM 전자원을 포함하는 캐소드 기판(10), 애노드 기판(110), 및 패널(120)을 제작한다.
이 때 유의할 것은, 실시예2와는 달리, 캐소드 기판(10)에서, 스페이서 배선(16')의 단자부를 상부 전극 급전 배선(16)의 단자부보다도 외측까지 연장하여, 상호 단락시키는 점에 있다.
도 35는, 이와 같이 하여 제작한 표시 장치 패널의 구동 회로에의 결선도이다. 하부 전극(11)은 신호선 구동 회로(40)에 FPC(70)로 결선하고, 상부 전극 급전 배선(16)은 주사선 구동 회로(50)에 FPC(70)로 결선한다. 스페이서 배선(16')은, 캐소드 기판 위의 단부에서 하나로 통합된 후, 독립된 접지 배선에 연결된다.
이 방식이 우수한 점은, FPC(70)의 성능에 제한받지 않고, 저임피던스의 접지 배선을 도입할 수 있는 것에 있다. 따라서, 만약 패널 내부에서 방전이 발생하여 스페이서 배선(16')에 고전압이 걸렸다고 해도, 주사선 구동 회로(50)에 대한 손상을 완전하게 회피할 수 있다.
<실시예4>
본 발명의 상기 제2 구성 예에 기초한 실시예를 도 17∼도 45를 이용하여 설명한다.
(1) 캐소드 기판(10)의 작성 :
여기서는, 상부 전극(13)이 접속 전극 하층(15A)에 전기적으로 접속하고, 또한 상부 전극 급전 배선(16)이 알루미늄, 알루미늄 합금, 혹은 알루미늄보다도 저항율이 낮은 금속에 의해 보강되어 있는 경우의 제조 방법을 개시한다.
여기서 미리 MIM 전자원 제조 방법으로는, 본 실시예에 한정되지 않음을 양해해 둔다. 상술한 특허 문헌1(일본 특개2001-101965호 공보 Japanese Laid-Open No.2001-101965)뿐만 아니라, 특허 문헌2(일본 특개2000-208076호 공보 Japanese Laid-Open No.2000-208076)에 개시된 테이퍼 구조를 구비한 상부 전극 급전 배선을 갖는 MIM 전자원 등에, 본 발명을 적용하는 것은 용이하게 실현 가능하다.
전자원의 제조 방법에 대해서는, 실시예1에 기재된 방법을 답습하여 도 3으로부터 도 8에 따라 제작한다. 완성된 전자원을 도 36(평면도), 도 37(선분 A-A' 단면도) 및 도 38(선분 B-B' 단면도)에 도시하지만, 실시예1에서의 도 21(선분 A-A' 단면도, 선분 B-B' 단면도)에서는, 서브 픽셀 내에 2개 있던 상층에 위치하는전기 배선(16, 16')을, 여기서는 한개의 주사선(16)으로서 폭을 약 2배로 넓혀, 보다 저임피던스화를 꾀하고 있다. 즉, 이 실시예의 특징은, 스페이서 배선(16')을 주사선(16)과 공용하는 점에 있다. 따라서, 상부 전극(16)을 형성하는 공정도 실시예1과 비교하여 단순화한다.
상부 전극 급전층을 에칭 공정에서 주사선(16)과 스페이서 배선(16')으로 분할하지 않고, 주사선(16)의 일부를 스페이스 배선(16')으로서 공용할 수 있는 이유에 대하여 이하에 간단히 설명한다.
주사선(16)으로의 인가 전압은, 통상 5V 정도의 저전압인데 비하여, 애노드 기판(110)의 메탈백(114)으로의 인가 전압(가속 전압)은, 상술한 바와 같이 1∼10㎸의 고전압이다. 이 때문에, 상기 메탈백(114)으로 인가하는 고전압(가속 전압)에 대하여, 주사선(16)으로의 5V 정도의 인가 전압은, 실질적으로 접지 전압이라고 간주할 수 있다. 즉, 주사선을 스페이서 접지 배선으로 간주할 수 있다. 따라서, 스페이서 배선을 독립시키지 않고, 주사선(16)의 일부를 스페이서 배선(16')으로서 공용할 수 있는 것이다.
도 39(평면도), 도 40(선분 A-A′단면도) 및 도 41(선분 B-B' 단면도)에 전자원을 배열한 캐소드 기판(10)의 모식도를 도시한다. 설명을 단순화하기 위해, 여기서는 (3×4) 도트의 MIM형 전자원 기판을 도시하였다. 실제의 표시 패널에서는 표시 도트 수에 대응한 수의 MIM형 전자원 매트릭스를 형성한다.
MIM형 전자원의 제조 방법에서는 설명하지 않았지만, 표시 장치를 구성하는 경우, 하부 전극(11), 상부 전극 급전 배선(16)의 전극 단부는 구동 회로와의 접속을 위해, 전극면을 노출시켜야한다.
(2)애노드 기판(110)의 작성 :
형광면을 형성한 애노드 기판(110)에 대해서는, 실시예1에서 개시한 방법으로 제작한다.
(3) 표시 패널의 작성:
완성된 애노드 기판(110)과 상술한 캐소드 기판(10)을 접합시킨 상태에서의 표시 패널(120)의 단면 구조를 도 42(선분 A-A' 단면), 도 43(선분 B-B' 단면)에 도시한다. 또, 이들 표시 패널의 선분 A-A' 단면 및 선분 B-B' 단면은, 캐소드 기판(10) 및 애노드 기판(110)을 도시한 경우의 선분에 각각 대응한다.
여기서 스페이서(30)는 주사선(16) 위의 일부(단 전자 방출 영역을 피하고)에 접속되어 있다.
도 44에서는, 이 표시 패널(120)과 구동 회로와의 접속 상태를 모식적으로 도시한다. 상술한 바와 같이 스페이서(30)의 하단은 주사선(16) 위에 접속되어 있고, 주사선(16)은 주사선 구동 회로(50)에 FPC(70)를 통하여 연결되어 있다.
도 45는 본 실시예에서 작성한 표시 패널(120)을 도 44에 도시한 바와 같이 구동 회로에 연결되고, 구동했을 때의 구동 전압 파형을 도시한다. 기본적으로는 실시예1에서의 도 33과 동일하지만, 본 실시예에서는 독립된 전용 스페이서 배선(16')은 없으며, 스페이서 하단의 주사선(16)을 통해, 소정의 주사선의 선택시(소정 좌표의 전자원을 선택함)에는 주사선 전위 V1이 인가되는 점이 다르다.
물론, 소정의 주사선을 선택하는 것에 의해 소정 좌표의 전자원이 선택되면, 이 선택된 전자원의 전자 방출 영역으로부터 전자가 방출되기 때문에, 전자원에 인접하는 스페이서는 대전하여 차지 업을 일으킨다. 그래서, 본 실시예에서는, 적어도 이 전자가 방출되는 기간 내에 스페이서(30)의 전위를, 애노드 전압(애노드 기판(110)의 메탈백(114)에 인가하는 가속 전압)보다 낮은 전위(주사선 전위)로 고정함으로써, 스페이서의 표면 전도에 의해 대전을 제거할 수 있다. 스페이서(30)의 대전을 방지하는 것은 전자 궤도의 왜곡이나 연면 방전을 억지하는 데에 있어서 중요하다.
본 실시예인 경우, 애노드 전압이 1∼10㎸의 고전압인데 비하여, 주사선 전압이 5V 정도의 저전압이기 때문에, 이 주사선에 접속된 스페이서(30)는 실질적으로 접지 전위로 되어, 대전을 충분히 방지할 수 있다.
이 주사선이 선택되지 않을 때에 대해서는, 특허 문헌3(일본 특개2001-83907호 공보)기재와 같이, 통상 0V로 고정되는 주사선을 고임피던스 상태로 유지함으로써, 충방전에 수반되는 무효 전력을 삭감하는 것도 가능하다. 이 방법을 적용하는 것은, 본 발명의 실현성을 전혀 방해하는 것은 아니다.
이상 설명한 바와 같이, 본 발명에 의해 소기의 목적을 달성할 수 있었다. 즉, 2층 배선을 갖는 캐소드 기판의 제조 공정에서, 제2 배선이 주사선과 스페이서(접지) 배선을 겸하도록 한다. 이에 의해 배선 수를 증가시키지 않고 스페이서용 접지 배선을 구비할 수 있으며, 결과적으로 제조 공정이 단축됨과 함께고수율이 달성되어, 비용 저감을 도모하는 것이 가능해진다.

Claims (9)

  1. 냉음극형 전자원을 일정한 간격으로 복수개 배치한 캐소드 기판과, 이들에 대향하도록 점 형상 또는 선 형상으로 형광막을 배치한 애노드 기판과, 상기 캐소드 기판과 상기 애노드 기판을 소정 간격으로 지지하는 복수개의 스페이서와, 진공을 유지하기 위한 프레임 유리로 진공 패널 용기를 구성하며, 상기 캐소드 기판 위에는 층간 절연층을 개재하여 상호 교차하는 행 방향과 열 방향으로 신장하는 복수의 전기 배선이 있으며, 이들 교점 좌표에 대응하는 위치에 상기 냉음극형 전자원이, 열 방향과 행 방향의 상기 전기 배선에 연결되어 배치되고, 상기 냉음극형 전자원을 선 순차적으로 구동하는 것에 의해 화상 표시를 행하는 화상 표시 장치로서,
    상기 복수의 전기 배선 중 상층에 위치하는 배선의 일부를 주사선으로 하고, 하층에 위치하는 배선을 신호선으로 하며,
    또한 상기 상층에 위치하는 전기 배선의 일부를, 상기 스페이서에 대하여 접지 전위를 부여하기 위한 접지 배선으로 함과 함께, 적어도 인접하는 주사선이 선택 상태에 있는 기간은, 상기 스페이서는 상기 접지 배선에 의해 접지 상태인 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  2. 냉음극형 전자원을 일정한 간격으로 복수개 배치한 캐소드 기판과, 이들에 대향하도록 점 형상 또는 선 형상으로 형광막을 배치한 애노드 기판과, 상기 캐소드 기판과 상기 애노드 기판을 소정 간격으로 지지하는 복수개의 스페이서와, 진공을 유지하기 위한 프레임 유리로 진공 패널 용기를 구성하며, 상기 캐소드 기판 위에는 층간 절연층을 개재하여 상호 교차하는 행 방향과 열 방향으로 신장하는 복수의 전기 배선이 있으며, 이들 교점 좌표에 대응하는 위치에 상기 냉음극형 전자원이, 열 방향과 행 방향의 상기 전기 배선에 연결되어 배치되고, 상기 냉음극형 전자원을 선 순차적으로 구동하는 것에 의해 화상 표시를 행하는 화상 표시 장치로서,
    상기 복수의 전기 배선 중 상층에 위치하는 배선을 주사선으로 하고, 하층에 위치하는 배선을 신호선으로 하며,
    또한 상기 상층에 위치하는 주사선의 일부는, 상기 스페이서에 대하여 전위를 부여하기 위한 급전 배선을 겸함과 함께, 적어도 상기 주사선이 선택 상태에 있는 기간 내에는, 주사선 전위인 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  3. 제1항에 있어서,
    캐소드 기판의 연단부에서, 상층에 위치하는 전기 배선의 단자가, 주사선 구동 회로에 연결된 플렉시블 인쇄 회로와 접속되고, 상기 주사선 구동 회로에 의해 스페이서 배선에 대하여 전위를 부여하는 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  4. 제1항에 있어서,
    캐소드 기판의 연단부에서, 상층에 위치하는 전기 배선의 단자가, 주사선 구동 회로에 연결된 플렉시블 인쇄 회로와 접속되고, 상기 플렉시블 인쇄 회로의 내부 배선에 의해 스페이서 배선이 상호 단락된 후, 독립된 급전선에 의해 외부로부터 접지 전위를 부여하는 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  5. 제1항에 있어서,
    캐소드 기판의 연단에 있어서의 스페이서 배선이 주사선의 단자보다도 외측까지 연장되고, 또한 상호 단락된 후에 독립된 급전선에 의해 외부로부터 접지 전위를 부여하는 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  6. 제1항에 있어서,
    냉음극형 전자원이, 하부 전극과, 전자 가속층과, 상부 전극을 이 순서로 적층한 구조를 갖고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자원 소자인 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  7. 제6항에 있어서,
    냉음극형 전자원의 하부 전극이 Al 혹은 Al 합금으로 이루어지며, 전자 가속층이 그 양극 산화 알루미나인 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  8. 제2항에 있어서,
    캐소드 기판의 연단부에서, 상층에 위치하는 전기 배선의 단자가, 주사선 구동 회로에 연결된 플렉시블 인쇄 회로와 접속되고, 상기 주사선 구동 회로에 의해 스페이서 배선에 대하여 전위를 부여하는 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
  9. 제2항 또는 제8항에 있어서,
    냉음극형 전자원이, 하부 전극과, 전자 가속층과, 상부 전극을 이 순서로 적층한 구조를 갖고, 상기 상부 전극에 정극성의 전압을 인가했을 때에, 상기 상부 전극 표면으로부터 전자를 방출하는 전자원 소자인 것을 특징으로 하는 냉음극형 플랫 패널 디스플레이.
KR1020030059811A 2002-12-20 2003-08-28 냉음극형 플랫 패널 디스플레이 KR20040055567A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002369177 2002-12-20
JPJP-P-2002-00369177 2002-12-20
JPJP-P-2003-00206692 2003-08-08
JP2003206692A JP2004246317A (ja) 2002-12-20 2003-08-08 冷陰極型フラットパネルディスプレイ

Publications (1)

Publication Number Publication Date
KR20040055567A true KR20040055567A (ko) 2004-06-26

Family

ID=28793660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059811A KR20040055567A (ko) 2002-12-20 2003-08-28 냉음극형 플랫 패널 디스플레이

Country Status (5)

Country Link
US (3) US6963171B2 (ko)
JP (1) JP2004246317A (ko)
KR (1) KR20040055567A (ko)
CN (1) CN1510712A (ko)
GB (1) GB2396480B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165152A (ja) * 2002-10-21 2004-06-10 Canon Inc 気密容器の製造方法及び画像表示装置の製造方法及び接合方法
JP4203954B2 (ja) * 2002-12-26 2009-01-07 株式会社日立製作所 画像表示装置
KR20050062742A (ko) * 2003-12-22 2005-06-27 삼성에스디아이 주식회사 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법
JP2005216606A (ja) * 2004-01-28 2005-08-11 Hitachi Ltd 平面型表示装置
KR20050077961A (ko) * 2004-01-30 2005-08-04 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
JP2005235748A (ja) * 2004-02-17 2005-09-02 Lg Electronics Inc 炭素ナノチューブ電界放出素子及びその駆動方法
KR20060000751A (ko) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 전자방출소자 및 이를 이용한 전자방출 표시장치
US20080211408A1 (en) * 2004-08-17 2008-09-04 Hiroyuki Yamakita Plasma Display Panel and Method for Manufacturing Same
US7612494B2 (en) * 2004-08-18 2009-11-03 Canon Kabushiki Kaisha Image display apparatus having accelerating electrode with uneven thickness
US7957507B2 (en) 2005-02-28 2011-06-07 Cadman Patrick F Method and apparatus for modulating a radiation beam
JP2006269344A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 画像表示装置とその製造方法
US8232535B2 (en) 2005-05-10 2012-07-31 Tomotherapy Incorporated System and method of treating a patient with radiation therapy
JP4802583B2 (ja) * 2005-07-21 2011-10-26 ソニー株式会社 スペーサの製造方法
ATE507879T1 (de) 2005-07-22 2011-05-15 Tomotherapy Inc System zur verabreichung einer strahlentherapie auf ein sich bewegendes zielgebiet
WO2007014106A2 (en) 2005-07-22 2007-02-01 Tomotherapy Incorporated System and method of delivering radiation therapy to a moving region of interest
US7839972B2 (en) 2005-07-22 2010-11-23 Tomotherapy Incorporated System and method of evaluating dose delivered by a radiation therapy system
US8442287B2 (en) 2005-07-22 2013-05-14 Tomotherapy Incorporated Method and system for evaluating quality assurance criteria in delivery of a treatment plan
JP2009502255A (ja) 2005-07-22 2009-01-29 トモセラピー・インコーポレーテッド 治療プランのデリバリにおける品質保証基準を評価するための方法およびシステム
KR20080044250A (ko) 2005-07-23 2008-05-20 토모테라피 인코포레이티드 갠트리 및 진료대의 조합된 움직임을 이용하는 방사선치료의 영상화 및 시행
JP2007165012A (ja) * 2005-12-09 2007-06-28 Hitachi Displays Ltd 画像表示装置
JP4899574B2 (ja) * 2006-03-28 2012-03-21 株式会社日立製作所 画像表示装置
CN100573797C (zh) * 2006-07-05 2009-12-23 清华大学 双面发光的场发射像素管
JP2008034269A (ja) * 2006-07-31 2008-02-14 Hitachi Displays Ltd 表示装置
US20080284307A1 (en) * 2007-05-15 2008-11-20 Chih-Che Kuo Method for driving cathade of field emission display and structure of the same
US8227985B2 (en) * 2010-08-06 2012-07-24 Los Alamos National Security, Llc Photo-stimulated low electron temperature high current diamond film field emission cathode
US9443633B2 (en) 2013-02-26 2016-09-13 Accuray Incorporated Electromagnetically actuated multi-leaf collimator
US10051720B1 (en) 2015-07-08 2018-08-14 Los Alamos National Security, Llc Radio frequency field immersed ultra-low temperature electron source

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051840A (en) * 1976-01-05 1977-10-04 Sinai Hospital Of Detroit Dynamic aortic patch
US4164045A (en) * 1977-08-03 1979-08-14 Carbomedics, Inc. Artificial vascular and patch grafts
US4577631A (en) * 1984-11-16 1986-03-25 Kreamer Jeffry W Aneurysm repair apparatus and method
CA1303947C (en) * 1988-10-18 1992-06-23 Michel Robert Hone Wire pickling method and apparatus
US5030195A (en) * 1989-06-05 1991-07-09 Nardi George L Radioactive seed patch for prophylactic therapy
US5002560A (en) * 1989-09-08 1991-03-26 Advanced Cardiovascular Systems, Inc. Expandable cage catheter with a rotatable guide
US5263963A (en) * 1989-09-08 1993-11-23 Advanced Cardiovascular Systems, Inc. Expandable cage catheter for repairing a damaged blood vessel
US5053008A (en) * 1990-11-21 1991-10-01 Sandeep Bajaj Intracardiac catheter
CA2073923C (en) * 1991-07-17 2000-07-11 Hidetoshi Suzuki Image-forming device
AU669338B2 (en) * 1991-10-25 1996-06-06 Cook Incorporated Expandable transluminal graft prosthesis for repair of aneurysm and method for implanting
US5720776A (en) * 1991-10-25 1998-02-24 Cook Incorporated Barb and expandable transluminal graft prosthesis for repair of aneurysm
US5327913A (en) * 1992-03-25 1994-07-12 Taheri Syde A Percutaneus cardiomyoplasty method
DE4235506A1 (de) * 1992-10-21 1994-04-28 Bavaria Med Tech Katheter zur Injektion von Arzneimitteln
US5429634A (en) * 1993-09-09 1995-07-04 Pdt Systems Biogenic implant for drug delivery and method
US5797960A (en) * 1993-02-22 1998-08-25 Stevens; John H. Method and apparatus for thoracoscopic intracardiac procedures
ATE194469T1 (de) * 1993-03-16 2000-07-15 Ep Technologies Träger-anordnung für mehrfach-elektroden
US5725525A (en) * 1993-03-16 1998-03-10 Ep Technologies, Inc. Multiple electrode support structures with integral hub and spline elements
JP3044435B2 (ja) * 1993-04-05 2000-05-22 キヤノン株式会社 電子源及び画像形成装置
JPH0729527A (ja) 1993-07-09 1995-01-31 Sanyo Electric Co Ltd 平面画像表示装置
US5385156A (en) * 1993-08-27 1995-01-31 Rose Health Care Systems Diagnostic and treatment method for cardiac rupture and apparatus for performing the same
DE69527141T2 (de) * 1994-04-29 2002-11-07 Scimed Life Systems Inc Stent mit kollagen
CN1271675C (zh) * 1994-06-27 2006-08-23 佳能株式会社 电子束设备
US5624946A (en) * 1994-07-05 1997-04-29 Williams; James Use of leflunomide to control and reverse chronic allograft rejection
US5593405A (en) * 1994-07-16 1997-01-14 Osypka; Peter Fiber optic endoscope
DE4441327C1 (de) * 1994-11-22 1995-11-09 Inst Pflanzengenetik & Kultur Embryonale Herzmuskelzellen, ihre Herstellung und ihre Verwendung
US5713863A (en) * 1996-01-11 1998-02-03 Interventional Technologies Inc. Catheter with fluid medication injectors
JP3174999B2 (ja) * 1995-08-03 2001-06-11 キヤノン株式会社 電子放出素子、電子源、それを用いた画像形成装置、及びそれらの製造方法
US5662704A (en) * 1995-12-01 1997-09-02 Medtronic, Inc. Physiologic mitral valve bioprosthesis
US5662671A (en) * 1996-07-17 1997-09-02 Embol-X, Inc. Atherectomy device having trapping and excising means for removal of plaque from the aorta and other arteries
US5814079A (en) * 1996-10-04 1998-09-29 Medtronic, Inc. Cardiac arrhythmia management by application of adnodal stimulation for hyperpolarization of myocardial cells
JPH10153979A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 表示装置および電子線応用機器
JP3466848B2 (ja) 1997-01-10 2003-11-17 キヤノン株式会社 画像表示装置
US5843472A (en) * 1997-02-28 1998-12-01 Cygnus, Inc. Transdermal drug delivery sytem for the administration of tamsulosin, and related compositions and methods of use
US6045565A (en) * 1997-11-04 2000-04-04 Scimed Life Systems, Inc. Percutaneous myocardial revascularization growth factor mediums and method
US5814064A (en) * 1997-03-06 1998-09-29 Scimed Life Systems, Inc. Distal protection device
AU6876498A (en) * 1997-04-03 1998-10-22 Point Biomedical Corporation Intravesical drug delivery system
JP3305252B2 (ja) * 1997-04-11 2002-07-22 キヤノン株式会社 画像形成装置
US6366014B1 (en) * 1997-08-01 2002-04-02 Canon Kabushiki Kaisha Charge-up suppressing member, charge-up suppressing film, electron beam apparatus, and image forming apparatus
JP3371200B2 (ja) * 1997-10-14 2003-01-27 富士通株式会社 液晶表示装置の表示制御方法及び液晶表示装置
US6119030A (en) * 1998-06-22 2000-09-12 Ep Technologies, Inc. Silicone tip for multiple electrode basket assemblies
JP2000155555A (ja) * 1998-09-16 2000-06-06 Canon Inc 電子放出素子の駆動方法及び、該電子放出素子を用いた電子源の駆動方法、並びに該電子源を用いた画像形成装置の駆動方法
JP3601990B2 (ja) 1999-01-11 2004-12-15 株式会社日立製作所 冷陰極型蛍光表示装置およびその製造方法
US6076013A (en) * 1999-01-14 2000-06-13 Brennan; Edward F. Apparatus and methods for treating congestive heart failure
KR100569270B1 (ko) 1999-06-22 2006-04-10 비오이 하이디스 테크놀로지 주식회사 전계 방출 표시 패널 및 그의 제조방법
JP3630036B2 (ja) 1999-09-30 2005-03-16 株式会社日立製作所 薄膜型電子源、およびそれを用いた表示装置
EP1303864A1 (en) 2000-07-12 2003-04-23 Motorola, Inc. Field emission display having discharge electron emitter
JP2002208076A (ja) 2001-01-11 2002-07-26 Nittan Co Ltd 防災連動制御システム
KR20040010026A (ko) * 2002-07-25 2004-01-31 가부시키가이샤 히타치세이사쿠쇼 전계방출형 화상표시장치
JP4203954B2 (ja) * 2002-12-26 2009-01-07 株式会社日立製作所 画像表示装置
JP2004272213A (ja) * 2003-02-17 2004-09-30 Hitachi Ltd 画像表示装置
US7138758B2 (en) * 2003-05-15 2006-11-21 Canon Kabushiki Kaisha Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals

Also Published As

Publication number Publication date
GB2396480B (en) 2006-11-22
US7218058B2 (en) 2007-05-15
US20040130260A1 (en) 2004-07-08
US7417379B2 (en) 2008-08-26
US20070205710A1 (en) 2007-09-06
CN1510712A (zh) 2004-07-07
GB0320189D0 (en) 2003-10-01
GB2396480A (en) 2004-06-23
US20050156533A1 (en) 2005-07-21
JP2004246317A (ja) 2004-09-02
US6963171B2 (en) 2005-11-08

Similar Documents

Publication Publication Date Title
KR20040055567A (ko) 냉음극형 플랫 패널 디스플레이
US6538391B1 (en) Image display and a manufacturing method of the same
KR20040010026A (ko) 전계방출형 화상표시장치
US6713947B2 (en) Display device and method of manufacturing the same
US20040104655A1 (en) Display device
KR100404557B1 (ko) 화상 형성 장치
US7442961B2 (en) Image display device
US20060043877A1 (en) Self-luminous planar display device
JP3630036B2 (ja) 薄膜型電子源、およびそれを用いた表示装置
JP2007184150A (ja) 画像表示装置
JP2008305651A (ja) 画像表示装置
JP2006202553A (ja) 画像表示装置及びその製造方法
JP2003308798A (ja) 画像表示装置および画像表示装置の製造方法
EP1818966B1 (en) Electron emission display spacer and manufacturing method thereof
US20040251813A1 (en) Emissive flat panel display device
JP2003109524A (ja) 画像表示装置
JP2001023553A (ja) 表示装置
JP3556919B2 (ja) 発光素子
US20060091783A1 (en) Spacer for electron emission display and electron emission display having the same
WO2001026128A1 (fr) Source d&#39;electrons, procede de fabrication, et dispositif d&#39;affichage
JP2001023510A (ja) 薄膜型電子源および表示装置並びに電子線描画装置
JP2001023551A (ja) 表示装置
JP2000260358A (ja) 画像表示装置
JP2009123569A (ja) 平面型画像表示装置
JP2007200729A (ja) 画像表示装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid