KR20040051498A - 균일한 전기도금 두께를 달성하기 위하여 국부 전류를제어하는 장치 및 방법 - Google Patents

균일한 전기도금 두께를 달성하기 위하여 국부 전류를제어하는 장치 및 방법 Download PDF

Info

Publication number
KR20040051498A
KR20040051498A KR1020030079083A KR20030079083A KR20040051498A KR 20040051498 A KR20040051498 A KR 20040051498A KR 1020030079083 A KR1020030079083 A KR 1020030079083A KR 20030079083 A KR20030079083 A KR 20030079083A KR 20040051498 A KR20040051498 A KR 20040051498A
Authority
KR
South Korea
Prior art keywords
electroplated
cathode
substrate
adjacent
anode
Prior art date
Application number
KR1020030079083A
Other languages
English (en)
Other versions
KR100577662B1 (ko
Inventor
티엔-젠 첸
토드 파울러
아자이 기리
안톤 네나닉
블레센 사무엘
케이쓰광혼 왕
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040051498A publication Critical patent/KR20040051498A/ko
Application granted granted Critical
Publication of KR100577662B1 publication Critical patent/KR100577662B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007Current directing devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/10Electrodes, e.g. composition, counter electrode
    • C25D17/12Shape or form
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판 표면에 다른 밀도의 금속 구조를 전기도금하기 위한 프로세스는 어노드(anode)를 갖는 전기도금 욕조를 제공하는 단계, 어노드과 간격을 두고 전기도금 욕조에 기판을 담그는 단계를 포함하고, 상기 기판은 캐소드(cathode)를 포함한다. 전기도금되는 금속 구조에 부합하는 다른 크기의 구멍을 갖는 와이어 메쉬 스크리닝 포션을 포함하는 제2 캐소드는 기판과 어노드 사이의 전기도금 욕조에 위치하고, 기판 표면에 인접하되, 기판 표면으로부터 분리되어 있다. 제2 캐소드 스크리닝 포션은 전기도금되는 구조 밀도가 높은 영역에 인접한 더 큰 크기의 구멍을 가지고 전기도금되는 구조 밀도가 낮은 영역에 인접한 더 작은 크기의 구멍을 갖는다. 상기 프로세스는 기판 및 어노드 사이와 제2 캐소드 및 어노드 사이의 전기도금 욕조를 통하여 전류를 주입하는 단계 및 기판 상에 다른 밀도의 금속 구조를 전기도금하는 단계를 더 포함한다.

Description

균일한 전기도금 두께를 달성하기 위하여 국부 전류를 제어하는 장치 및 방법{METHOD AND APPARATUS FOR CONTROLLING LOCAL CURRENT TO ACHIEVE UNIFORM PLATING THICKNESS}
본 발명은 예를 들면 전자 분야에서 사용되는 미세 구조(fine feature)로서, 기판에 금속을 전기도금(electroplating)하기 위한 장치 및 방법에 관한 것으로, 특히 다른 구조 밀도(feature density)의 영역에 걸쳐 전기도금 구조의 두께(electroplating feature thickness)의 균일성을 향상시키기 위한 것이다.
멀티 칩 모듈(multi-chip module; MCM)의 전기적 성능은 인터커넥트(interconnect) 금속의 두께 분포[즉 특정 인터커넥트 구조를 형성하는 증착 금속(deposited metal)의 두께]에 의하여 강하게 영향을 받는다. 회로 패턴 밀도(circuit pattern density)는 캐리어 표면(carrier surface)에서 언제나 균일하게 분포하는 것은 아니다. 일정 영역에서, 예를 들어, 와이어 또는 다른 구조가 비교적 근접하게 위치하는 경우, 패턴은 매우 밀할(dense) 수 있고 반면에 다른 영역에서 와이어 또는 구조가 비교적 멀리 떨어져 위치하는 경우 패턴은 매우소할(isolated) 수 있다. 선행 기술의 전기도금 도구 및 프로세스를 이용할 경우, 전기도금된 금속 두께는 매우 가변적일 수 있다. 그 결과 발생되는 균일하지 못한 두께를 갖는 박막 인터커넥트 구조(thin film interconnect structure)는 변수 측정(parametric measurements)의 표준 편차로 인하여 전기적 성능 및 생산 수율(production yield)에 심각한 영향을 끼친다. 상기 현상은 예를 들어, 인쇄된 회로 보드 및 자기 기록 헤드와 같은 다른 전자 기기에서도 나타날 수 있다.
패들 셀(Paddle cell)은 분리된 파워 서플라이를 사용하여, 전기도금된 기판을 포함하는 캐소드(cathode)와 어노드(anode) 사이의 전류 및, 어노드와 제2 캐소드 또는 기판을 감싸는 시프 링(thief ring)사이에 전류를 인가하는데 이용되어 왔다. 전통적으로 패딩 셀에서의 전기도금은 조정 기판 및 시프 전류(thief current)에 의하여만 제어된다. 기판 상의 국부 전류에 대해서는 제어가 거의 이루어지지 않는다. 균일성을 달성하기 위한 다른 방법으로서 소한 영역에 더미 패드를 생성하는 것이 있다. 그러나, 그것은 전자 성능에 관한 더 많은 문제를 유발할 수 있다. 여기에 대한 또 다른 접근이 2000년 10월 30일 출원된 카자(Kaja) 등이 발명한 미국 특허번호 09/699,909에서 이루어 졌는데, 이것은 기판에 걸쳐 위치하고 전기적으로 시프 플레이트(thief plate)에 연결되는, 균일한 이격 거리를 갖는 금속 그물 망(woven metallic mesh of uniform spacing)의 사용을 개시하고 있다. 카자 등의 방법은 기판에 매우 적은 수의 라인을 전기도금하는 의도된 사용에서는 잘 동작하였으나, 다른 구조의 밀도를 갖는 영역에 대한 두께 균일의 문제를 해결해 주지는 못하였다.
선행 기술의 문제점 및 단점을 고려하여, 본원 발명은 전기도금될 구조의 밀도가 다른 기판 상에서의 전기도금을 향상시키기 위한 장치 및 방법을 제공하는 것을 목적으로 한다.
다른 구조의 밀도를 갖는 영역 사이에 전기도금 두께의 균일성을 향상시키기 위한 장치 및 방법을 제공하는 것이 본 발명의 다른 목적이다.
설계에 의한 균일한 두께 또는 의도적인 불균일한 두께를 달성하기 위하여, 넓은 범위의 전기도금 패턴에 대한 전기도금 전류를 국부적으로 조절하는 방법을 제공하는 것이 본 발명의 또 다른 목적이다.
당업자에게 명백한 상기 및 다른 목적 및 장점은, 기판 표면 상에 다른 밀도의 금속 구조를 전기도금하기 위한 프로세스에 관한 것인 본원 발명에 의해 구현된다. 상기 본원 발명의 프로세스는 그 일면에 있어서 그 안에 어노드를 갖는 전기도금 욕조(electroplating bath)를 제공하는 단계, 상기 기판을 어노드로부터 떨어진 전기도금 욕조에 담그는 단계 - 상기 기판은 캐소드를 포함함 -, 상기 기판 표면으로부터 분리되고 기판 표면에 인접하도록, 기판 및 어노드 사이의 전기도금 욕조로 제2 캐소드를 위치시키는 단계를 포함한다. 제2 전극은 전기도금되는 금속 구조에 부합하는 다른 크기의 구멍(opening)을 갖는 스크리닝 포션(screening portion)을 포함한다. 제2 전극 스크리닝 포션은 전기도금되는 구조 밀도가 높은 영역에 인접한 더 큰 크기의 구멍을 갖고, 전기도금되는 구조 밀도가 낮은 영역에 인접한 구멍을 갖는다. 상기 프로세스는 기판 및 어노드 사이와 제2 캐소드 및 어노드 사이에서 전기도금 욕조를 통해 전류를 인가하고 기판 표면 상에 다른 밀도의 금속 구조를 전기도금하는 것을 더 포함한다.
상기 프로세스는, 양호하게는 전기도금될 구조의 계획(plan)을 습득함으로써 전기도금될 구조의 밀도를 결정하는 단계, 구조의 계획상에 다른 영역을 정의하는 단계 및 구조의 계획상에 다른 영역상에 전기도금되는 영역의 부분(fraction)을 계산하는 단계를 더 포함한다. 그리하여 상기 프로세스는 구조의 계획상의 다른 영역상에 전기도금되는 영역 부분의 계산에 대응하는 다른 크기의 구멍을 갖는 메쉬를 생성함으로써 제2 캐소드를 구축하는 단계를 더 포함한다.
다른 측면에서 보면, 본원 발명은 기판 표면에 다른 밀도의 금속 구조를 전기도금하기 위한 프로세스에 사용하기 위한 제2 캐소드 스크린을 생성하는 방법에 관한 것으로서, 상기 방법은,표면에 전기도금되는 다른 밀도의 금속 구조의 패턴 또는 계획을 제공하는 단계, 패턴 상의 미리 정해진 크기를 가지는 다른 영역을 식별하는 단계 및 각각의 식별된 영역에 대한 전기도금될 영역의 부분을 결정하는 단계를 포함한다. 그 후, 상기 방법은 인접 영역에 전기도금되는 영역 부분의 차이가 존재한다면 이를 결정하는 단계 및 전기도금될 영역 부분의 인접 영역들 사이의 차이에 기초하여 전기도금되는 금속 구조의 다른 밀도를 식별하는 단계를 포함한다. 그런 다음, 상기 방법은 전기도금되는 구조 밀도가 높은 영역에 인접한 큰 크기의 구멍 및 전기도금되는 구조 밀도가 낮은 영역에 인접한 작은 크기의 구멍을 갖는 제2 캐소드 스크린을 형성하는 단계를 포함한다.
또 다른 측면에서, 어노드를 갖는 전기도금 욕조를 포함하는 기판 표면에서다른 밀도의 금속 구조를 전기도금하는 장치가 본 발명에 의하여 구현되는데, 여기에서 전기도금되는 기판은 전기도금 욕조에 담궈진 캐소드를 포함하고, 어노드 및 제2 캐소드에서 이격되어 있다. 제2 캐소드는 기판 및 어노드 사이의 전기도금 욕조에 배치된 전기도금되는 금속 구조에 부합하는 다른 크기의 구멍을 갖고, 기판 표면에 인접하고 기판 표면으로부터 분리된 스크리닝 포션을 포함한다. 제2 캐소드 스크리닝 포션은 전기도금되는 구조 밀도가 높은 영역에 인접한 더 큰 크기의 구멍을 갖고 전기도금되는 구조 밀도가 낮은 영역에 인접한 더 작은 크기의 구멍을 갖는다. 상기 장치는 기판 및 어노드 사이에 전기도금 욕조를 통하여 전류를 인가하는 제1 전압 소스와 제2 캐소드 및 어노드 사이에 전기도금 욕조를 통하여 전류를 인가하는 제2 전압 소스를 더 포함한다.
양호하게는, 제2 캐소드는 와이어 메쉬를 포함하고, 제2 캐소드 스크린 상의 구멍은 와이어 메쉬에서의 와이어 간의 공간을 포함하여, 상기 메쉬는 전기도금되는 구조 밀도가 높은 영역에 인접한 더 큰 크기의 와이어 사이에서의 구멍 및 전기도금되는 구조 밀도가 낮은 영역에 인접한 더 작은 크기의 와이어 사이에서의 구멍을 갖게 된다. 더 양호하게는, 와이어 메쉬는 약 0.001에서 0.05의 직경의 와이어로 구성된다.
전기도금되는 금속 구조는 다른 간격의 금속 와이어를 포함하고, 전기도금되는 구조 밀도가 높은 영역은 더 좁은 간격의 금속 와이어를 포함하고, 전기도금되는 구조 밀도가 낮은 영역은 더 넓은 간격의 금속 와이어를 포함한다. 양호하게는, 제2 캐소드 스크리닝 포션에서의 더 큰 크기의 구멍은 전기도금되는 구조 밀도가 높은 인접 영역에 비하여 감소된 크기를 갖는다.
본 발명의 신규한 특징 및 특징적인 요소는 첨부된 클레임에 개시되어 있다. 도면은 설명을 위한 것이고, 발명을 한정하기 위한 것은 아니다. 그러나 본 발명 자체는 구성 및 동작 방법 모두와 관련되고, 도면과 함께 상세한 설명을 참조하는 것에 의하여 가장 잘 이해될 수 있을 것이다.
도 1은 기판 구조 밀도에 따라 절단된 와이어 메쉬를 포함하는, 본 발명의 제2 캐소드(cathode)의 양호한 스크리닝 포션을 사용한 전기도금 욕조의 측단면도.
도 2는 도 1의 기판 및 제2 캐소드 와이어 메쉬를 도시하는 정면도.
도 3은 본 발명에 따라 절단된 또 다른 제2 캐소드 와이어 메쉬의 정면도.
도 4는 본 발명에 따라 구조의 밀도를 결정하기 위하여 기판 및 식별된 영역에 전기도금된 SCM 구조의 계획을 도시하고, 또한 제2 캐소드를 사용하지 않고 전기도금 두께를 도시하는 평면도.
도 5는 기판에 전기도금된 SCM 구조의 계획을 도시하고, 본 발명의 제2 캐소드를 사용한 후의 전기도금 두께를 도시하는 평면도.
<도면의 주요 부분에 대한 부호의 설명>
22 : 전기도금 욕조
26 : 파워 서플라이
28 : 어노드
30 : 기판
32 : 시프 플레이트
40 : 스크리닝 포션
본 발명의 양호한 실시예를 설명함에 있어, 도 1 내지 5에서의 대응하는 부호는 본 발명의 대응하는 실시 구조에 대응될 것이다. 본 발명의 특성은 반드시 도면의 스케일로 한정되어 나타날 필요는 없다.
다양한 전기도금 구조 밀도를 갖는 전기도금된 기판에서의 전자 테스트 수율을 향상시키기 위하여, 본 발명은 넓은 범위의 패턴 밀도에 대한 전기도금을 하는 동안, 두께의 불균일성을 최소화하는 장치 및 방법을 제공한다. 본 발명은 전기도금하는 동안 기판의 상부상에 씌워지는 금속 메쉬 스크린으로 양호하게 구성된 스크리닝 포션을 갖는 제2 캐소드의 사용을 수반한다. 메쉬 스크린은 성긴 라인을 갖는 영역만을 커버하고 밀한 라인을 갖는 영역에 대해서는 구멍을 남긴다. 전기도금하는 동안, 소한 라인 영역에서의 국부 전류 밀도는, 제2 파워 서플라이에 전기적으로 연결된 메쉬 상에 전기도금함으로써 생성되는 과전위로 인하여 감소한다. 반대로, 밀한 영역에서의 전류 밀도는, 기판으로의 총 전기도금 전류가 고정되어 있으므로 증가하게 된다. 스크리닝 포션 절단부의 형상 및 메쉬에 흐르는 전류를 조정함으로써, 금속 라인의 두께의 균일성은 향상될 수 있다.
도 1은 본 발명의 방법을 실시하는 것과 관련하여 유용한 전기도금 장치를 설명한다. 다른 종래의 전기도금 탱크(34)는 기판에 전기도금되는 구조의 종류에 대한 종래의 혼합 욕조 또는 전기도금 용액(22)을 포함한다. 어노드(28), 기판 또는 캐소드로서의 워크피스(30; workpiece) 및 제2 캐소드로서의 시프 플레이트(32;thief plate)가 전기도금 욕조에 담궈져 있다. 파워 서플라이(24)는 전압 차를 생성하고, 어노드 및 기판 사이에 전기도금 욕조를 통하여 전류를 인가하기 위하여 어노드(28) 및 기판(30) 사이에 위치한다. 시프 플레이트(32)는 기판(30)을 둘러싸고 분리된 파워서플라이(26)에 의하여 어노드(28)에 연결된다. 시프 플레이트(32) 및 어노드(28) 사이에서 파워 서플라이(26)에 의하여 전압 전위가 생성되어 다른 전류 값을 인가한다. 어노드 및 기판과 어노드 및 시프 플레이트 사이에 전류가 흐르므로, 금속 구조는 기판 위에 전기도금된다.
본 발명의 방법에 따라, 기판 및 어노드 사이에서 전자 전기도금 욕조 안에, 제2 캐소드의 스크리닝 포션(40)이 위치한다. 제2 캐소드의 스크리닝 포션은 다양한 범위의 전도성 물질로 구성될 수 있다. 보다 양호하게는 와이어 메쉬가 사용되었을 때, 와이어는 스테인리스 스틸, 동 등을 포함한다. 스크리닝 포션(40)은 기판의 표면(30)에 인접하지만 기판 표면으로부터 분리되어 있으며, 도 2에서 보는 것처럼, 양호하게는 주변 메쉬 패턴(41) 보다 더 큰 크기의 일련의 구멍들(42a, 42b, 42c, 42d 및 42e)을 포함한다. 후술하는 바와 같이, 상기 구멍(42a 내지 42e)은 저밀도를 갖는 다른 영역과 비교하여 고밀도의 전기도금 구조를 갖는 기판 영역에 걸쳐 인접하여 형성된다. 구멍들의 크기는 밀도가 다른 영역 사이에서 다양하게 변할 수 있다. 양호하게는, 특정 구멍의 크기는, 인접 영역 사이의 밀도 차의 기울기(gradient of densing difference)를 사용하여 메쉬(41)에서의 구멍이 생성되어야 하는지 및 어디에 생성되는지를 결정하는 알고리즘에 의하여 결정된다.
본 발명에 따라 제작되는 제2 캐소드의 스크리닝 포션의 또 다른 예는 도 3에 나타나 있다. 비교적 작은 와이어 공간의 와이어 메쉬(41)는 더 큰 크기의 구멍(42a 내지 42g)을 그 안에 형성한다. 상기 구멍(42a 내지 42g)은 도 1의 전기도금 욕조에 사용되는 경우, 전기도금되는 기판 상의 고 밀도의 영역에 걸쳐 배치된다. 메쉬 와이어 크기는 직경 0.001"에서 0.05"의 범위에 있을 수 있고, 일반적으로 약 35%에서 68%의 영역을 구멍이 차지한다. 전기도금 구조에 따라 다른 와이어 크기 및 구멍이 또한 적용될 수 있다. 짜여진 메쉬에 더하여, 예를 들어, 구멍난 금속 시트와 같은 다른 종류의 마스크 또한 제2 캐소드 또는 메쉬 시프를 위한 재료로 사용될 수 있다.
제2 캐소드의 스크리닝 포션은 국부 전기도금 전류에 대한 추가적인 제어를 제공한다. 메쉬의 구멍의 크기 및 숫자를 결정하는 방법은 다음 예제에 설명되어 있다. 국부 전류는 응용예에서 요구하는 대로 균일성 또는 "불균일성"을 달성하기 위하여 수정될 수 있다. 특정한 제2 캐소드 절단부를 결정하기 위하여 사용된 알고리즘은 기판 상에 전기도금되는 구조의 다른 밀도를 고려한다. 전기도금되는 라인 또는 와이어와 같은 구조를 도시하는 계획 또는 치클릿(chicklet)상에 기초하여, 예를 들어 정사각형과 같은 반복 동심 패턴을 전기도금 패턴에 기초하여 미리 결정된 크기로 씌움으로써 치클릿 상의 영역이나 그리드를 정의한다. 그리고 반복된 패턴에 의하여 정의된 각 영역에 대하여, 전체 영역에 의하여 분할된 전기도금 영역을 전체 영역으로 나눈 것으로 정의되는, 전기도금 영역의 부분 또는 퍼센트를 계산한다. 계획에 대한 반복된 측정을 통하여, 비교적 밀한 영역, 비교적 소한 영역 및 밀하지 않은 영역을 식별하게 된다. 그리하여, 각 인접 영역간에서, 전기도금된 영역의 변화의 차이 또는 퍼센트를 계산하고, 예를 들어, 가파름, 완만함, 매우 완만함 또는 다른 상대적인 기재를 통하여 패턴 밀도 변화의 기울기를 설정한다. 그러면, 제2 캐소드는 인접 영역 간의 패턴 밀도의 비교적 가파른 차이를 가리키는 기울기에 의하여 설정된 대로, 비교적 밀한 전기도금 영역 상에 메쉬를 설정함에 의하여 생성된다.
제1 실시예에서, 전기도금되는 단일 칩 모듈(SCM; single chip module; 50)을 위한 제2 캐소드의 준비에 대해서는, 표 1 및 도 4에 설명되어 있다. SCM(50)은 한 측면상에서 27mm이고, 실제로 SCM 상에 전기도금된 구조를 도시하고 있다. 정사각형의 그리드는 전기도금될 구조의 계획대로 이미 위치되어 있고, 전기도금될 영역의 부분 또는 퍼센트는 각 정사각형에 대하여 결정되어 있다. 예를 들어, 여기에 설명된 한 측면상에서 전체 크기가 27mm인 SCM에서, 정사각형은 0.5mm의 크기를 가질 수 있다. 예를 들어, 멀티칩 모듈(MCM) 또는 한 측면상에서 크기가 110mm 이상인 큰 패널(LP; large panel)과 같은 더 큰 기판에서, 그리드 크기는 1mm가 될 수 있다. 도 4에서의 SCM의 인접 정사각형 사이의 전기도금 밀도 변화를 비교한 후, 한 측면상에서 13mm인 동심 정사각형 영역(52)은 전기도금될 영역이 41% 밀도인 영역으로 식별되고, 계획에서의 가장 밀한 영역으로 지정된다. 한 면이 17mm인 동심 정사각형 영역(54) 역시 전기도금될 영역이 35%의 밀도를 갖는, 정사각형(52 및 54) 사이의 영역으로 식별되는데, 정사각형(52) 보다 조금 소한 밀도를 갖는다. 결국, 정사각형(54 및 56) 사이의 영역(한 면이 27mm)은 전기도금되는 영역 중 가장 낮은 밀도인 8%를 가지고, 소한 영역으로 지정된다. 아래의 표 1은 이 측정 결과를 도시하는데, 정사각형(52 및 54)에 의하여 구획되는 인접 영역 사이의 밀도 퍼센트 변화도 도시한다.
표 1
L(정사각형 한 면의 길이) 전기도금된 영역 % 인접 영역간의 변화 %
13mm 41%
6%
17mm 35%(밀한 영역)
27%
27mm 8%(소한 영역)
아래의 표 2는 도 4에서 SCM(50)에 전기도금되는 영역의 상대적인 밀도 차의 특성을 도시한다. 전기도금 밀도의 0-10% 정도 변화는 매우 완만한 것으로 특성화될 수 있고, 전기도금 밀도의 10-25% 정도 변화는 완만한 것으로, 25%보다 큰 밀도 변화는 가파른 것으로 특성화될 수 있다.
표 2
인접 영역간의 변화 % 기울기 정사각형의 L(mm)
0-10 매우 완만 13
10-25 완만
26 이상 가파름 17
정사각형(54; 한 측면상에서 17mm)의 경계를 따르는 패턴 밀도에 있어서 27%차이의 가파른 기울기 때문에, 메쉬 구멍은 상기 영역에 인접하여 생성되는 것으로 결정된다. 실제 메쉬 구멍은 가파른 기울기를 나타내는 영역의 크기와 비교하여 구멍의 크기를 감소시킴으로써 계산되고, 그리하여 메쉬는 밀한 영역의 가장자리를 따르는 부분을 커버하여 도금 동안 구조상의 전기도금 용액의 대류적인 흐름(convective flow)을 밸런싱한다. 예를 들어, 50% 또는 그 이상까지의 크기 감소가 사용될 수 있는데, 예를 들어 약 10%에서 20%, 또는 20%에서 50%이하까지의 감소는 많은 실험 없이도 당업자에 의하여 쉽게 결정될 수 있다. 도 4의 예에서, 메쉬 구멍은 약 15%정도 감소하거나, 또는 정사각형(54)의 17mm 크기에서 2.5mm로 감소하여 14.5mm의 메쉬 구멍이 된다.
본 발명의 제2 캐소드 없이 전기도금된 SCM(50) 상의 최종 전기도금 두께(마이크로미터로 표현)는 도 4의 SCM의 다른 영역에 도시되어 있다. 비교를 위하여, 본 발명의 제2 캐소드를 사용하여 전기도금된 최종 전기도금 두께는 도 5에서 SCM(50)의 또 다른 영역에 도시되어 있다. 전기도금 두께의 균일성은 도 5의 SCM에서 보다 향상된다.
다른 테스트들도 다른 전기도금 밀도를 갖는 기판에서 전기도금 두께 균일성이 향상됨을 보여준다. 도 3에서는, 메쉬없이 시프 링을 사용한 전기도금 기판, 카자 등의 응용예에 따른 솔리드 메쉬를 사용한 기판 및 본 발명에 따른 절단면을 갖는 메쉬를 사용한 기판 사이의 동 전기도금 두께 균일성의 비교를 도시하고 있다.
표 3
평균 Cu 두께(Ω) 메쉬 없음 절단면없는 메쉬 절단면있는 메쉬밀한 영역(중심) 5.06 5.02 5.60
밀한 영역(가장자리) 6.17 6.21 5.83
소한 영역 6.63 6.49 5.65
코너/주변 6.13 6.32 5.77
최대-최소 1.57 1.47 0.23
구리의 평균 두께 측정은, 선행 기술에서 보다 본 발명의 방법에서 편차가 적음을 나타낸다. 또 다른 데이터는 밀하고 소한 영역 사이의 평균 두께 분포는 MCM 상에서 28%에서 4%로 향상되었고, SCM 상에서 25%에서 12%로 향상된다는 것을 나타낸다.
본 발명에 의하여 구현될 수 있는, 두께 제어의 극적인 향상은 수율 뿐만 아니라, SCM 및 MCM 모듈의 최종 변수 성능(final parametric performance)에서 매우 엄격한 분포를 가능하게 한다. 메쉬가 없는 시프링을 사용하는 선행기술의 방법 및 본 발명의 방법에 따라 전기도금된 MCM 모듈 상의 전기 측정에 대한 요약이 아래의 표 4에 나타나 있다.
표 4
변수 평균 표준 편차
MCM(w/o 메쉬) 2.135 0.1153
MCM(본 발명) 2.193 0.0753
상기 표를 보면, 표준 편차에서 35%의 감소가 있으므로, 전기적 성능이 향상될 수 있다. 이 방법은 다른 MCM 및 SCM 제품에서도 또한 시행될 수 있다.
본 발명의 프로세스는 다양한 산업적 전기도금 응용예에 사용될 수 있는데, 예를 들어 인쇄된 회로 보드/판(board/laminate), 하이퍼 볼 그리드 배열(BGAs; hyper ball grid arrays) 전기도금, 표면 층 회로(SLCs; surface laminar circuits), 전자 형성 마스크(electroformed mask) 및 박막 유도 자기 기록 헤드에 사용된다.
본 발명은 특정 양호한 실시예와 결합하여 설명되었지만, 앞의 설명을 참조하여 많은 선택사항, 수정 및 변형이 당업자에 명백하다는 것은 자명한 사실이다. 따라서 첨부된 클레임은 본 발명의 본지 및 범위 안에서 이러한 선택사항, 변형 및 수정을 포함한다.
본 발명의 상기 구성에 의하여, 전기도금되는 구조 밀도가 서로 다른 기판에 전기도금하는 것을 향상시키고, 다른 구조 밀도를 갖는 영역 사이에 전기도금 두께의 균일성을 향상시키는 본 발명의 특유한 효과를 달성할 수 있다.
또한 설계에 의하여 균일한 또는 의도적으로 균일하지 않은 두께를 달성하기위하여, 넓은 범위의 전기도금 패턴에 대한 전기도금 전류에 국부적인 영향을 줄 수 있는 효과도 달성할 수 있다.

Claims (20)

  1. 기판의 표면에 다른 밀도의 금속 구조(metallic feature)를 전기도금하는 프로세스로서,
    그 안에 어노드(anode)를 갖는 전기도금 욕조를 제공하는 단계;
    어노드와 간격을 두고, 상기 기판을 상기 전기도금 욕조에 담그는 단계 - 상기 기판은 캐소드(cathode)를 포함함 -;
    기판 표면에 인접하되 기판표면으로부터 분리되도록, 기판 및 어노드 사이의 상기 전기도금 욕조로, 제2 캐소드를 위치시키는 단계 - 상기 제2 캐소드는 전기도금되는 금속 구조에 부합하는 다른 크기의 구멍(opening)을 갖는 스크리닝 포션(screening portion)을 포함하고, 상기 제2 캐소드 스크리닝 포션은 전기도금되는 구조의 밀도가 더 높은 영역에 인접한 더 큰 크기의 구멍을 갖고, 전기도금되는 구조의 밀도가 더 낮은 영역에 인접한 더 작은 크기의 구멍을 가짐 -; 및
    상기 기판과 상기 어노드 사이 및 상기 제2 캐소드와 어노드 사이에 상기 전기도금 욕조를 통하여 전류를 인가하고, 상기 기판 표면 상에 다른 밀도의 금속 구조를 전기도금하는 단계를 포함하는 프로세스.
  2. 제1항에 있어서, 상기 제2 캐소드는 와이어 메쉬(wire mesh)를 포함하는 프로세스.
  3. 제1항에 있어서, 상기 제2 캐소드 스크리닝 포션은 와이어 메쉬를 포함하고, 상기 메쉬는 전기도금되는 구조의 밀도가 더 높은 영역에 인접한 더 큰 크기의 와이어 사이의 구멍을 갖고, 전기도금되는 구조의 밀도가 더 낮은 영역에 인접한 더 작은 크기의 와이어 사이의 구멍을 갖는 프로세스.
  4. 제1항에 있어서, 상기 전기도금되는 금속 구조는 다른 간격의 금속 와이어를 포함하고, 상기 전기도금되는 구조의 밀도가 높은 영역은 좁은 간격의 금속 와이어를 포함하고, 상기 전기도금되는 구조의 밀도가 낮은 영역은 큰 간격의 금속 와이어를 포함하는 프로세스.
  5. 제1항에 있어서,
    전기도금되는 구조의 계획(plan of features)을 획득함으로써 전기도금되는 구조의 밀도를 결정하는 단계;
    상기 구조의 계획상에 다른 영역을 정의하는 단계; 및
    상기 구조의 계획상에 다른 영역 상에 전기도금되는 영역의 부분을 계산하는 단계를 더 포함하는 프로세스.
  6. 제5항에 있어서, 다른 영역에 전기도금되는 영역의 부분의 계산에 대응하여 다른 크기의 구멍을 갖는 메쉬를 생성함으로써, 상기 구조의 계획상에 상기 제2 캐소드를 설치하는 단계를 더 포함하는 프로세스.
  7. 제2항에 있어서, 상기 와이어 메쉬는 약 0.001에서 0.05의 직경을 갖는 메쉬로 구성되는 프로세스.
  8. 제1항에 있어서, 상기 제2 캐소드 스크리닝 포션에서의 더 큰 크기의 구멍은, 전기도금되는 구조의 고밀도의 인접 영역과 비교하여 감소된 크기를 갖는 프로세스.
  9. 기판 표면 상에 다른 밀도의 금속 구조를 전기도금하기 위한 프로세스에서 사용되기 위한, 제2 캐소드 스크린을 제작하는 방법으로서,
    표면에 전기도금되는 다른 밀도의 금속 구조의 패턴을 제공하는 단계;
    상기 패턴상에 미리 결정된 크기의 다른 영역을 식별하는 단계;
    상기 식별된 영역 각각에 대하여 전기도금될 영역의 부분을 결정하는 단계;
    인접 영역에 대하여 전기도금되는 영역의 부분의 차이가 있는 경우, 이를 결정하는 단계;
    전기도금되는 영역의 부분의 인접 영역 사이의 차이에 기초하여 전기도금되는 금속 구조의 다른 밀도를 식별하는 단계; 및
    전기도금되는 구조의 밀도가 높은 영역에 인접한 더 큰 크기의 구멍을 갖고, 전기도금되는 구조의 밀도가 낮은 영역에 인접한 더 작은 크기의 구멍을 갖는 제2 캐소드 스크린을 형성하는 단계를 포함하는 방법.
  10. 제9항에 있어서, 상기 제2 캐소드는 와이어 메쉬를 포함하고, 상기 제2 캐소드 스크린 상의 구멍은 상기 와이어 메쉬 내의 메쉬 사이의 공간을 포함하는 방법.
  11. 제9항에 있어서, 상기 제2 캐소드 스크린은 와이어 메쉬를 포함하고, 전기도금되는 구조의 밀도가 높은 영역에 인접한 더 큰 크기의 와이어 사이에서의 구멍 및, 전기도금되는 구조의 밀도가 낮은 영역에 인접한 더 작은 크기의 와이어 사이에서의 구멍을 메쉬 내에 형성하는 단계를 포함하는 방법.
  12. 제9항에 있어서, 전기도금되는 상기 패턴 상의 상기 금속 구조는 다른 간격의 금속 와이어를 포함하고, 전기도금되는 구조의 밀도가 높은 영역은 더 근접한 간격의 금속 와이어를 포함하고, 전기도금되는 구조의 밀도가 낮은 영역은 더 큰 간격의 금속 와이어를 포함하는 방법.
  13. 제10항에 있어서, 상기 와이어 메쉬는 약 0.001에서 0.05의 직경을 갖는 와이어로 구성된 방법.
  14. 제9항에 있어서, 상기 제2 캐소드 스크린에서의 더 큰 크기의 구멍은 전기도금되는 구조의 밀도가 높은 인접 영역과 비교하여 감소된 크기를 갖는 방법.
  15. 기판 표면에 다른 밀도의 금속 구조를 전기도금하는 장치에 있어서,
    어노드를 갖는 전기도금 욕조;
    어노드와 간격을 두고, 상기 전기도금 욕조에 담궈져 전기도금되는 기판 - 상기 기판은 캐소드를 포함함 -;
    기판 표면에 인접하되 기판표면으로부터 분리되도록, 기판 및 어노드 사이의 상기 전기도금 욕조에 배치된 제2 캐소드 - 상기 제2 캐소드는 전기도금되는 금속 구조에 부합하는 다른 크기의 구멍을 갖는 스크리닝 포션을 포함하고, 상기 제2 음극 스크리닝 포션은 전기도금되는 구조의 밀도가 높은 영역에 인접한 더 큰 크기의 구멍을 갖고, 전기도금되는 구조의 밀도가 낮은 영역에 인접한 더 작은 크기의 구멍을 가짐 -;
    상기 기판과 상기 어노드 사이의 상기 전기도금 욕조를 통하여 전류를 인가하기 위한 제1 전압 소스; 및
    상기 제2 캐소드와 어노드 사이의 상기 전기도금 욕조를 통하여 전류를 인가하기 위한 제2 전압 소스를 포함하는 장치
  16. 제15항에 있어서, 상기 제2 캐소드 스크리닝 포션은 와이어 메쉬를 포함하는 장치.
  17. 제15항에 있어서, 상기 제2 캐소드 스크리닝 포션은 와이어 메쉬를 포함하고, 상기 메쉬는 전기도금되는 구조의 밀도가 높은 영역에 인접한 더 큰 크기의 와이어 사이의 구멍을 갖고, 전기도금되는 구조의 밀도가 낮은 영역에 인접한 더 작은 크기의 와이어 사이의 구멍을 갖는 장치.
  18. 제15항에 있어서, 상기 전기도금되는 금속 구조는 다른 간격의 금속 와이어를 포함하고, 상기 전기도금되는 구조의 밀도가 높은 영역은 더 근접한 간격의 금속 와이어를 포함하고, 전기도금되는 구조의 밀도가 낮은 영역은 더 큰 간격의 금속 와이어를 포함하는 장치.
  19. 제16항에 있어서, 상기 와이어 메쉬는 약 0.001에서 0.05의 직경을 갖는 와이어로 구성되는 장치.
  20. 제15항에 있어서, 제2 캐소드 스크리닝 포션의 더 큰 크기의 구멍은 전기도금되는 구조의 밀도가 높은 인접 영역과 비교하여 감소된 크기를 갖는 장치.
KR1020030079083A 2002-12-11 2003-11-10 균일한 전기도금 두께를 달성하기 위하여 국부 전류를 제어하는 장치 및 방법 KR100577662B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/318,607 2002-12-11
US10/318,607 US6890413B2 (en) 2002-12-11 2002-12-11 Method and apparatus for controlling local current to achieve uniform plating thickness

Publications (2)

Publication Number Publication Date
KR20040051498A true KR20040051498A (ko) 2004-06-18
KR100577662B1 KR100577662B1 (ko) 2006-05-10

Family

ID=32506406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079083A KR100577662B1 (ko) 2002-12-11 2003-11-10 균일한 전기도금 두께를 달성하기 위하여 국부 전류를 제어하는 장치 및 방법

Country Status (5)

Country Link
US (2) US6890413B2 (ko)
JP (1) JP3891980B2 (ko)
KR (1) KR100577662B1 (ko)
CN (1) CN100396822C (ko)
TW (1) TWI228781B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598429B1 (ko) * 2005-04-08 2006-07-10 광주과학기술원 전기탈이온 장치의 비균일 전극 구조
KR102244502B1 (ko) * 2019-11-29 2021-04-27 한국생산기술연구원 관 내부 표면 플라즈마 전해연마 음극 장치 및 이를 이용한 관 내부 표면 전해전마 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145499A1 (en) * 2000-06-05 2005-07-07 Applied Materials, Inc. Plating of a thin metal seed layer
US20040248405A1 (en) * 2003-06-02 2004-12-09 Akira Fukunaga Method of and apparatus for manufacturing semiconductor device
US20050189228A1 (en) * 2004-02-27 2005-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating apparatus
TW200641189A (en) * 2005-02-25 2006-12-01 Applied Materials Inc Counter electrode encased in cation exchange membrane tube for electroplating cell
US7572133B2 (en) * 2005-11-14 2009-08-11 Cooper Technologies Company Separable loadbreak connector and system
US7914657B2 (en) * 2005-12-01 2011-03-29 Hitachi Global Storage Technologies, Netherlands B.V. Controlling the thickness of wafers during the electroplating process
US20070187233A1 (en) * 2006-02-15 2007-08-16 International Business Machines Corporation Universal plating fixture
KR100765489B1 (ko) * 2006-04-10 2007-10-10 (주)인터플렉스 연성인쇄회로기판의 편동도금방법 및 이에 의해 제조되는연성인쇄회로기판
US7947162B2 (en) * 2006-05-09 2011-05-24 Imec Free standing single-crystal nanowire growth by electro-chemical deposition
US7981259B2 (en) 2006-06-14 2011-07-19 Applied Materials, Inc. Electrolytic capacitor for electric field modulation
NL1032174C2 (nl) * 2006-07-14 2008-01-15 Elsyca N V Inrichting geschikt voor het elektrochemisch bewerken van een voorwerp alsmede werkwijze voor het vervaardigen van een dergelijke inrichting, werkwijze voor het elektrochemisch bewerken van een voorwerp met een dergelijke inrichting alsmede voorwerp vervaardigd met een dergelijke werkwijze.
JP4820736B2 (ja) * 2006-11-15 2011-11-24 新光電気工業株式会社 電解めっき装置及び電解めっき方法並びにめっき治具
JP5645036B2 (ja) 2009-09-14 2014-12-24 スク,サンヨプ 接触比表面積を増大させた有価金属回収用電解槽
US8784618B2 (en) * 2010-08-19 2014-07-22 International Business Machines Corporation Working electrode design for electrochemical processing of electronic components
CN102573330B (zh) * 2010-12-23 2014-08-20 富葵精密组件(深圳)有限公司 电路板制作方法
CN102605397A (zh) * 2011-01-20 2012-07-25 富葵精密组件(深圳)有限公司 电镀系统及电镀方法
KR20130039834A (ko) * 2011-10-13 2013-04-23 삼성전기주식회사 도금장치
CN103205786B (zh) * 2012-01-16 2016-01-27 昆山允升吉光电科技有限公司 阴极挡板及其制作方法,掩模板电铸装置
US8627243B1 (en) * 2012-10-12 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing
CN103160906B (zh) * 2013-04-11 2016-11-23 蓝宁 可提高电镀、电铸效果的方法及一种电镀、电铸装置
JP6367664B2 (ja) * 2014-09-25 2018-08-01 Dowaメタルテック株式会社 部分めっき方法およびその装置
US9978882B2 (en) * 2014-11-13 2018-05-22 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing semiconductor device and glass film forming apparatus
CN107059077A (zh) * 2016-12-29 2017-08-18 广州兴森快捷电路科技有限公司 改善电镀均匀性的方法
TWI658174B (zh) * 2017-09-22 2019-05-01 明志科技大學 電鍍設備
CN110769617B (zh) * 2018-07-27 2020-12-29 北大方正集团有限公司 Pcb板中的孔径补偿方法及装置
CN110777412B (zh) * 2018-07-30 2021-03-16 上海新微技术研发中心有限公司 在基板上形成电镀结构的电镀装置及电镀方法
US11142840B2 (en) 2018-10-31 2021-10-12 Unison Industries, Llc Electroforming system and method
US11174564B2 (en) 2018-10-31 2021-11-16 Unison Industries, Llc Electroforming system and method
TWI711724B (zh) * 2018-11-30 2020-12-01 台灣積體電路製造股份有限公司 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法
US11230784B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Electrochemical plating system and method of using
CN110400756B (zh) * 2019-04-29 2020-10-13 深超光电(深圳)有限公司 重布线路结构的制备方法
CN111962130B (zh) * 2020-07-17 2021-11-23 苏州浪潮智能科技有限公司 一种pcb板中bga区域的电镀系统及方法
CN112376109B (zh) * 2020-10-21 2022-04-19 广州兴森快捷电路科技有限公司 Pcb电镀控制方法、装置、设备及存储介质
CN112323132B (zh) * 2020-10-21 2022-04-15 广州兴森快捷电路科技有限公司 Pcb电镀控制方法、装置、设备及存储介质
TWI746231B (zh) 2020-10-27 2021-11-11 財團法人工業技術研究院 重布線結構及其形成方法
CN114959842B (zh) * 2021-02-18 2024-06-07 日月光半导体制造股份有限公司 电镀装置及制造封装结构的方法
CN113423189B (zh) * 2021-06-21 2022-11-25 北京世维通科技股份有限公司 一种金属电极的制备方法
US20230279576A1 (en) * 2022-03-03 2023-09-07 Applied Materials, Inc. Plating and deplating currents for material co-planarity in semiconductor plating processes

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3437578A (en) * 1965-05-13 1969-04-08 Buckbee Mears Co Robber control for electroplating
US4678545A (en) * 1986-06-12 1987-07-07 Galik George M Printed circuit board fine line plating
US5312532A (en) * 1993-01-15 1994-05-17 International Business Machines Corporation Multi-compartment eletroplating system
US5620581A (en) * 1995-11-29 1997-04-15 Aiwa Research And Development, Inc. Apparatus for electroplating metal films including a cathode ring, insulator ring and thief ring
US6027631A (en) * 1997-11-13 2000-02-22 Novellus Systems, Inc. Electroplating system with shields for varying thickness profile of deposited layer
US6402923B1 (en) * 2000-03-27 2002-06-11 Novellus Systems Inc Method and apparatus for uniform electroplating of integrated circuits using a variable field shaping element
US6103085A (en) * 1998-12-04 2000-08-15 Advanced Micro Devices, Inc. Electroplating uniformity by diffuser design
JP3255145B2 (ja) * 1999-04-06 2002-02-12 日本電気株式会社 めっき装置
US6669833B2 (en) * 2000-10-30 2003-12-30 International Business Machines Corporation Process and apparatus for electroplating microscopic features uniformly across a large substrate
US6802946B2 (en) * 2000-12-21 2004-10-12 Nutool Inc. Apparatus for controlling thickness uniformity of electroplated and electroetched layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598429B1 (ko) * 2005-04-08 2006-07-10 광주과학기술원 전기탈이온 장치의 비균일 전극 구조
KR102244502B1 (ko) * 2019-11-29 2021-04-27 한국생산기술연구원 관 내부 표면 플라즈마 전해연마 음극 장치 및 이를 이용한 관 내부 표면 전해전마 방법

Also Published As

Publication number Publication date
JP2004190129A (ja) 2004-07-08
CN100396822C (zh) 2008-06-25
US6890413B2 (en) 2005-05-10
JP3891980B2 (ja) 2007-03-14
TWI228781B (en) 2005-03-01
US6896784B2 (en) 2005-05-24
US20040226826A1 (en) 2004-11-18
TW200421496A (en) 2004-10-16
KR100577662B1 (ko) 2006-05-10
CN1506502A (zh) 2004-06-23
US20040115932A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
KR100577662B1 (ko) 균일한 전기도금 두께를 달성하기 위하여 국부 전류를 제어하는 장치 및 방법
US7704365B2 (en) Metal plating process
US20080000777A1 (en) Selective shield/material flow mechanism
US20030135998A1 (en) Method, facility and device for producing an electrical connecting element, electrical connecting element and semi-finished product
US20030168340A1 (en) Process and apparatus for electroplating microscopic features uniformly across a large substrate
US20030196181A1 (en) Analysis method of film thickness distribution and design system of printed circuit board and manufacturing processes
JP2004225129A (ja) めっき方法及びめっき装置
US4871435A (en) Electroplating apparatus
EP4107312A1 (en) Distribution system for a process fluid and electric current for chemical and/or electrolytic surface treatment of a substrate
KR101198005B1 (ko) 전해 도금장치
US20030155231A1 (en) Field adjusting apparatus for an electroplating bath
US4915796A (en) Electroplating process
JP2893916B2 (ja) プリント配線基板の電解メッキ方法
US9867293B1 (en) Method and system of controlling alloy composition during electroplating
KR102410794B1 (ko) 양산형 고품질 도금 장치
US20050121329A1 (en) Thrust pad assembly for ECP system
CN107979921B (zh) 电路板及其制造方法
KR100716545B1 (ko) 균일 두께 도금을 위한 도금 장치
JP3815431B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH0222491A (ja) 粗表面金属箔の製造方法
JPH10265995A (ja) 電解めっき方法および多数個取回路基板
JPH02222191A (ja) プリント基板の電解メッキ装置
US20030146101A1 (en) Control method for plating area, program, recording medium, control apparatus and plating method
JPH04287395A (ja) 多層プリント基板の電解メッキ方法
JPH02262397A (ja) プリント配線板の電気メッキ方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee