KR20040051373A - 반도체소자의 게이트 스페이서 형성방법 - Google Patents
반도체소자의 게이트 스페이서 형성방법 Download PDFInfo
- Publication number
- KR20040051373A KR20040051373A KR1020020079295A KR20020079295A KR20040051373A KR 20040051373 A KR20040051373 A KR 20040051373A KR 1020020079295 A KR1020020079295 A KR 1020020079295A KR 20020079295 A KR20020079295 A KR 20020079295A KR 20040051373 A KR20040051373 A KR 20040051373A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- forming
- silicon substrate
- gate spacer
- gate
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 32
- 229910052710 silicon Inorganic materials 0.000 abstract description 32
- 239000010703 silicon Substances 0.000 abstract description 32
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 239000006117 anti-reflective coating Substances 0.000 abstract 3
- 239000000463 material Substances 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 게이트 스페이서 형성방법에 관한 것으로, 특히 LDD 영역과 게이트 전극이 형성된 실리콘기판 상에 유기(Organic) 반사방지막을 증착한 다음, O2및 N2가스를 식각가스로 식각공정을 진행하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있고, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있도록 하는 반도체소자의 게이트 스페이서 형성방법에 관한 것이다.
Description
본 발명은 반도체소자의 게이트 스페이서 형성방법에 관한 것으로, 보다 상세하게는 LDD 영역과 게이트 전극이 형성된 실리콘기판 상에 유기(Organic) 반사방지막을 증착한 다음, O2및 N2가스를 식각가스로 식각공정을 진행하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있고, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있도록 하는 반도체소자의 게이트 스페이서 형성방법에 관한 것이다.
일반적으로, 반도체소자의 제조 공정 중에 게이트 스페이서 형성 공정은 LDD(Lightly Doped Drain)영역을 형성하기 위한 것으로, LDD 영역의 형성에 의해 전압을 강하시켜 소자의 특성을 저하시키는 핫 캐리어 효과를 감소시키게 된다. 또한, 게이트 스페이서는 주로 로직(Logic) 소자에서 사용되는 살리사이드(salicide) 공정에서 액티브 실리콘기판과 게이트 전극 상부에서만 선택적으로 살리사이드층이 형성되도록 하여 액티브 영역의 단락을 방지하는데 이용된다.
그런데, 종래 기술에 의한 제조방법에 따라 제조되는 상기 게이트 스페이서의 경우, 게이트 전극을 형성하고, 게이트 전극 양측 실리콘기판 즉, 액티브 영역에 LDD 형성이온을 주입하여 LDD 영역을 형성한 후, 상기 결과물 전체에 옥사이드 계열의 물질을 증착하고, 이를 식각하여 게이트전극 측벽에 옥사이드 계열의 물질로 이루어진 게이트 스페이서를 형성하게 되는데, 이때, 상기 게이트 스페이서 형성 시, 실리콘기판과 게이트 스페이서 형성물질인 옥사이드 계열의 물질의 식각선택비로 인하여 LDD 영역이 형성된 실리콘기판의 일부가 손실되어 소자의 전기적인특성을 저하시키는 문제점이 발생하게 된다.
이하, 첨부한 도면을 참고로 하여, 상기와 같은 종래 기술에 의한 반도체소자의 게이트 스페이서 제조방법에서 나타나는 문제점을 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체소자의 게이트 스페이서 형성방법을 순차적으로 나타낸 공정 단면도이다.
상기 종래 기술에 의한 반도체소자의 게이트 스페이서 형성방법에 따르면, 우선, 도 1a에 도시된 바와 같이, 실리콘기판(100) 상에 게이트 전극(110)을 형성한 다음, 결과물 전체에 LDD 이온 주입 공정을 진행하여 게이트 전극(110) 양측의 실리콘기판(100) 내에 LDD 영역(120)을 형성하게 된다.
상기 LDD 영역(120)을 형성하는 공정을 진행하고 나서, 도 1b에 도시된 바와 같이, 상기 LDD 영역(120)이 형성된 결과물 전체에 옥사이드 계열의 물질(130)을 증착한 다음, 도 1c에 도시된 바와 같이, 상기 옥사이드 계열의 물질(130)을 이방성 식각하여 게이트 전극(110)의 양측벽을 보호하는 게이트 스페이서(140)를 게이트 전극(110)의 양측벽에 형성하게 된다. 그러나, 상기 게이트 스페이서(140) 형성을 위한 이방성 식각공정 시에, 하부 실리콘기판(100)과 게이트 스페이서(140) 형성물질인 옥사이드 계열의 물질(130)의 식각선택비로 인하여 LDD 영역(120)이 형성된 실리콘기판(100)의 일부가 식각되어, 실리콘기판(100)에 손상을 가하게 된다.
그리고, 상기 게이트 스페이서(140)가 형성된 결과물 상에 게이트 전극(110)과 게이트 스페이서(140)를 이온주입 마스크로 소오스/드레인 형성이온을 주입하여 실리콘기판(100) 내에 소오스/드레인 영역(150)을 형성하게 된다.
즉, 상기 종래 기술에 의한 게이트 스페이서 형성방법에 있어서는, 옥사이드 계열의 물질을 사용하여 게이트 전극 양측벽에 게이트 스페이서를 형성하는 공정 시에, 하부 실리콘기판과 게이트 스페이서 형성물질인 옥사이드 계열의 물질의 식각선택비로 인하여 LDD 영역이 형성된 실리콘기판의 일부가 식각되어, 이후 형성되는 접합 깊이의 변화를 가져오게 되며, 이에 따라 소자의 전기적인 특성 및 신뢰성이 저하된다.
또한, 상기 LDD 영역이 형성된 실리콘기판의 일부가 식각되어 손실됨으로 인하여, 후속 실리사이드 형성 시에, 게이트 스페이서의 하측으로 실리사이드가 치고 들어가 실리사이드층을 형성하게 되어 LDD 영역이 감소되는 현상이 발생되며, 그 결과, 전압 강하 효과를 저하시켜 핫 캐리어(hot carrier)가 증가되고, 누설 전류 역시 증가하여 소자의 특성이 저하되는 문제점이 발생하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 실리콘기판에 대해 식각선택비가 우수한 유기(Organic) 반사방지막을 이용하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있고, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있도록 하는 반도체소자의 게이트 스페이서 형성방법을 제공하는데 목적이있다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체소자의 게이트 스페이서 형성방법을 순차적으로 나타낸 공정 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체소자의 게이트 스페이서 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
200 : 실리콘기판 210 : 게이트 전극
220 : LDD 영역 230 : 유기 반사방지막
240 : 게이트 스페이서 250 : 소오스/드레인 영역
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 갖는 반도체기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 반도체기판 내에 LDD 형성이온을 이온주입하여 LDD 영역을 형성하는 단계와; 상기 게이트 전극이 형성된 결과물 전체에 유기 반사방지막을 증착하는 단계와; 상기 유기 반사방지막을 O2및 N2가스로 이방성 식각하여 게이트전극 양측벽에 게이트 스페이서를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 게이트 스페이서 형성방법을 제공한다.
즉, 상기 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법에 의하면, 실리콘기판에 대해 식각선택비가 좋은 유기 반사방지막을 사용하여 게이트 전극 양측벽에 게이트 스페이서를 함으로써, 상기 게이트 스페이서 형성을 위한 이방성 식각 시, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지할 수 있으며, 이에 따라 소자의 전기적인 특성을 향상시킬 수 있게 되는 것이다.
상기 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법에 있어서, 상기 유기 반사방지막을 800 ~ 1000Å의 두께로 증착하게 된다. 이에 따라, 후속 스페이서 형성을 위한 이방성 식각 공정 진행 시에, 게이트 전극 양측벽에 스페이서 형태로 게이트 전극 보호막인 게이트 스페이서가 형성되어, 게이트 전극을 보호하게 된다.
이하, 첨부한 도면을 참고로, 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법의 일 실시예에 대해 상세히 설명하고자 한다. 다만, 본 발명의 권리 범위가 이에 한하여 정해지는 것은 아니며, 하나의 예시로 제시된 것이다.
도 2a 내지 도 2c는 본 발명에 의한 반도체소자의 게이트 스페이서 형성방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
상기 본 발명에 의한 제조방법에 따르면, 종래 기술과 마찬가지 방법으로, 우선, 도 2a에 도시된 바와 같이, 실리콘기판(200) 상에 게이트 전극(210)을 형성한 다음, 상기 게이트 전극(210)을 이온주입 마스크로 하여 결과물 전체에 LDD 이온을 주입하여 게이트 전극(210) 양측의 실리콘기판(200) 내에 LDD 영역(220)을 형성하게 된다.
상기 LDD 영역(220)을 형성하는 공정을 진행하고 나서, 도 2b에 도시된 바와 같이, 상기 LDD 영역(220)이 형성된 결과물 전체에 게이트 스페이서 형성물질로 하부 실리콘기판(200)에 대해 식각선택비가 우수한 유기 반사방지막(230)을 형성하되, 약 800 ~ 1000Å 정도의 두께로 형성하여, 후속 이방성 식각공정에 의해 게이트 전극(210) 양측벽에 스페이서 형태로 게이트 스페이서(미도시함)가 형성되도록 한다.
한편, 상기 유기 반사방지막(230) 형성 공정을 진행하고 나서, 도 2c에 도시된 바와 같이, 유기 반사방지막(230)을 O2및 N2가스로 이방성 식각하여 게이트 스페이서(240)를 형성하게 된다. 이때, 상기 게이트 스페이서 형성물질인 유기 반사방지막(230)은 하부 실리콘기판(200)에 대해 식각선택비가 우수하여 이방성 식각 시, 하부 LDD 영역(210)이 형성된 실리콘기판(200)의 손실을 방지하게 되며, 이에 따라, 상기 LDD 영역(210)의 깊이를 원상태로 유지할 수 있으며, 이에 따라, 소자의 전기적 특성이 향상된다.
그리고, 상기 게이트 스페이서(240)가 형성된 결과물 상에 게이트 전극(210)과 게이트 스페이서(240)를 이온주입 마스크로 소오스/드레인 형성이온을 주입하여 실리콘기판(200) 내에 소오스/드레인 영역(250)을 형성하게 된다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 게이트 스페이서 형성방법을 이용하게 되면, 실리콘기판에 대해 식각선택비가 우수한 유기 반사방지막을 이용하여 게이트 전극 양측벽에 스페이서를 형성함으로써, 상기 LDD 영역이 형성된 실리콘기판의 손실을 방지하여 LDD 영역의 깊이를 원상태로 유지할 수 있으며, 이에 따라, 전압 강하 효과를 향상시켜 핫 캐리어(hot carrier)를 감소시키며, 누설 전류 또한 감소시켜 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (2)
- 소정의 하부구조를 갖는 반도체기판 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 마스크로 반도체기판 내에 LDD 형성이온을 이온주입하여 LDD 영역을 형성하는 단계와;상기 게이트 전극이 형성된 결과물 전체에 유기 반사방지막을 증착하는 단계와;상기 유기 반사방지막을 O2및 N2가스로 이방성 식각하여 게이트전극 양측벽에 게이트 스페이서를 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 게이트 스페이서 형성방법.
- 제 1항에 있어서, 상기 유기 반사방지막을 800 ~ 1000Å의 두께로 증착하게 됨을 특징으로 하는 반도체소자의 게이트 스페이서 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0079295A KR100504193B1 (ko) | 2002-12-12 | 2002-12-12 | 반도체소자의 게이트 스페이서 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0079295A KR100504193B1 (ko) | 2002-12-12 | 2002-12-12 | 반도체소자의 게이트 스페이서 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040051373A true KR20040051373A (ko) | 2004-06-18 |
| KR100504193B1 KR100504193B1 (ko) | 2005-07-28 |
Family
ID=37345336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0079295A KR100504193B1 (ko) | 2002-12-12 | 2002-12-12 | 반도체소자의 게이트 스페이서 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100504193B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10490660B2 (en) | 2017-09-06 | 2019-11-26 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and display apparatus including the thin film transistor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299434A (ja) * | 1992-04-24 | 1993-11-12 | Sony Corp | 半導体装置の製造方法 |
| JP3223616B2 (ja) * | 1992-11-30 | 2001-10-29 | ソニー株式会社 | オフセット酸化膜を備えた半導体装置及びオフセット酸化膜を備えた半導体装置の製造方法 |
| JPH10335661A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | 半導体装置の製造方法 |
| JP2000208767A (ja) * | 1998-11-13 | 2000-07-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR20000045671A (ko) * | 1998-12-30 | 2000-07-25 | 김영환 | 반도체소자의 게이트측벽 형성방법 |
-
2002
- 2002-12-12 KR KR10-2002-0079295A patent/KR100504193B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10490660B2 (en) | 2017-09-06 | 2019-11-26 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the same, and display apparatus including the thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100504193B1 (ko) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784060B2 (en) | Method for fabricating high voltage and low voltage transistors | |
| KR20030056604A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| US11682725B2 (en) | Semiconductor device with isolation layer | |
| KR100504193B1 (ko) | 반도체소자의 게이트 스페이서 형성방법 | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100351911B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
| KR100304975B1 (ko) | 반도체소자제조방법 | |
| KR100800777B1 (ko) | 반도체 소자의 제조방법 | |
| US7675128B2 (en) | Method for forming a gate insulating layer of a semiconductor device | |
| KR100772115B1 (ko) | 모스펫 소자의 제조방법 | |
| KR20010008564A (ko) | 반도체장치의 트랜지스터 제조방법 | |
| KR20030059475A (ko) | 반도체 소자의 제조방법 | |
| KR20060135285A (ko) | 반도체 소자 제조 방법 | |
| KR20040004788A (ko) | 이중 엘디디구조를 갖는 반도체소자 및 그 제조 방법 | |
| KR20000015012A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR20000027815A (ko) | 모스 트랜지스터의 형성 방법 | |
| KR19980066763A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20040008730A (ko) | 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법 | |
| KR20010008615A (ko) | 모스트랜지스터 제조방법 | |
| KR20010063773A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20040095907A (ko) | 반도체소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130620 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140618 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |