KR20040046021A - 반도체 메모리 소자의 제조방법 - Google Patents
반도체 메모리 소자의 제조방법 Download PDFInfo
- Publication number
- KR20040046021A KR20040046021A KR1020020073820A KR20020073820A KR20040046021A KR 20040046021 A KR20040046021 A KR 20040046021A KR 1020020073820 A KR1020020073820 A KR 1020020073820A KR 20020073820 A KR20020073820 A KR 20020073820A KR 20040046021 A KR20040046021 A KR 20040046021A
- Authority
- KR
- South Korea
- Prior art keywords
- tantalum oxide
- conductive layer
- heat treatment
- oxide film
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 239000007789 gas Substances 0.000 claims abstract description 47
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000011261 inert gas Substances 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 119
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 119
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000010948 rhodium Substances 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 9
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 229910052741 iridium Inorganic materials 0.000 claims description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052762 osmium Inorganic materials 0.000 claims description 9
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052703 rhodium Inorganic materials 0.000 claims description 9
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 229910017604 nitric acid Inorganic materials 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 6
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 239000010408 film Substances 0.000 description 135
- 239000003990 capacitor Substances 0.000 description 31
- 238000001312 dry etching Methods 0.000 description 15
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000035876 healing Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (46)
- 반도체 기판상에 하부 전극용 도전층을 증착하는 단계;상기 하부 전극용 도전층 상부에 유전막을 증착하는 단계;상기 유전막 상부에 상부 전극용 도전층을 증착하는 단계;상기 상부 전극용 도전층 및 유전막을 소정 부분 식각하는 단계; 및상기 상부 전극용 도전층과 유전막을 열처리를 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 제 1 열처리를 진행하는 단계; 및상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항에 있어서, 상기 하부 전극층을 증착하는 단계와, 상기 유전막을 증착하는 단계 사이에,상기 하부 전극층 상부에 상기 유전막 씨드층을 증착하는 단계; 및상기 유전막 씨드층을 결정화시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 열처리하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 1 열처리하는 단계; 및상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 650 내지 700℃의 온도에서 비활성 가스 분위기로 제 1 열처리하는 단계; 및상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 650 내지 700℃의 온도에서 비활성 가스 분위기로 열처리하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 1 열처리하는 단계; 및상기 반도체 기판 결과물을 약 650 내지 700℃의 온도에서 비활성 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항, 제 5 항, 제 6 항 및 제 8 항 중 어느 한 항에 있어서, 상기 제 1 및 제 2 열처리 단계는 인 시튜(in situ)로 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항, 제 4 항, 제 5 항, 제 6 항, 제 7 항 및 제 8 항 중 어느 한 항에 있어서, 상기 불활성 가스는 아르곤(Ar) 또는 질소(N2) 포함 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 2 항, 제 5 항, 제 6 항 및 제 8 항 중 어느 한 항에 있어서, 상기 산소 포함 가스는 산소 가스(O2) 또는 질산 가스(N2O)인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 하부 전극용 도전층은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 오스뮴(Os)과 같은 금속들중 선택되는 어느 하나로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 12 항에 있어서, 상기 상부 전극용 도전층은 상기 하부 전극용 도전층과 동일한 물질로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 유전막은 탄탈륨 산화막인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 14 항에 있어서, 상기 탄탈륨 산화막은 380 내지 500℃의 온도에서 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 1 항에 있어서, 상기 상부 전극용 도전층과 상기 유전막은 건식 식각하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 반도체 기판상에 하부 전극용 금속층을 증착하는 단계;상기 하부 전극용 도전층 상부에 탄탈륨 산화막을 증착하는 단계;상기 탄탈륨 산화막 상부에 상부 전극용 금속층을 증착하는 단계;상기 상부 전극용 도전층 및 상기 탄탈륨 산화막을 소정 부분 건식 식각하는 단계; 및상기 상부 전극용 도전층과 탄탈륨 산화막의 계면 스트레스를 방지함과 동시에, 상기 탄탈륨 산화막을 경화시키기 위하여 열처리를 진행하는 단계를 포함하며,상기 탄탈륨 산화막은 열처리 후 비정질 상태를 유지하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 17 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 제 1 열처리를 진행하는 단계; 및상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 17 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 열처리하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 17 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 1 열처리하는 단계; 및상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항 또는 제 20 항에 있어서, 상기 제 1 및 제 2 열처리 단계는 인 시튜(in situ)로 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 불활성 가스는 아르곤(Ar) 또는 질소(N2) 포함 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 18 항 또는 제 20 항에 있어서, 상기 산소 포함 가스는 산소 가스(O2) 또는 질산 가스(N2O)인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 17 항에 있어서, 상기 하부 전극용 도전층은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 오스뮴(Os)과 같은 금속들중 선택되는 어느 하나로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 24 항에 있어서, 상기 상부 전극용 도전층은 상기 하부 전극용 도전층과 동일한 물질로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 17 항에 있어서, 상기 탄탈륨 산화막은 380 내지 500℃의 온도에서 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 반도체 기판상에 하부 전극용 금속층을 증착하는 단계;상기 하부 전극용 도전층 상부에 탄탈륨 산화막을 증착하는 단계;상기 탄탈륨 산화막 상부에 상부 전극용 금속층을 증착하는 단계;상기 상부 전극용 도전층 및 상기 탄탈륨 산화막을 소정 부분 건식 식각하는 단계; 및상기 상부 전극용 도전층과 탄탈륨 산화막의 계면 스트레스를 방지함과 동시에, 상기 탄탈륨 산화막을 결정화시키기 위하여 열처리를 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 27 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 650 내지 700℃의 온도에서 비활성 가스 분위기로 제 1 열처리하는 단계; 및상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 27 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 650 내지 700℃의 온도에서 비활성 가스 분위기로 열처리하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 27 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스분위기로 제 1 열처리하는 단계; 및상기 반도체 기판 결과물을 약 650 내지 700℃의 온도에서 비활성 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 28 항 또는 제 30 항에 있어서, 상기 제 1 및 제 2 열처리 단계는 인 시튜로 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 28 항 내지 제 30 항 중 어느 한 항에 있어서, 상기 불활성 가스는 아르곤(Ar) 또는 질소(N2) 포함 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 28 항 또는 제 30 항에 있어서, 상기 산소 포함 가스는 산소 가스(O2) 또는 질산 가스(N2O)인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 27 항에 있어서, 상기 하부 전극용 도전층은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 오스뮴(Os)과 같은 금속들중 선택되는 어느 하나로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 34 항에 있어서, 상기 상부 전극용 도전층은 상기 하부 전극용 도전층과 동일한 물질로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 27 항에 있어서, 상기 탄탈륨 산화막은 380 내지 500℃의 온도에서 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 반도체 기판상에 하부 전극용 금속층을 증착하는 단계;상기 하부 전극용 도전층 상부에 탄탈륨 산화막의 씨드층을 형성하는 단계;상기 탄탈륨 산화막 씨드층을 결정화하는 단계;상기 결정화된 탄탈륨 산화막 씨드층 상부에 탄탈륨 산화막을 증착하는 단계;상기 탄탈륨 산화막 상부에 상부 전극용 금속층을 증착하는 단계;상기 상부 전극용 도전층 및 탄탈륨 산화막을 소정 부분 건식 식각하는 단계; 및상기 상부 전극용 도전층과 탄탈륨 산화막의 계면 스트레스를 방지함과 동시에, 상기 탄탈륨 산화막을 경화시키기 위하여 열처리를 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 37 항에 있어서, 상기 열처리 단계는,상기 반도체 기판 결과물을 약 450 내지 600℃의 온도에서 비활성 가스 분위기로 제 1 열처리를 진행하는 단계; 및상기 반도체 기판 결과물을 약 350 내지 450℃의 온도에서 산소 포함 가스 분위기로 제 2 열처리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 38 항에 있어서, 상기 제 1 및 제 2 열처리 단계는 인 시튜로 진행하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 38 항에 있어서, 상기 불활성 가스는 아르곤(Ar) 또는 질소(N2) 포함 가스인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 38 항에 있어서, 상기 산소 포함 가스는 산소 가스(O2) 또는 질산 가스(N2O)인 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 38 항에 있어서, 상기 탄탈륨 산화막의 씨드층은 약 30 내지 60Å 두께로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 42 항에 있어서, 상기 탄탈륨 산화막 씨드층은 650 내지 750℃ 온도로 열처리하여 결정화시키는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 37 항에 있어서, 상기 하부 전극용 도전층은 백금(Pt), 루테늄(Ru), 이리듐(Ir), 로듐(Rh), 오스뮴(Os)과 같은 금속들중 선택되는 어느 하나로 형성되는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 44 항에 있어서, 상기 상부 전극용 도전층은 상기 하부 전극용 도전층과 동일한 물질로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
- 제 37 항에 있어서, 상기 탄탈륨 산화막은 380 내지 500℃의 온도에서 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 메모리 소자의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0073820A KR100468774B1 (ko) | 2002-11-26 | 2002-11-26 | 반도체 메모리 소자의 제조방법 |
US10/629,430 US7172946B2 (en) | 2002-11-26 | 2003-07-29 | Methods for forming semiconductor devices including thermal processing |
US11/641,138 US7335550B2 (en) | 2002-11-26 | 2006-12-19 | Methods for forming semiconductor devices including thermal processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0073820A KR100468774B1 (ko) | 2002-11-26 | 2002-11-26 | 반도체 메모리 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040046021A true KR20040046021A (ko) | 2004-06-05 |
KR100468774B1 KR100468774B1 (ko) | 2005-01-29 |
Family
ID=32322323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0073820A KR100468774B1 (ko) | 2002-11-26 | 2002-11-26 | 반도체 메모리 소자의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7172946B2 (ko) |
KR (1) | KR100468774B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468774B1 (ko) * | 2002-11-26 | 2005-01-29 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
US7374993B2 (en) | 2003-10-27 | 2008-05-20 | Micron Technology, Inc. | Methods of forming capacitors |
JP4589092B2 (ja) * | 2004-12-03 | 2010-12-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7384800B1 (en) * | 2006-12-05 | 2008-06-10 | Spansion Llc | Method of fabricating metal-insulator-metal (MIM) device with stable data retention |
CN103972044A (zh) * | 2013-02-01 | 2014-08-06 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器的制备方法以及半导体器件的制备方法 |
KR102054260B1 (ko) | 2013-05-23 | 2020-01-23 | 삼성전자주식회사 | 자가 치유가 가능한 반도체 소자 |
KR102342850B1 (ko) * | 2015-04-17 | 2021-12-23 | 삼성전자주식회사 | 반도체 소자의 제조를 위한 유전체층의 큐어링 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3697044B2 (ja) * | 1997-12-19 | 2005-09-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP2000012796A (ja) * | 1998-06-19 | 2000-01-14 | Hitachi Ltd | 半導体装置ならびにその製造方法および製造装置 |
KR100316021B1 (ko) * | 1998-10-28 | 2002-01-16 | 박종섭 | 텅스텐 질화막 전극을 갖는 캐패시터 형성방법 |
KR100611386B1 (ko) * | 1999-08-31 | 2006-08-11 | 주식회사 하이닉스반도체 | 탄탈륨산화막 커패시터의 제조방법 |
KR20010057387A (ko) * | 1999-12-22 | 2001-07-04 | 박종섭 | 탄탈륨 옥사이드 캐패시터용 층간 절연막 형성 방법 |
US6475854B2 (en) * | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
KR20010074367A (ko) * | 2000-01-25 | 2001-08-04 | 윤종용 | 반도체 소자의 탄탈륨 산화막 커패시터 형성 방법 |
JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6797560B2 (en) * | 2000-05-22 | 2004-09-28 | Tokyo Electron Limited | Method of manufacturing a capacitor having tantalum oxide film as an insulating film |
JP4342131B2 (ja) * | 2001-10-30 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 容量素子の製造方法及び半導体装置の製造方法 |
KR100468774B1 (ko) * | 2002-11-26 | 2005-01-29 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
-
2002
- 2002-11-26 KR KR10-2002-0073820A patent/KR100468774B1/ko active IP Right Grant
-
2003
- 2003-07-29 US US10/629,430 patent/US7172946B2/en not_active Expired - Fee Related
-
2006
- 2006-12-19 US US11/641,138 patent/US7335550B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7172946B2 (en) | 2007-02-06 |
US20070099419A1 (en) | 2007-05-03 |
US7335550B2 (en) | 2008-02-26 |
KR100468774B1 (ko) | 2005-01-29 |
US20040102015A1 (en) | 2004-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100493040B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
KR100604845B1 (ko) | 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법 | |
US7112819B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100532434B1 (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
US7335550B2 (en) | Methods for forming semiconductor devices including thermal processing | |
KR100284737B1 (ko) | 고유전율의유전막을갖는반도체장치의커패시터제조방법 | |
KR100238249B1 (ko) | 고유전체 커패시터의 제조방법 | |
KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
JPH11177048A (ja) | 半導体素子およびその製造方法 | |
KR100475116B1 (ko) | 산화알루미늄/산화하프늄 복합유전막을 가지는 반도체메모리 소자의 커패시터 및 그 제조 방법 | |
KR100505679B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
KR20010076660A (ko) | 커패시터 제조방법 | |
KR100190025B1 (ko) | 반도체장치의 커패시터 형성방법 | |
KR20000042429A (ko) | 반도체 소자의 고유전체 캐패시터 제조방법 | |
KR100475077B1 (ko) | 캐패시터의 유전막 형성방법 | |
KR100335773B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
JP2001036027A (ja) | 半導体装置及びその製造方法 | |
KR100231604B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
KR19990018070A (ko) | 반도체 메모리장치의 캐패시터 및 그 제조방법 | |
JPH11214385A (ja) | 半導体装置の製造方法 | |
JP2006245612A (ja) | 容量素子の製造方法 | |
KR20010059002A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR19980029365A (ko) | 강유전체 캐패시터의 제조방법 | |
KR100265345B1 (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
KR19980065739A (ko) | 반도체 메모리 소자의 커패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 16 |