KR20040045899A

KR20040045899A - 멀티 모드 통신 전송기

Info

Publication number: KR20040045899A
Application number: KR10-2004-7005912A
Authority: KR
Inventors: 샌더브라이언; 샌더웬델비.; 쉘스테판브이.
Original assignee: 트로피안 인코포레이티드
Priority date: 2001-10-22
Filing date: 2002-10-22
Publication date: 2004-06-02
Also published as: TWI223927B; AU2002363122A1; JP2005534204A; WO2003036896A2; WO2003036896A3; EP1438817A2; US20040208157A1; US7158494B2; WO2003036896A9

Abstract

본 발명은, 일반적으로 실시간으로 분주하게 모드 스위칭을 가능하게 하는 전형적인 멀티 모드 동작에 대한 것이다. 램핑 기술들이 제공되어, 한 모드에서 다른 모드로 스위칭하는 동안 한 보호 기간 안에서 통신 신호를 온전히 램프 다운시키고 그리고 나서 다시 램프 업하고, 신호가 램프 다운되는 동안에만 신호 글리치들이 발생하도록 함으로써 이들 글리치들이 무시할 수 있는 정도가 되도록 한다. 본 발명의 다른 양상에 있어서, 극형 변조 구조를 가진 바람직한 멀티 모드 통신 장치들이 제공된다. 이 장치는 멀티 모드, 디지털 위주의, 단일 칩 통신 신호 프로세서에 기반한다. 디지털, 위상 안정 주파수 동기 루프는 융통성있는 저전력 동작을 가능하게 한다.

Description

멀티 모드 통신 전송기{Multi-mode communications transmitter}

상이한 지역들 마다 상이한 이동 통신 시스템들이 널리 사용되고 있다. 그 예가 되는 시스템에는, GSM 및 ANSI-136 규격에 따른 시분할 다중 억세스(TDMA) 통신 시스템과, CDMA 규격(IS095)에 따른 시스템, 및 그 규격들의 조합에 따른 시스템(멀티 모드 시스템이라 칭함)이 포함된다. 또한, EDGE, UMTS(WCDMA), CDMA2000 등과 같은 서로 다른 2.5 및 3세대 이동 통신 표준의 채택과 함께, 규격들의 경합이 점차 만연되고 있다. 그에 따라, "월드 폰"에 대한 비젼은 반복적으로 주장되어 왔지만, 그 목적을 향한 진보는 느리고도 어렵게 이뤄지고 있다. 현재 다양한 제품들이 특정 규격에 대한 다중 대역 기능을 제공한다. 그 보다 소수의 제품들은 다중 규격(즉, 멀티 모드)의 기능을 제공한다. 전형적 멀티 모드 기능이란 모드 스위칭을 쉴 새 없이 실시간으로 가능하게 할 수 있어야 한다.

TDMA 통신 시스템에서는, 고품질의 RF(무선 주파수) 신호가 최소 출력 전력 상태로부터 특정 출력 전력의 정보 운반 변조 상태까지, 그리고 다시 최소 출력 전력 상태까지 빠르게 램프(ramp) 되어야 한다. 이러한 전력의 램프(또는 램핑) 기능이 도 1에 도시되어 있다.

이런 전송기에 대한 기본적인 요건은, 램프 업(ramp up) 및 램프 다운(ramp down)의 동작이, 할당된 RF 채널로부터 떨어진 대역(가령, 다른 전송기들에 할당될 수 있는 대역들)내 피크 전력에 대한 특정 구속요건을 위반해서는 안된다는 것이다; 그 관련 측정치를 어떤 시스템에서는 과도 스펙트럼이라 부르며, 다른 시스템에서는 과도 인접 채널 전력(과도 ACP)이라고 부른다.

현재의 전력 램프 기술은 각 변조 유형에 맞춰질 것이며, 통상적으로 (적어도 일반적인 GMSK 전송기들 및 통상적 멀티 모드 전송기들의 경우에) 단위별 측정을 필요로 한다.

모드 스위칭이 실시간으로 분주하게 이뤄지는 전형적인 멀티 모드 기능에 대한 주목할만한 도전은 다음의 문제들에 의해 제기된다. 즉, 그 문제들이란 (a) 신호가 램프 다운하는 동안에만 신호 글리치가 발생하여 무시할만한 것이 될 수 있도록 한 모드에서 다른 모드로 스위칭하면서, 보호 기간 동안 어떻게 통신 신호를 완전히 램프 다운한 후 다시 램프 업 시키느냐는 것과, (b) 완전히 램프 다운하지 않고도 어떻게 한 변조 방식에서 다른 변조 방식으로 신호를 매끄럽게 변화시키느냐는 것이다.

또, 서로 다른 하드웨어 경로들이 서로 다른 변조 방식을 위해 사용된다면, 모드 스위칭은 보다 어려워지는데, 이는 하드웨어 경로들 사이에서 스위칭될 때 스위칭 과도기들이 존재하기 때문이며, 이들 과도기들은 제어가능할 수도 가능하지 않을 수도 있다.

기타 이슈들이 (에러 벡터 크기, 또는 EVM에 의해 측정되는 것과 같은) 대역안과, (전력 스펙트럼 밀도, 또는 PSD에 의해 측정되는 것과 같은) 대역 밖 모두에서, 신호 품질과 관련된다. 다중 규격에 대해 광범한 출력 전력에 걸쳐 높은 신호 품질을 유지하는 것은 특별한 어려움을 준다.

본 발명은 통상적인(I/Q) 변조 구조 및 극형(polar) 변조 구조 모두에 적용 가능하다. 극형 변조 구조 및, 별개의 진폭 및 위상 경로들이 제공되는 그와 유사한 구조들은 예를 들어 미국 특허 번호 6,191,653, 6,194,963, 6,078,628, 5,705,959, 6,101,224, 5,847,602, 6,043,707, 및 3,900,823, 및 프랑스 특허 공개번호 FR 2768474에서 기술되고 있으며, 이들은 모두 이 명세서 상에서 참조 형식으로 병합되어 있다.

본 발명은 멀티 모드 통신 전송기에 관한 것이다.

본 발명은 첨부된 도면과 결부된 이하의 설명으로부터 보다 잘 이해될 수 있다.

도 1은 통신 시스템의 전력 램핑을 도시한 것이다.

도 2는 p(t)로 주어진 임펄스 응답을 갖는 펄스 정형 필터를 이용하는 일반적인 QAM 변조의 동작을 도시한 것이다.

도 3은 p(t)의 일례이다.

도 4는 제어 램핑에 있어 앞과 뒤에 0을 붙인 심볼들을 이용한 QAM 변조기의 동작을 도시한 것이다.

도 5는 도 6의 회로에 사용하는 타이밍 신호의 타이밍도이다.

도 6은 본 발명의 전형적 실시예에 따른 램프 제어 회로가 포함된 전송기의 일부 도면이다.

도 7은 도 6의 램프 제어 회로를 이용해 구해진 신호도의 결과이다.

도 8은 도 7의 예에서 사용된 펄스 정형화 필터 함수 p(t)의 도면이다.

도 9는 도 7과 같은 신호도의 램프의 상승 엣지의 분해도이다.

도 10은 로그 함수(dB)화된 도 9의 램프 상승 엣지를 보인 것이다.

도 11은 도 9와 유사한, 램프 하강 엣지를 도시한 것이다.

도 12는 극성 변조 구조에 있어 현재의 램프 기술에 대한 어플리케이션을 도시한 블록도이다.

도 13은 D-AMPS에 사용되는 펄스 정형화 필터 함수 n(t)의 도면이다.

도 14는 D-AMPS를 위한 램프를 구현하는 통신 전송기의 일부 도면이다.

도 15는 극성 변조 구조의 GMSK 램핑을 도시한 블록도이다.

도 16은 I/Q 구조의 GMSK 램핑을 도시한 블록도이다.

도 17은 도 15 및 도 16의 램프 발생기의 출력 r(t)를 도시한 도면이다.

도 18a 및 18b는 본 발명의 일실시예에 따른 멀티 모드 전송기의 블록도이다.

도 19는 도 18의 전송기 동작을 도시한 타이밍도이다.

도 20a 및 20b는 본 발명의 다른 실시예에 따른 멀티 모드 전송기의 블록도이다.

본 발명은 모드 스위칭이 실시간에서 분주하게 이뤄지도록 하는 전형적 멀티 모드 동작을 제공한다. 한 모드에서 다른 모드로 스위칭하는 동안 신호가 램프 다운될 동안에만 신호 글리치가 일어나 무시 가능한 것이 될 수 있도록 보호 구간 내에서 통신 신호를 완전히 램프 다운하고 그리고 나서 다시 램프 업하는 램프 기술이 제공된다. 본 발명의 다른 양상에 따르면, 극형 변조 구조를 포함하는 바람직한 멀티 모드 통신 기기(플랫폼)가 제공된다. 플랫폼은 멀티 모드의 디지털이 위주인, 단일 칩 통신 신호 프로세서에 기반함이 바람직하다. 디지털의 위상 안정적 주파수 동기(lock) 루프(loop)는 다용도의 저전력 동작을 가능하게 한다.

관련된 거의 모든 시스템들에 있어서, 정보 운반 변조(information-bearing modulation)의 복수소 엔벌로프 x(t)는 익히 잘 알려진 식으로 다음과 같이 표현될 수 있다

이것은

과 같다.

은 (통상적으로 이산 성좌도로부터 그려진) n번째 복수수 값 심볼이고, p(t)는 시간 t에서의 펄스 정형 필터의 임펄스 응답이고, T는 심볼 주기이다. 시간 t는 연속적일 수도 있고 이산적일 수도 있다. p(t)로 주어진 임펄스 응답을 갖는 펄스 정형 필터를 이용하는 통상적인 QAM 변조기가 도 2에 도시된다. 스펙트럼의 효율성을 유지하고자 하는 바램으로 인해, p(t)는 보통 도 3의 예에 도시된 것과 같은 매끄러운 펄스 형태의 함수가 된다.

이 명세서에서, "변조기"라는 용어는 두 가지의 상이한 의미로 사용된다. 하나는 도 2에 보여진 것과 같은 복소수 엔벌로프 발생기를 말하며, 그 세부적인 내용은 특정하게 선택된 변조 방식에 좌우된다. 다른 의미로는, 몇 몇 경우에 상술한 유형의 복소수 엔벌로프 신호를 이용해, 무선 주파수의 정보 운반(즉, 변조된) 신호를 생성하는데 사용되는 회로를 말한다.

극성 변조기 또는 일반적인 변조기들과 관련해 이전에는 알려지지 않은 중요한 정보가 본 발명에서 활용되어져, 상술한 바람직한 특징을 가진 램핑을 달성할 수 있게 된다. 즉, 버스트에 속한 유한 길이 시퀀스의 정보 심볼들에 0으로 된 심볼들을 맨 처음과 뒤에 붙여, 그 결과 복소수 엔벌로프 x(t)가 요구되는 것과 같이 자연스럽게 정확히 램프 업 및 램프 다운된다. 또한, 이러한 램프 업 다운 동안 x(t)의 과도 스펙트럼 특성이 정보 운반 변조 도중 보다 더 나빠지지 않는다는 것이 수학적으로 보여질 수 있다. 제어 램핑에 0으로 된 심볼들을 앞과 뒤에 붙이는 것을 이용하는 QAM 변조기의 동작을 나타낸 것이 도 4에 도시된다.

도 6은 본 발명의 전형적 일실시예에 따른 램프 제어 회로를 포함하는 전송기의 일부를 도시한 것이다. 도 6의 회로를 설명하기 앞서, 도 6의 회로에 사용되는 어떤 타이밍 신호들의 관계를 이해하는 것이 효과적일 것이다. 이 타이밍 신호들은 도 6에 도시되어 있다. 샘플 클록 신호가 T라는 어떤 수로 나눠져서 심볼 클록이 얻어진다.카운터는 그 심볼 클록의 한 주기 안에서 샘플 클록 펄스를 카운트한다. 도 5의 예에서, T=4이다.

이제 도 6을 참조하면, 임펄스 응답 계수 p(0), p(1), ..., p((L+1)T-1)을 갖는 펄스 정형 필터(601)는 탭으로 된 지연 라인이나 쉬프트 레지스터로부터을 수신한다. (설명의 목적을 위해, 쉬프트 레지스터이라고 전제할 수 있다).가 0, 1, 2,..., T-1을 순회할 때,지수들은 특정 시간에서의 회로 내 어플리케이션에 대한 임펄스 응답 계수들의 부분집합을 선택한다. 특정 시간에 적용되는 임펄스 응답 계수들의 부분집합들은 다음과 같이 설명될 수 있다:=0에서, 부분집합은 {0, T, 2T, ...,LT};=1에서, 부분집합은 {2, T+2, 2T+2,...,LT+1}, 등과 같이=T-1에서 그 부분집합이 {T-1, 2T-1, 3T, ...,LT+T-1}이 될 때까지 부분집합들이 선택된다. 따라서,가 0, 1, 2, ...,T-1을 순환할 때, 전 범위의 임펄스 응답 계수들 p(0), p(1), ..., p((L+1)T-1)이 적용될 것이다.

도 6의 펄스 필터는 실질적으로 수퍼포지션(superposition) 필터로, 가령 회로와 시스템에 대한 IEEE 중서부 심포지엄 1998년 회보의 맥쿤(McCune)의 "FIR 디지털 기본대역 필터에 기반한 수퍼포지션의 합성"에 보다 충분히 설명되어 있고, 이 명세서에서 참고 형태로 병합된다.

펄스 필터는,로 주어지는 출력 신호(603)를 형성하고, 그 신호는 I/Q 변조기 또는 극성 변조기(605)로 제공되어져 RF 신호(607)가 형성된다. 램프 제어를 위해 0으로 된 심볼을 앞뒤에 붙이는 것은, 정보 심볼들(611)의 소스나 0 값들의 소스(613)에 연결된 입력 선택기 또는 스위치(609)를 통해 값들을 쉬프트레지스터(608)로 입력함으로써 이뤄진다. 샘플 클럭(615)은 펄스 정형 필터로 직접 입력되거나, 또는카운터(617) 및 T 분할 카운터(619)로도 입력된다.카운터는 펄스 정형 필터로 입력되는 카운트치(621)를 발생한다. T 분할 카운터는 샘플 클록으로부터 쉬프트 레지스터로 입력되어 쉬프트 레지스터의 각 스테이지들에 클록을 제공하는 심볼 클럭(623)을 발생한다.

동작에 있어서, 제1정보 내장 심볼 a₀를 수신하는 즉시, 쉬프트 레지스터의 초기 상태(n=0)는 a_n-1= a_n-2=...=a_n-L= 0이 된다. 심볼들이 추가적으로 수신되면서, 그 심볼들은 쉬프트 레지스터로 쉬프트된다. 샘플 클록의 각 펄스(tick)마다, 카운터 또는 인덱스는 모듈로 T 만큼 업데이트된다; 즉,는 0, 1,...,T-1, 0, 1,..., T-1...의 시퀀스를 순환한다. 마지막 정보 심볼이 쉬프트 레지스터로 입력된 후, 입력 선택기는 쉬프트 레지스터의 상태가 a_n-1= ...=a_n-L+1= 0 및 a_n-L= a_N-1(N은 버스트 내 심볼들의 개수)일 때까지, 심볼 클록의 다음 L개의 클록 펄스 동안 0들을 수용하도록 스위칭된다. 이 레지스터 상태에서 일단=T-1에 도달되면 램프 다운이 완료된다.

N=148 심볼을 갖는 하나의 완전한 버스트에 대한 이러한 기술의 결과가 도 7의 도면에서 보여진다. 이 예에서, (도 8에 도시된) EDGE 펄스가 사용되고, 이때 T=4(즉, 심볼 당 네 개의 샘플), L+1=5(즉, 길이가 5인 쉬프트 레지스터)이다.

도 9는 각 출력 샘플에서의카운터의 값을 보이기 위해, 쉬프트 레지스터의 내용과 함께 주석을 달고, 새로운 심볼이 입력될 때마다 업데이트되는, 도 7의신호도와 유사한 신호도의 램프 중 상승 엣지의 분석도를 도시한 것이다. 램프 업은 기본적으로 쉬프트 레지스터로 들어오는 첫번째 정보 심볼 중 세 개의 심볼 주기 안에 완료된다.

도 10은 로그(dB) 스케일로 보여질 때의 램프의 상승 엣지를 도시한 것이다. 여기에서는 첫번째 심볼 주기 중의 신호 크기가 피크치로부터 아래로 40dB 이상임이 보여진다. (EDGE 사양을 따르는 시스템을 포함하는) 대부분의 시스템에서, 그러한 작은 신호 성분들은 측정가능한 시스템 성능 (가령, 과도기의 ACP)의 저하를 가져오지 않고도 심각하게 왜곡될 수 있다(가령, 0에서 클램프될 수 있다). 따라서 다양한 전력 증폭기 제어 신호들은 그러한 낮은 크기대에서 성능 저하 없이도 급작스럽게 스위칭될 수가 있으며, 이에 대해서는 이하에서 보다 상세히 설명할 것이다.

도 11은 도 9와 유사하나 마지막 정보 심볼 다음에 쉬프트 레지스터로 입력되는 0의 값을 가진 심볼들을 갖는 램프의 하강 엣지를 도시한 것이다. 이렇게 0으로 된 심볼들을 후반부에 부가시키는 것은, 인덱스 n=147일 때의 심볼 클록 이후, 그리고 n=148일 때의 다음 심볼 클록 이전에, 입력 선택기가 0의 소스로 스위치할 때 도 6의 실시예를 통해 이뤄진다.

도 12는 극형 변조기 구조, 즉 분리된 크기 및 위상 경로를 가진, 본 발명의 램핑 기술의 어플리케이션을 도시한 블록도이다. 하나 하나의 버스트에 기초하여, 구성(configuration) 정보 및 전송 정보가 모두 시스템 인터페이스(1202)를 통해 수신되고 내부 레지스터들(1205)에 저장된다. 예시의 목적으로, 구성 정보를 저장하는 레지스터 섹션(1204)과 전송할 정보(가령 데이터 심볼들)를 저장하는 레지스터 섹션(1201)이 따로 따로 도시되고 있다. 전형적 실시예에 있어서, 내부 레지스터(1206)는 이중 버퍼링된다. 이 방식에서는, 한 전송 버스트가 처리되고 있을 때, 다음 전송 버스트에 대한 데이터가 수신 및 저장된다. 구성 정보(1204) 및 타이밍 제어 정보(1240)는 일반적으로 이 전체 회로 내 여러 포인트들로 제공되는 것으로서 도시되어 있다.

데이터 심볼들은 심볼 클록(1205)에 따라 EDGE QAM 변조기와 같은 펄스 변조기(1203)로 입력된다. 변조기는, 가령 도 7에서와 같이로 주어지는 엔벌로프 신호와 같은, 복합 엔벌로프 신호(1207)를 발생한다. 엔벌로프 신호는 (CORDIC 변환기와 같은) 직사각형-에서-극형으로의 변환기(1109)에 의해 처리되어, 크기 및 위상 신호및를 발생한다.

전형적인 실시예에 있어서, 마지막 신호들은 비선형성이 보정되고 경로 지연 차를 책임지도록 시간 정렬된다. 따라서, 크기 신호는 AM/AM 룩업 테이블(1211)로 제공되고, 그 출력은 크기 지연 소자(1213)에 의해 제어량 만큼 지연되어져 출력가 발생된다. 위상 신호 및 크기 신호는 AM/PM 룩업 테이블(1215)로 제공되고, 그 출력는 위상 지연 소자(1217)에 의해 제어량 만큼 지연되어져 출력가 발생된다. 크기 지연 소자 및 위상 지연 소자의 지연은 연쇄 증폭기(1220)에서 적절한 크기 및 위상 정렬이 이뤄질 수 있도록 제어된다.

도시된 실시예에서, 특정 버스트에 대해 전력 레벨이 명시된 AM/AM 및 AM/PM정정 값들이 수신되어 구성 정보(1204)의 일부로서 버스트에 앞서 저장된다. AM/AM 및 AM/PM 정정 모두에 있어서, 불연속 선형 보간(piece-wise-linear interpolation)이 이용되는데, 이때 몇 몇 적은 수의 테이블 값들(가령, 8)이 사용되고 그 테이블 값들에 기초해 보간에 사용되는 실제 정정 값인의 함수로서 불연속 선형 정정 값 커브를 규정한다. 다른 실시예들에 있어서, 전력 레벨의 전영역에 대한 정정 테이블들이 회로 내에 저장될 수 있으며, 이로써 동작 중 시스템 인터페이스를 통해 정정값들을 얻을 필요를 사라지게 할 수 있다.

전형적 실시예의 연쇄 증폭기(1220)는 세개의 직렬 연결 스테이지들을 포함하며, 이들은 FET 디바이스 등을 이용해 구현된다. 스테이지들은 드레인 변조되고 스위치 모드에서 구동되거나, 저전력 동작시에는 "곱셈(multiplicative)" 모드에서 구동되는데, 이에 대해서는 여기 참조형태로 병합된, 2001년 4월 11일 출원한 미국 특허 출원 ______________(변호사 사건 번호. 110411LDM.US) "독립적 전력 제어 및 크기 변조를 하는 통신 신호 증폭기"에서 설명되어 있다. 연쇄 증폭기의 RF 입력 포트(1221)는 위상 포트로서 간주 될 수 있고, 스테이지들의 드레인(또는 전력 공급 입력)은 모두 합해 증폭 포트(1223)로서 간주될 수 있다.

증폭 포트는신호 및 전력 레벨 입력 신호에(1227)에 반응하는 드라이버 회로(1225)에 의해 구동된다.

위상 포트는 바람직하게는, VCO(1231)와 결합하는 (여기 참조 형태로 병합된) 당 출원인의 미국 특허 번호 6,094,101에 설명된 것과 같은 위상 안정적 주파수 락 루프를 구비한 디지털 위상 변조기인, 디지털 위상 변조기(1230)에 의해 구동된다. VCO에서 다시 디지털 위상 변조기로 가는 피드백 루프는 주파수 오프셋 회로(1232)를 포함한다. VCO(1231)는 가변적 이득 증폭기(VGA), 또는 다른 전력 레벨 입력 신호에 반응하는 가변적 감쇄기를 이용해, 연쇄 증폭기(1220)로부터 분리된다. 이와 다른 선택으로서, VCO가 버퍼 증폭기를 이용해 전력 증폭기로부터 분리될 수도 있다. 이러한 대안들은 (버퍼 증폭기의 경우) 0, (감쇄기의 경우) 마이너스, 또는 포지티브의 이득을 가질 수 있는 가변 이득 증폭기(1233)에 의해 도 12에서 나타내어진다.

타이밍 제어 블록(1240)은 심볼 소스와 드라이버 회로로 타이밍 신호를 제공하며, 또한 존재한다면 버퍼 증폭기로도 그것을 제공한다(이하에서 보다 자세히 설명됨).

도 12의 전송기는 디지털이 위주가 되며, 디지털과 아날로그 부분은 점선에 의해 분리되고 있다.

특히 EDGE 변조기의 램핑과 관련해 지금까지 설명된 것과 동일한 원리가 북미 디지털 셀룰라 또는 D-AMPS로도 알려진 IS-136과 같은 다른 변조 유형들을 포괄하도록 간단히 확장될 수도 있다. 그러나, D-AMPS의 세부사항은 이전의 방식에 대해 약간의 변형을 필요로 한다.

특히, 도 13에 도시된, D-AMPS에 사용되는 펄스 모양은 (5 심볼 주기의 유한 듀레이션을 가진 EDGE 펄스와는 달리) 이론적으로 무한 듀레이션을 가진다. 물론, 실제로 이 무한 듀레이션 펄스는 끝이 잘려지게 되며, 그 단절 간격의 선택(즉, 펄스가 잘려진 바깥 구간)이 출력 신호의 (인접 채널 전력--ACP-- 및 과도 ACP를 포함하는) 스펙트럼 특성을 결정한다. 상술한 램핑 방법을 이용하여, 저측 로우브(lobes)를 얻기 위해서는, 4-8 개의 심볼 주기 범위의 램프 업 시간과, 4-8개의 심볼 주기 범위의 램프 다운 시간에 해당하는 8-16 심볼 주기 범위의 단절 구간을 필요로 할 것이다. 불운하게도, 그러한 늘어진 램핑 시간은 D-AMPS 표준에서 규정된 3개의 심볼 주기 듀레이션을 초과한다. 따라서, D-AMPS, 또는 EDGE, D-AMPS 등을 포함하는 다중 QAM 변조를 위한 상기 방법을 이용하기 위해, 램프 가속화 메커니즘이 필요로되며, 그에 따라 D-AMPS의 늘어진 램핑 시간이 단축되어 규정된 램프 모양을 만족시킬 수 있다.

이 램프 가속화를 달성하기 위한 방법이 도 14에 도시된다. 여기서, D-AMPS QAM 변조기(1401)가 제공되며, EDGE와 관련하여 앞서 설명된 것과 같이, 0으로 된 심볼들이 버스트에 속하는 정보 심볼들의 앞과 뒤에 부가된다. 변조기는 규정된 심볼 레이트를 가진 디지털 출력 신호(1403)를 발생한다. 이 디지털 출력 신호는 타이밍 발생기(미도시)로부터의 제어 신호(1407)에 의해 제어되는 디스카드(discard) 유닛(1405)으로 제공된다. 램프 업 및 램프 다운인 동안, 제어 신호는 디스카드 유닛으로 제공되어 디스카드 유닛으로 하여금 선택된 샘플들을 버리도록 한다(이는 시간 베이스를 가속화하는 것과 동일한 효과를 갖는다). 예를 들어, 샘플이 하나 건너씩 버려지면 2 배의 가속화를 이룬다. 정보 버스트 도중에, 디스카드 유닛은 변조기로부터의 샘플 스트림을 그대로 통과시킨다.

전형적 실시예에 있어서, 램프 가속화를 이용한 램프 업 및 램프 다운 시간은 듀레이션이 3개의 심볼 시간으로 되어, 규정된 램프 형태를 만족시킨다.

최초 샘플링 레이트가 오버 샘플링되어 자연적으로 대역한정되므로, 샘플을 하나 건너씩 버리는 것이 스펙트럼의 측면 로우브(lobes)나 앨리아싱(aliasing)을 발생시키지 않으며, 신호 정보를 망치지도 않는다.

램프 가속화를 달성하는 다른 여러 수단들이 이 분야의 당업자들에게는 잘 알려져 있을 것이다. 예를 들어, 디스카드 유닛 대신, 당업자에게 알려진 형태의 임의의 가변 샘플 레이트 변환기(종종 비동기 샘플 레이트 변환기라고 칭함)가 사용될 수도 있다. 그러한 샘플 레이트 변환기를 이용할 때, 요망되는 가속화는 이산 값들에 한정되지 않으며 임의로 선택될 수 있다.

상술한 방법들은, 0으로 된 심볼들이 0 레벨의 출력 신호로 귀결되지 않는 GSM에 사용되는 GMSK 신호와 같은 PM 또는 FM(즉, 일정한(constant) 엔벌로프) 신호에 직접적으로 적용되지 않는다. 그러나, GMSK 신호의 경우에, 이상적인 스펙트럼은 실제적으로 EDGD 신호의 스펙트럼과 동일하며, 이는 EDGE에 사용되는 동일한 램프 형태가 GMSK에 대해서도 역시 사용될 수 있음을 의미한다. 하나의 특정 실시예에서, EDGE 펄스의 첫번째 절반인 p(0), p(1), ...,p(2.5T)는 램프 업을 위한 GMSK 램프 형태로서 사용되며, 그 나머지 EDGE 펄스인 p(2.5T), p(2.5T+1),...,p(4T+T-1)은 램프 다운을 위한 GMSK 램프 형태로서 사용된다. EDGE 펄스는 그 퓨리에 변환의 제곱 크기가 GMSK 통신 신호의 전력 스펙트럼과 대략 비례한다는 특징을 가진다.

도 15는 분리된 크기 및 위상 경로들을 가지는 극형(polar) 구조의 GMSK에 대한 상술한 램핑 기술의 어플리케이션을 도시한 것이다. 위상 경로는 GMSK PAM변조기(1501) 및 주파수 변조기(1503)을 포함하며, 그 둘이 결합하여 최종 GMSK 신호(1505)를 생성한다. (PAM 변조기는 GMSK에 맞춰진 임펄스 응답 g(t)를 갖는 펄스 정형화 필터를 구비한다). PAM 변조기는 비트 소스(미도시)로부터 비트들을 수신한다. 그 비트들은 PAM 변조기 및 주파수 변조기에 의해 사용되어져서 GMSK 신호(1505)를 발생하고, 이 신호는 비선형 전력 증폭기(PA)(1510)의 위상 포트로 제공된다. 크기 경로는 상술한 것과 같은 EDGE 펄스 p(t)로부터의 값을 사용하는 "하드-코드형" 램프 발생기(1511)를 구비하여 PA(1510)의 크기 포트로 제공되는 램프 신호(1512)를 생성한다. 타이밍 제어기(1513)는 시작 버스트 신호(1515)를 수신하고 램프 발생기 및 PAM 변조기를 위한 타이밍 신호를 생성한다. 특히, 램프 발생기 및 PAM 변조기는 정보 내장 신호가 비선형 PA의 위상 포트로 제공될 때까지, RF 출력 신호가 온전히 램프 업 되도록 동작된다.

비선형 PA를 사용함으로써, 발생 유닛들 간의 성능 변동은 예측가능할 정도로 작게 되며, 종래 기술에서 필연적으로 따랐던 유닛 별 램핑 측정이 사라질 수 있게 되었으며, 이는 선형 회로 디자인을 이용한 일반적인 기술에 비해 매우 중요한 잇점이다.

도 16은 크기 및 위상 정보를 결합한 하나의 신호 경로를 가지는 일반적인 I/Q 구조의 GMSK에 대한 상술한 램핑 기술의 어플리케이션을 도시한 것이다. 이 실시예에서, 도 15의 실시예의 PAM/FM 기능이 GMSK 복합 엔벌로프 발생기(1601), 곱셈기(1602) 및 I/Q 변조기(1603)로 대체된다. 타이밍 제어기(1613)는 시작 버스트 신호(1615)를 수신하여 램프 발생기 및 GMSK 복합 엔벌로프 생성기를 위한 타이밍 신호를 생성한다. 특히, 램프 발생기 및 GMSK 복합 엔벌로프 신호 발생기는 정보 내장 신호가 곱셈기(1602)로 적용될 때까지, 램프 발생기의 출력 신호가 램프 업 부분을 완결하도록 동작된다.

상술한 실시예들에서의 램프 발생기의 출력 r(t)가 도 17에 도시된다. 한 버스트의 시작은 t=0의 시간에 해당하고, 이때 램핑 업이 시작된다. 램핑 업은 t=2.5T인 시간에 완료되며, 그 결과 "램프-업된" 상태의 시작은 정보 비트들이 전송되는 동안 시작된다. 램프 업된 상태의 종료시, t=u로 정해진 시간에서 "램프 다운" 신호가 생성된다. 램프 다운 상태는 t=u+2.5T가 될 때까지 지속된다. 출력 r(t)는 따라서 다음과 같이 표현될 수 있다:

램프 업 상태의 듀레이션은 디지털 로직 디자인 분야의 당업자에게는 자명한 프로그래머블 카운터를 이용하는 디지털 로직 구성으로 정의될 수 있다. 카운터의 카운트 해제시, 램프 다운 신호가 인에이블된다. 이와 마찬가지로 가운터들은 r(t)를 규정하는데 사용되는 p(t) 값들을 찾는데 사용될 t와 u의 인덱스들을 생성하는 간단한 상태 머신 안에서 사용될 수 있다. 이와 같은 신호 r(t)를 제공하는 다른 수단들도 역시 사용될 수 있다.

p(t) 값을 직접 칩에 저장하는 대신, 일련의 값들의 N차 차이들을 저장함으로써 칩면적을 절약할 수 있다. 최초 시퀀스 값들을 "기억"하기 위해, 그들의 N차 차이들이 기억되고 N차 누적기를 이용해 처리되어, 그 출력은 최초 값들로 된 시퀀스가 된다. 이러한 기술이 도 6의 QAM 신호 발생과 마찬가지로 GMSK 램핑에도 적용될 수 있다.

상술한 방식으로 동작될 때 GMSK 신호들에 대해 램핑하는 것은 "시간적으로 간결"하다, 즉, 램프 업 및 램프 다운은 스펙트럼 요건과 일치해 가능한 한 빠르게 일어난다.

지금까지의 설명은 EDGE 및 D-AMPS와 같은 가변하는 엔벌로프 신호들과 GMSK와 같은 일정한 엔벌로프 신호들에 대한 바람직한 램핑 기술들에 대한 것이었다. 본 발명에 따른 다른 양상에서는, 슬롯에서 슬롯으로 (예를 들어 GMSK와 EDGE 사이에서) 변조를 스위치하는 양호한 과도 스펙트럼 특성을 가진 고품질 신호의 발생을 가능하게 한다. 이러한 방식의 동작은 모드 스위칭이 실시간으로 쉴 새 없이 이루어지는 전형적인 멀티 모드 동작을 가능하게 하는 극성 변조를 이용해 쉽사리 달성된다.

도 18(도 18a 및 도 18b)은 멀티 모드 동작을 위해 변형된, 도 12에서와 같은 극성 변조기 구조를 도시한 것이다. 이 특정 실시예에서는, 도 12의 EDGE QAM 변조기에 더하여, D-AMPS QAM 변조기(1822), GMSK PAM 변조기(1804), 및 (선택 가능한 것으로서) AMPS 보간기(1899)들 역시 제공되고, 그 각각은 샘플 클록(1805)에 따라 비트/심볼/워드를 수신한다. 도 15 및 도 16에서와 같은 GMSK 램프 발생기(1810) 역시 제공된다.

또, 세 개의 스위치가 제공되어, 타이밍 발생기(1840)에 의해 제어된다. 한 스위치(SW1)는 R/P(직사각형 형태에서 극성 형태로의) 변환기(1809)의 입력단에 제공되어 EDGE QAM 변조기(EDGE 모드)의 출력과 D-AMPS QAM 변조기(D-AMPS 모드)의 (레이트 변환된) 출력 사이에서 선택을 행한다. 다른 스위치(SW2)는 AM/AM LUT(룩업 테이블)의 입력단에서 제공되어져 R/P 변환기(EDGE 또는 D-AMPS 모드)의 출력과 GMSK 램프 발생기(GMSK 모드) 사이에서 선택을 행한다. 또 다른 스위치인 SW3는 AM/PM LUT의 입력부에서 제공되어 R/P 변환기(EDGE 또는 D-AMPS)의 출력, GMSK PAM 변조기(GMSK 모드)의 출력, 및 AMPS 보간기(AMPS 모드)의 (레이트 변환된) 출력 사이에서 선택을 행한다.

모드 선택은 시스템 인터페이스(1802)를 통해 이뤄진다. 선택된 모드는 시스템 인터페이스를 통해 수신되어 저장되고 회로 내에서 예를 들면 디지털 위상 변조기를 포함하는 여러 포인트들로 보내지는 구성 정보(1804)에 영향을 미칠 것이다.

비동기 레이트 변환기(1897)는 D-AMPS 및 AMPS 동작을 위해 필요한 레이트 변환을 수행하며, 이것은 지금부터 설명될 것이다.

도 18의 멀티 모드 전송기의 일실시예에 있어서, CORDIC 변환기 및 이어지는 크기 및 위상 경로들은 샘플 클록 주파수가 13MHz일 때 6.5 MHz 샘플링 레이트에서 동작하도록 설계된다. 이러한 구성은 EDGE나 GMSK 변조에 있어 전혀 어려움을 갖지 않는데, 이는 그들의 심볼 레이트들이 모두 13/48 MHz=270.833 kHz와 동일하기 때문이다. 6.5 MHz인 샘플링 레이트에서, EDGE QAM 변조기 및 GMSK PAM 변조기에서 심볼 당 24개의 샘플들이 발생된다. 그러나, QPSK 및 AMPS는 이러한 규칙을 따르지 않는다. QPSK 심볼 레이트는 24.3 kHz이고, 이것은 균등하게 6.5MHz로 나누어진다. 또, FM 변조기를 구동할 일반적인 기본대역 칩의 DAC로의 AMPS 입력에 사용되는 샘플 레이트에 대해서는 표준화가 되어 있지 않다.

AMPS 기본대역 신호에 대해 기본대역 칩이 이용할 수 있는 어떤 샘플 레이트를 지원하도록, 레이트 변환기(1897)는 비동기 레이트 변환기이다. 여기서 설명된 실시예에서, 레이트 변환기는 입력 샘플 레이트에 관계없이 6.5MHz 레이트의 출력 샘플을 제공한다. 또한, 동일한 실시예에서, 레이트 변환기는 D-AMPS QAM 변조기를 위한 클록 신호(미도시)를 발생하며, 그에 따라 레이트 변환기는 다른 입력 샘플이 요구될 때 D-AMPA QAM 변조기에게 알린다. 그에 따라, 레이트 변환기는 변조기로부터 데이터를 효과적으로 "빼온다(pull)". 이는 연속적인 스테이지들을 통해자신의 데이터를 "밀도록(push)"하는 변조기를 구동하는 주기적 클록과는 반대이다. 이와 같이, AMPS 모드에서, 레이트 변환기는 앞으로 설명할 AMPS 보간기(1899)로부터 데이터를 빼온다.

(연속 전송 모드인) AMPS에 있어서, 기본대역 프로세서가 최소한으로 오버 샘플링된 데이터를 가지는 전송기를 제공한다고 전제된다. 일반적인 전송기에 있어서, 이러한 샘플들은 DAC로 보내져서 일반적인 FM 변조기를 구동한다. 본 발명의 시스템에서, 이러한 샘플들은 훨씬 높은 샘플 레이트를 얻도록 처리되고, 그리고 나서 여기서 정밀한 위상 안정 FM 변조기로서 동작하는 디지털 위상 변조기를 구동한다. AMPS 보간기(1899)는 일반적인 8x 보간기일 것이며, 그 출력은 레이트 변환기(1897)로 제공된다. 예를 들어, 13 MHz 기준 클록을 사용하고 AMPS 샘플을 위해 40 kHz 입력 샘플 레이트를 사용할 때, 8x AMPS 보간기(1899)는 AMPS 레이트를 320 kHZ까지 끌어 올리고, 샘플 레이트 변환기(1897)는 샘플 레이트를 6.5 MHz로 변환한다.

도 12에서와 같은, 도 18의 전송기는 디지털 위주이며, 디지털과 아날로그 부분들은 점선에 의해 분리되어 있다. 디지털 부분은 가령 CMOS 집적 회로와 같은 단일 집적 회로의 형태로 구현된다.

본 발명에 따른 램핑 모양의 특징은 다양한 전력 증폭기 제어 신호들이 성능 저하 없이 상기 적은 크기의 시간대인 동안에 급작스럽게 스위칭될 수도 있게 한다. 램핑 및 극성 변조기 구조의 비선형 전력 증폭기의 전체적인 제어 사이의 상호 동작의 예가 도 18을 참조해 설명될 것이다.

신호 PB, P1 및 Pout은 버퍼 증폭기(1833), 제1 및 제2전력 증폭기 스테이지(1820a 및 1820b), 그리고 최종 증폭기 스테이지(1820c)를 각각 전원 온 및 전원 오프하는데 사용된다. 상승 엣지 램프 및 하강 엣지 램프와 관련된 이들 신호의 타이밍은 양호한 과도 스펨트럼 성능(불량한 타이밍의 턴 온 또는 턴 오프 효과에서 기인하는 글리칭(glitching)이 매우 적거나 아예 없는)을 얻도록 제어하는데 있어 중요하다. 앞서 설명한 바와 같이, 요망되는 램핑 특성은 변조기의 출력(가령, EDGE에서와 같은 QAM 변조기)의 크기나 램프 발생기(가령, GMSK에서와 같은)로부터 얻어질 것이다. 부가적 타이밍 로직이, 요망하는 PB, P1 및 Pout을 생성하기 위해 제공된다. 이러한 로직의 구현은 이러한 신호들과 상술한 다른 신호들 사이의 바람직한 관계를 보이는, 도 19의 타이밍도로부터 이 분야의 당업자라면 자명한 것이 될 것이다. 그러나 실은 도 19는 GMSK의 예를 도시한 것이며, 유사한관계가 PB, P1 및 Pout의 신호들과 EDGE 예의 타이밍 신호들(가령, 입력 선택기를 제어하는데 사용되는 신호 또는 카운터) 사이에 유지된다.

이제 도 19를 참조하면, 주파수 변조기 및 RF 출력 사이의 순서에 따라(도 18), 증폭기들이 계속해서 턴 온 되고 그 반대의 시퀀스로 턴 오프됨을 알 수 있다. 최고 품질의 신호를 얻기 위해, PB, P1 및 Pout에 대한 스위칭 포인트는 r(t)의 낮은 진폭 시간대에 해당하도록 선택되어져야 하고, 그에 따라 관련 스위칭 과도기가 작아진다. 선택 가능한 것으로서, 전력의 낭비는 PB, P1 및 Pout 신호들 각각의 "온" 타임을 최소화함으로써 피할 수 있다. 이러한 목적은, 도 19에서 도시된 바와 같이, r(t)가 이미 램프 업 상의 0 아닌 값이 될 때까지 PB, P1 및 Pout을 스위칭 온 하지 않고, r(t)가 램프 다운상의 0값에 이르렀기 전에 그 신호들을 스위칭 오프함으로써 달성된다.

어떤 특정한 구현예에서, 도 19에 도시된 일반적인 타이밍 관계를 떠나, 더 정확한 타이망 관계들이 실험적으로 조정되어 과도적 스펙트럼 성능 및 시간적 간결성을 최적화할 수 있을 것이다. 이러한 과정은 "소프트" 또는 프로그램 가능한 타이밍 로직을 이용해 도모될 수 있으며, (제조 도중에 모든 유닛에 대해 재수행되는 것이 아니라) 주어진 구현예에 대해 딱 한번만 행해져야 한다.

지금까지, QAM(예를 들어, EDGE, D-AMPS) 신호 및 비QAM(예를 들어 GMSK) 신호 모두의 램핑을 가능하게 하고, 서로 다른 변조기들(예를 들어, EDGE 및 GMSK) 사이에 글리치 없이 쉴 새 없는 스위칭을 가능하게 하는, 고집적 레벨로 다뤄질 수 있는 극형 변조기 구조를 설명하였다. 유닛별 측정은 필요로되지 않으며, 램프 형태들은 설계시 고정되도록 한다. 타이밍 제어 신호 역시 설계시 고정될 수 있는데, 이는 그 신호들이 주로 디지털 이벤트 또는 조건과 관련되기 때문이다. 기술된 특정 램핑 방법들은 폭이 좁은 상승 및 하강 엣지 램프 및, 매우 낮은 과도기(즉, 매우 양호한 과도적 스펙트럼 특성)를 제공한다.

상술한 기술들은 여러 범주의 신호 유형들에 있어 일반적인 것임을 알 수 있다. QAM 신호는 구적법(quadrature)의 기술을 이용해 생성된 모든 신호을 포함하고, 계획적인 크기 변동을 포함한다. CDMA를 포함하는 QPSK 신호들은, 광대역이든 아니든 간에, OFDM과 같이 모든 형태들에 포함된다.

이와 마찬가지로, 비QAM 신호들은 구직법을 이용해 생성되었든 그렇지 않았든, 계획적인 엔벌로프 변동을 포함하지 않는 모든 신호들을 의미한다. GMSK 및 AMPS 이외에, 그러한 신호들은 변조 방식이 FM, PM 또는 일반적인 각 변조이든 간에, 연속 위상 변조(CPM) 클래스를 포함한다.

도 20(도 20a 및 도 20b)을 참조할 때, 상술한 도 18과 동일한 일반적 구조는, WDCMA, cdma2000 등과 같은 CDMA 및 그 변형 등의 추가적 전송 표준들에 대해 확장되어질 수 있다. 이러한 실시예에서, (도 18의 실시예와 비교할 때) 적은 개수의 추가 블록들이 필요로 되며, 이들은 CDMA의 변형("xCDMA")을 지원하는 용도로서 바람직할 수도 있다. 이러한 추가적 블록들은 CDMA 발생기, 비선형 필터링 블록, 별개의 샘플 레이트 변환기, 및 스위치 모드 전력 서플라이를 포함한다.

CDMA 신호 발생기에 대한 수요는 명백하다. 나머지 블록들의 필요성에 대해서는 간단히 설명될 것이다.

CDMA 신호의 경우에, 신호 궤적은 매우 빈번하게 원점을 통과한다(즉, 신호가 0이 되거나 0 아닌 것이 된다). 일반적으로 RF 증폭기들에 있어서, 매우 작은 신호들을 정밀하게 발생시키는 것은 리키지(leakage) 현상으로 인해 문제가 될 수 있다. 특히 극형 변조기들의 경우, 그러한 신호 궤적들은 위상 성분의 허용 불가능한 대역폭 확장을 야기한다. 예를 들어, 원점을 통과하는 직선 신호 궤적의 경우, 신호가 원점을 통과하는 순간에 순간적인 180도 위상 쉬프트가 일어난다. 이론적으로는, 극형 변조기를 이용하는 그러한 신호를 발생하기 위해, 유한한 위상 대역폭이 필요로 된다. 실질적으로는, 그러한 극적인 위상 대역폭 요건을 제거할 필요가 있게 된다.

위상 대역폭 제한을 만족하도록 어떤 최소한의 요구되는 양만큼 신호 궤적을 바꾸는 동시에 합당한 신호의 무결성을 유지하는 절차를 여기에서는 비선형 필터링이라 말한다. 본질적으로, 원점에 대해 "배타 존(zone)"이 설정된다. 신호 발생기로부터의 심볼 또는 칩 스트림이 모니터링되어, 신호 궤적의 결과가 그 배차 존으로 들어가려 한다는 것을 검출할 때, 적절한 정정 팩터들이 산출되고 심볼 또는 칩 값들에 더해져서 그러한 일이 발생되는 것을 (크게) 막는다.

비선형 필터링은 여기 참조형태로 병합되는, 본 출원과 동일한 날짜에 출원된 ___________제목의 동시 계류 출원___________(사건번호 111019NLF.US)에 자세히 설명되어 있다.

상이한 통신 표준에 대한 상이한 칩 레이트 및 상이한 심볼들 때문에, xCDMA와 같은 특정 표준에 있어서 다중의 심볼 또는 칩 레이트에서 구동하는 별도의 샘플 레이트 변환기를 제공하는 것이 간편한 것이 될 수 있을 것이다. 본 발명의 예에서, 비선형 필터로부터의 출력 신호는 별도의 샘플 레이트 변환기로 제공된다. 앞서 설명한 다른 신호 종류들에서와 같이, 직사각형태에서 극형태로의 변환이 뒤따른다.

xCDMA 유형의 신호들은 보통 높은 피크 대 평균 비율을 가진다. 따라서 효율적인 동작을 위해, 어떤 특정 순간에라도 신호 수요에 따라 전력 증폭기에 제공되는 전압을 효과적으로 가변시키기 위한 스위치 모드 전력 전환기가 제공됨이 바람직하다.

도 20의 주요한 부가적 기능들이 설명되었지만, 도 20의 전체 시스템이 앞서 언급된 동작의 원리를 보강하는 몇 몇 예들 안에서 설명될 것이다.

데이터 및 구성 정보는 시스템 인터페이스 버스(2001)를 통해 수신된다. 데이터는 데이터 버퍼(2003)에서 버퍼링된다. 구성 정보는 인터페이스 로직(2005)을 지나서 시스템 전역에 걸친 여러 레지스터들(미도시)에 저장된다.

선택된 신호 유형에 따라, 데이터 버퍼로부터 데이터가 다양한 신호 발생기들 중 해당하는 하나로 제공되며, 그 신호 발생기들에는 예를 들어 xCDMA 발생기(2007a), EDGE 발생기(2007b), IS136 발생기(2007c), GMSK 발생기(2007d), 및 AMPS의 경우 발생기 대신 보간 필터(2007e)가 포함된다.

샘플 레이트 변환은 한 개 이상의 신호 유형들에서 필요로 될 가능성이 있다. 본 발명의 예에서, 레이트 변환은 GMSK가 아닌 각각의 신호 유형들에 대해 수행된다. 특히, 공유 샘플 레이트 변환기(2009)가 IS136 및 AMPS를 위해 사용되고,별도의 샘플 레이트 변환기(2011)는 xCDMA를 위해 제공된다. 이러한 구성 외에 다른 구성 역시 가능하다는 것은 명백하다.

두 종류의 신호는 (각 변조에 대응하는) 일정한 엔벌로프 및 가변 엔벌로프로 구별될 수 있다. 각 변조된 신호들(이 경우 GMSK 및 AMPS의)을 위해 발생된 샘플들은 이미 극형태로 되어 있다; 즉, 위상 정보가 명시되고 크기 정보는 고정되어 함축적인 것으로 되어 있다. 가변 엔벌로프 신호들(가령, xCDMA, EDGE, 및 IS136)에 있어서, 생성된 샘플들은 CORDIC 변환기(2013)과 같은 적합한 변환기를 이용해 극형태로 변환된다.

일정한 엔벌로프 신호에 의해 운반되는 메시지는 위상으로만 전달될 수 있지만, 그 신호는 버스트되어, 즉 불연속 버스트들로서 전송되어, TDMA 동작을 달성할 수 있다. 이러한 버스팅은 본 발명의 실시예에서 다른 소스로부터 "누락된" 크기 정보를 제공함으로써 달성된다. 본 발명의 예에서는, 따라서 GMSK 램프 발생기(2015)가 제공된다. 램프 발생기는 종래의 방식이나, 여기 참고형태로 참조된 동일 날짜에 동시 출원되어 계류중인 미국 특허 번호 09/833,967 (사건번호. 110411QPR.US) "통신 전송기에서의 고품질 전력 램핑"에 기술된 것과 같이 구현될 수 있다.

상술한 것으로부터 알 수 있듯이, 신호 Rc(CORDIC 변환기로부터 나온 것이든 램프 발생기로부터 나온 것이든 간에)와(CORDIC 변환기로부터 나온 것이든 GMSK 발생기로부터 나온 것이든 간에)는 신호 유형에 관계없이 바람직한 신호를 동일한 방식으로 나타낸다. 바람직한 RF 신호의 생성을 달성하기 위해, 이들 수량이 각자의 신호 경로들로 제공되기 전에 그들에 대해 추가적으로 다뤄야 할 필요가 있다.

보다 상세하게 말하면, 저왜곡 출력 성능을 달성하기 위해, 디지털 전치왜곡(predistortion)이 크기 및 위상 경로들 모두에 적용된다. 도시된 실시예에서, 전치왜곡은 AM 투(to) AM 정정 블록(2017) 및 AM 투 PM 정정 블록(2019)(이들은 룩업 테이블들로도 구현될 수 있다)을 이용해 수행된다. AM 투 AM 왜곡이 RF 증폭기들에서 일반적으로 공통된 것인 반면에, AM 투 PM 왜곡은 극형 변조와 관련히 특정하게 제기된다. 이들 정정 블록들은 그들 각자의 신호들로, 왜곡이 상쇄될 수 있게 전력 증폭기(2020)에 의해 생성되도록 기대되는, 왜곡과 반대되는 왜곡 특성을 적용한다.

또, 극형(polar) 구현예에서, 위상 경로 및 크기 경로 사이의 신호 지연에서의 차에 대한 조정이 이뤄져서 위상 성분 및 크기 성분이 전력 증폭기에서 동기될 수 있도록 해야 한다. 변조 지연 조정 블록(2018)이 이러한 동작을 수행한다. 변조 지연 조정 블록은 지연 조정 블록을 통해 전력 증폭기까지의 한 신호 경로에서의 지연의 합이 지연 조정 블록을 통해 전력 증폭기까지의 다른 신호 경로 상의 지연의 합과 동일하게 되도록 동작한다. 따라서 신호 (디지털 값) R_D및는 신호 경로의 지연 특성과 전력 증폭기의 왜곡 특성을 고려한, 바람직한 신호를 나타낸다. 이 신호들은 원하는 RF 신호의 생성을 달성하기 위한 각자의 신호 경로에 적용된다. 위상 신호 경로와 그에 뒤 이어 크기 신호 경로에 대해 지금부터 설명할 것이다.

위상 경로에서, 위상-정밀 주파수-동기 루프(FLL)라 칭하는 구조(2030)는 친숙한 위상 동기 루프(PLL)과는 다른 방식으로 동작한다. 두 루프들에서, 기준 신호가 VCO(2031)와 같은 제어 오실레이터로부터 도출된 피드백 신호와 비교되어, 그 오차 신호가 발생된다. 오차 신호는 필터링되어 VCO에 대한 제어 신호를 제공하며, 이때 제어신호는 오차 신호를 최소화하거나 0으로 만들도록 VCO에 영향을 미친다.

그러나, 대부분의 PLL과는 달리 본 발명의 위상 정밀 FLL은 디지털이고 주파수에 기반해 동작한다. 따라서, VCO에서 도출된 피드백 신호(2033)는, 시그마-델타 주파수-투(to)-디지털 변환기(FDC)(2035)를 이용해, 아날로그 신호에서 시간에 따라 가변하는 주파수 신호의 정밀한 디지털 형태로 변환된다. 이와 유사하게, DDS 블록(2037)은 각 변조 용도로 원하는 위상 변동을 나타내는 신호를 원하는 캐리어 주파수에 대한 지식과 함께 사용하여, 원하는 신호의 시간 가변 주파수의 정밀한 디지털 형태를 제공한다. 디지털 루프 필터(2038)는 기준 신호와 디지털 피드백 신호의 차를 구하여 그 결과를 필터링함으로써 VCO를 위한 제어 신호(2039)를 발생한다.

오프셋 회로(2040)는 서로 다른 채널 주파수들 사이의 주파수 호핑(hopping)을 제공한다. 예시된 실시예에서, 오프셋 회로는 합성기(2041), 오프셋 PLL(2043), 및 믹서(2045)를 포함한다. 합성기는 기준 클록(예를 들어, 13MHz)을 수신한다. 동일한 기준 클록이 클록 발생기 및 클록 곱셈기 회로(2050)에 의해서도 사용되어 다양한 내부 클록 신호들을 생성하는데 쓰인다.

위에서 참조된 특허에 보다 충분하게 서술된 바와 같이, 본 발명의 시스템은 멀티 포인트 변조를 이용한다. 위에서 기술한 제어 경로는 루프 필터를 포함하여 "느린" 변조 경로를 형성한다. 또, 그 루프 필터를 지나치는 "빠른" 변조 경로가 제공된다. 그 두 변조 경로에 의해 발생된 제어 신호는 가산기(2061)에서 합쳐져서 VCO를 위한 최종 제어 신호(2063)로서 제공된다.

빠른 경로 안에서, 곱셈기(2065)는 위상 성분을 스케일 팩터(2066)와 곱하고, 그 결과는 DAC(2067)에 의해 변환된다. DAC의 출력 신호(2068)는 가산기로 제공된다. MultCal 블록(2069)는 루프 필터와 협동으로 곱셈/계측 동작을 수행하여 원하는 스케일 팩터를 결정한다.

VCO의 출력 신호(2032)는 RF 입력 신호로서 전력 증폭기로 제공된다. 그러나, VCO의 출력 신호는 다만 위상 정보만을 운반한다. 전력 증폭기에 의해 발생된 RF 출력 신호의 크기 변동량은 전력 증폭기의 전력 공급을 변조함으로써 얻어진다. FET 능동 소자들을 구비한 전력 증폭기의 경우, 이러한 기술은 드레인 변조라 칭해진다. 예시된 실시예에서, 전력 증폭기(2020)는 적어도 세가지 스테이지들을 포함하는데, 이때 두번째와 세번째 스테이지들인 Drain 2(2022) 및 Drain 3(2023)로 드레인 변조가 적용된다. Drain 2 및 Drain 3은 각자의 통과 트랜지스터(2024 및 2025)를 통해, "미가공" 배터리 전압으로부터 나온 공급 전압 Vbat'과 결합된다. 특히, 배터리(2027)는 스위치 모드 전력 변환기(SMPC)(2029)와 연결되어, 그 변환기에서, 원하는 RF 신호를 발생하는데 꼭 알맞는 (도시된 회로 구성에 주어진) 레벨로 전압이 효과적으로 감소된다.

예시된 실시예에서, Drain 3으로 제공되는 전압 레벨은 원하는 전력 레벨 및 크기 성분 R_D둘 모두에 종속된다. 또, 클립 검출이 수행되어져 신호 왜곡을 낳을 지 모르는 최종 증폭기 스테이지의 새츄레이션을 방지하게 된다. 그러면 멀티플라잉 DAC(2031)가 제공되어 R_D형태의 주 입력 신호 및 두개의 다른 신호들인 전력 레벨 신호(2033) 및 클립 검출 신호(2035)에 반응한다. 나중에 언급한 두 신호들은 함께 사용되어 멀티플라잉 DAC의 곱셈기를 결정한다. DAC 클록 발생기(2037)는 멀티플라잉 DAC를 제어하여 신호 R_D의 레이트로 동작하게 한다.

멀티플라잉 DAC의 출력 신호(2039)는 안티-앨리아싱 필터(2041)를 이용해 필터링되고 전력 드라이버(2043) 및 SMPC로 제공된다. 전력 드라이버(2043)는 통과 트랜지스터를 구동해 Drian 3 전압을 제어한다. 클립 검출 회로(2045)는 클립핑의 시작을 검출하고 멀티플라잉 DAC의 곱셈자를 감소시켜 클리핑이 되지 않게 한다.

적어도 어떤 동작 모드들에서는, Drain 2로 공급되는 전압 레벨이 일부 멀티플라잉 DAC의 출력 신호에 의존하는데, 이는 이 신호가 전압 Vbat'을 제어하기 때문이다. 그러나, Drain 2 및 Drain 3 제어를 따로 따로 최적화시키기 위해, 디지털 전력 레벨 신호(2031)가 별도의 DAC(2047)를 이용해 변환되고, 그 출력 신호가 드라이버 회로(2049)로 제공된다. 드라이버 회로는 통과 트랜지스터(2024)를 구동해 Drain 2 전압을 제어한다.

이 분야의 당업자에게는 본 발명이 발명의 개념 및 본질적 특징으로부터 벗어남 없이 다른 특정 형태들로 실시될 수 있음을 이해할 것이다. 여기에 개시된실시예들은 다만 예시적인 것으로서 발명을 제한하려는 것이 아니다. 본 발명의 범주는 상술한 설명이 아닌 첨부된 청구항들에 의해 정해지고, 동일한 취지 및 범위 내에서 발명에 대한 모든 변형이 이뤄질 수 있다.

Claims

멀티 모드 알에프(RF) 통신 방법에 있어서,

제1타임슬롯 도중에, 일정한 엔벌로프 변조를 이용한 제1통신 규격 및 가변 엔벌로프 변조를 이용한 제2통신 규격 가운데 하나에 따라 제1통신 신호를 전송하는 단계;

상기 제1타임슬롯의 끝에서 상기 제1통신 신호를 램프 다운(ramp down)하는 단계; 및

인접하는 제2타임슬롯 도중에, 제2통신 신호를 램프 업하고 상기 제1통신 규격 및 상기 제2통신 규격 중 다른 하나에 따라 제2통신 신호를 전송하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제1항에 있어서, 상기 제1 및 제2타임슬롯에서의 통신 신호의 전력 레벨을 독립적으로 설정하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제1항에 있어서,

제1통신 신호가 위상 성분만을 구비한 일정한 엔벌로프 신호가 아니면, 제1통신신호를 변환하여 제1통신 신호의 위상 성분과 크기 성분을 구하는 단계; 및

제2통신 신호가 위상 성분만을 구비한 일정한 엔벌로프 신호가 아니면, 제2통신 신호를 변환하여 제2통신 신호의 위상 성분과 크기 성분을 구하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제3항에 있어서,

제1통신 신호가 위상 성분만을 구비한 일정한 엔벌로프 신호이면, 제1통신 신호에 대해, 제1통신 신호의 램프 신호를 생성하는 저장치(stored-value) 램프 발생기를 제공하는 단계; 및

제2통신 신호가 위상 성분만을 구비한 일정한 엔벌로프 신호이면, 제2통신 신호에 대해, 제2통신 신호의 램프 신호를 생성하는 저장치 램프 발생기를 제공하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제4항에 있어서,

AM/PM 정정 테이블을 제공하는 단계; 및

제1통신 신호 및 제2통신 신호의 위상 성분들을 상기 AM/PM 정정 테이블로 제공하여 제1 및 제2의 정정 위상 성분들을 구하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제5항에 있어서,

AM/AM 정정 테이블을 제공하는 단계; 및

제1통신 신호 및 제2통신 신호의 크기 성분들 또는 램프 신호들을 상기 AM/AM 정정 테이블로 제공하여 제1 및 제2의 정정 크기 성분들을 구하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제6항에 있어서,

제1타임슬롯 도중에: 크기 드라이버 회로를 이용해, 상기 제1의 정정 크기 성분에 따라 연쇄 증폭의 크기 포트를 제어하는 단계; 및 위상 드라이버 회로를 이용해 제1의 정정 위상 성분에 따라 연쇄 증폭의 위상 포트를 제어하는 단계를 포함하고,

제2타임슬롯 도중에: 크기 드라이버 회로를 이용해 제2의 정정 크기 성분에 따라 연쇄 증폭의 크기 포트를 제어하는 단계; 및 위상 드라이버 회로를 이용해 제2의 정정 위상 성분에 따라 연쇄 증폭의 위상 포트를 제어하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제7항에 있어서, 상기 위상 드라이버 회로는 VCO를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제7항에 있어서, 상기 위상 드라이버 회로는 위상-안정 주파수 동기 루프(phase-stable frequency locked loop)를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제6항에 있어서,

제1통신 신호의 정정된 크기 성분 및 정정된 위상 성분의 시간 정렬(time alignment)을 수행하여, 제1통신 신호의 시간 정렬된 크기 정정 성분 및 시간 정렬된 위상 정정 성분을 생성하는 단계; 및

제2통신 신호의 정정된 크기 성분 및 정정된 위상 성분의 시간 정렬(time alignment)을 수행하여, 제2통신 신호의 시간 정렬된 크기 정정 성분 및 시간 정렬된 위상 정정 성분을 생성하는 단계를 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제1항에 있어서, 상기 일정한 엔벌로프 변조는 GMSK이며, GMSK 신호가 생성됨을 포함함을 특징으로 하는 멀티 모드 RF 통신 방법.
제11항에 있어서, 상기 GMSK 신호의 램프 모양은 EDGE 규격에 따른 통신 신호를 생성하는데 사용되는 펄스 모양에 따라 정해짐을 특징으로 하는 멀티 모드 RF 통신 방법.
제11항에 있어서, 상기 가변 엔벌로프 변조는 QAM이고, 상기 제2통신 규격은 EDGE이며, EDGE 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 방법.
제13항에 있어서, 상기 EDGE 신호의 램프 모양은,

소정 시퀀스의 심볼들을, 통신할 정보 심볼 시퀀스에 부가하여 증가된 시퀀스의 심볼들을 만드는 단계; 및

상기 증가된 시퀀스의 심볼들에 대한 변조를 수행하여 원하는 램프 모양을 보이는 엔벌로프 신호를 생성하는 단계에 의해 구해짐을 특징으로 하는 멀티 모드 RF 통신 방법.
제1항에 있어서, 상기 가변 엔벌로프 변조는 QAM이고, 상기 제2통신 규격은 EDGE이며, EDGE 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 방법.
제15항에 있어서, 상기 EDGE 신호의 램프 모양은,

소정 시퀀스의 심볼들을, 통신할 정보 심볼 시퀀스에 부가하여 증가된 시퀀스의 심볼들을 만드는 단계; 및

상기 증가된 시퀀스의 심볼들에 대한 변조를 수행하여 원하는 램프 모양을 보이는 엔벌로프 신호를 생성하는 단계에 의해 구해짐을 특징으로 하는 멀티 모드 RF 통신 방법.
제15항에 있어서, 상기 일정한 엔벌로프 변조는 GMSK이며, GMSK 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 방법.
제17항에 있어서, 상기 GMSK 신호의 램프 모양은 EDGE 규격에 따른 통신 신호를 생성하는데 사용되는 펄스 모양에 따라 정해짐을 특징으로 하는 멀티 모드 RF통신 방법.
멀티 모드 알에프(RF) 통신 장치에 있어서,

제1시간슬롯인 도중에, 일정한 엔벌로프 변조를 이용한 제1통신 규격 및 가변 엔벌로프 변조를 이용한 제2통신 규격 가운데 하나에 따라 제1통신 신호를 전송하는 수단;

상기 제1타임슬롯의 끝에서 상기 제1통신 신호를 램프 다운(ramp down)하는 수단; 및

인접하는 다음 타임슬롯 도중에, 제2통신 신호를 램프 업하고 상기 제1통신 규격 및 상기 제2통신 규격 중 다른 하나에 따라 제2통신 신호를 전송하는 수단을 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제19항에 있어서, 상기 제1 및 제2타임슬롯에서의 통신 신호의 전력 레벨을 독립적으로 설정하는 수단을 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제19항에 있어서, 위상 성분만을 구비한 일정한 엔벌로프 신호가 아닌 통신 신호를 변환하여 그 통신 신호의 위상 성분 및 크기 성분을 얻는 수단을 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제21항에 있어서, 상기 제1통신 신호 및 제2통신 신호 중 하나에 대한 램프신호를 생성하는 저장치(stored-value) 램프 발생기를 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제22항에 있어서, 제1 및 제2 통신 신호의 위상 성분들이 제공되어 제1 및 제2의 정정된 위상 성분들을 얻도록 하는 AM/PM 정정 테이블을 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제23항에 있어서, 제1 및 제2 통신 신호의 크기 성분들 또는 램프 신호들이 제공되어 제1 및 제2의 정정된 크기 성분들을 얻도록 하는 AM/AM 정정 테이블을 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제24항에 있어서,

크기 포트 및 위상 포트를 구비한 연쇄 증폭부;

제1 및 제2의 정정된 크기 성분들에 반응하여 상기 연쇄 증폭부의 크기 포트를 제어하는 크기 드라이버 회로; 및

제1 및 제2의 정정된 위상 성분들에 반응하여 상기 연쇄 증폭부의 위상 포트를 제어하는 위상 드라이버 회로를 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제25항에 있어서, 상기 위상 드라이버 회로는 VCO를 포함함을 특징으로 하는멀티 모드 RF 통신 장치.
제25항에 있어서, 상기 위상 드라이버 회로는 위상-안정 주파수 동기 루프를 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제24항에 있어서,

상기 정정된 크기 성분들과 정정된 위상 성분들의 시간 정렬을 수행하여 각 통신 신호에 대해 시간 정렬된 크기 정정 성분 및 시간 정렬된 위상 정정 성분을 발생하는 수단을 포함함을 특징으로 하는 멀티 모드 RF 통신 장치.
제19항에 있어서, 상기 일정한 엔벌로프 변조는 GMSK이며, GMSK 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 장치.
제29항에 있어서, 상기 GMSK 신호의 램프 모양은 EDGE 규격에 따른 통신 신호를 생성하는데 사용되는 펄스 모양에 따라 정해짐을 특징으로 하는 멀티 모드 RF 통신 장치.
제29항에 있어서, 상기 가변 엔벌로프 변조는 QAM이고, 상기 제2통신 규격은 EDGE이며, EDGE 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 장치.
제31항에 있어서,

소정 시퀀스의 심볼들을, 통신할 정보 심볼 시퀀스에 부가하여 증가된 시퀀스의 심볼들을 만드는 수단; 및

상기 증가된 시퀀스의 심볼들에 대한 변조를 수행하여 원하는 램프 모양을 보이는 엔벌로프 신호를 생성하는 변조기를 포함하고,

그에 따라 EDGE 신호에 대한 램프 모양이 얻어짐을 특징으로 하는 멀티 모드 RF 통신 장치.
제19항에 있어서, 상기 가변 엔벌로프 변조는 QAM이고, 상기 제2통신 규격은 EDGE이며, EDGE 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 장치.
제33항에 있어서,

소정 시퀀스의 심볼들을, 통신할 정보 심볼 시퀀스에 부가하여 증가된 시퀀스의 심볼들을 만드는 수단; 및

상기 증가된 시퀀스의 심볼들에 대한 변조를 수행하여 원하는 램프 모양을 보이는 엔벌로프 신호를 생성하는 변조기를 포함하고,

그에 따라 EDGE 신호에 대한 램프 모양이 얻어짐을 특징으로 하는 멀티 모드 RF 통신 장치.
제33항에 있어서, 상기 일정한 엔벌로프 변조는 GMSK이며, GMSK 신호가 생성됨을 특징으로 하는 멀티 모드 RF 통신 장치.
제35항에 있어서, 상기 GMSK 신호의 램프 모양은 EDGE 규격에 따른 통신 신호를 생성하는데 사용되는 펄스 모양에 따라 정해짐을 특징으로 하는 멀티 모드 RF 통신 장치.
멀티 모드 통신 신호 프로세서에 있어서,

원하는 통신 규격을 선택하는 모드 선택 수단;

각각 다른 통신 규격에 대응하는 디지털 신호 발생기들;

상기 모드 선택 수단 및, 상기 디지털 신호 발생기들 가운데 선택된 하나에 대해 반응하여 통신 주파수 요소를 제어하는 디지털 위상 변조기; 및

상기 모드 선택 수단에 반응하여 상기 디지털 위상 변조기나 상기 디지털 신호 발생기들 중 선택된 것과 연결하는 스위칭 수단을 포함함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제37항에 있어서, 상기 통신 주파수 요소는 전압-제어형 오실레이터(VCO)임을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제37항에 있어서, 상기 디지털 위상 변조기는 위상 안정 주파수 동기 루프를 포함함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제37항에 있어서, 상기 펄스 변조기들 중 하나와 연결되고, 상기 하나의 펄스 변조기에 의해 처리될 때 그 펄스 변조기의 출력 신호가 램프 주기 동안 램프 모양을 따르도록 하는 증가된 심볼 시퀀스를 형성하도록 심볼 시퀀스를 증가시키는 수단을 포함함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제37항에 있어서, 상기 멀티 모드 통신 신호 프로세서는 분리된 크기 및 위상 경로를 가지며 그 위상 경로가 디지털 위상 변조기를 포함하고 있는 극형(polar) 구조 멀티 모드 통신 신호 발생기임을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제41항에 있어서, 크기 경로로 운반되는 크기 정보 및 위상 경로로 운반되는 위상 정보 사이에 시간 정렬을 수행하는 시간 정렬 수단을 포함함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제42항에 있어서, 상기 크기 경로는 크기 정보 및 전력 레벨 신호에 반응하여, 한 통신 신호 증폭기를 위한 적어도 하나의 제어 신호를 발생함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제43항에 있어서, 상기 드라이버 회로는 상기 통신 신호 증폭기의 여러 각자의 스테이지들에 대한 여러개의 제어 신호들을 생성함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제42항에 있어서, 통신 신호 증폭기의 비이상적 특성을 교정하기 위해 크기 정보를 정정하는 크기 정정 수단 및, 통신 신호 증폭기의 비이상적 특성을 교정하기 위해 위상 정보를 정정하는 위상 정정 수단 중 적어도 하나를 구비함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제45항에 있어서, 상기 크기 정정 수단 및 상기 위상 정정 수단 모두를 구비함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제41항에 있어서, 펄스 변조기들 중 적어도 하나와 연결되어, 크기 및 위상 성분을 모두 가진 신호를, 각각 크기 및 위상 경로들과 연결되는 별개의 크기 및 위상 신호들로 변환하는 회로를 구비함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제41항에 있어서, 일정한 엔벌로프 변조를 이용해 한 통신 규격에 대한 램프 모양을 저장하는 램프 발생기를 구비함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제48항에 있어서, 상기 모드 선택 수단에 반응하여 크기 경로에 램프 발생기 중 하나를 연결하거나 상기 디지털 펄스 변조기들 중 선택된 하나를 연결하는 스위칭 수단을 포함함을 특징으로 하는 멀티 모드 통신 신호 프로세서.
제37항에 있어서, 상기 멀티 모드 통신 프로세서는 단일 일체형 집적 회로 상에 형성됨을 특징으로 하는 멀티 모드 통신 신호 프로세서.
비과도기 중에 펄스 정형 필터를 이용해 소정 펄스 모양에 기반한 통신 신호가 생성될 때, 0 또는 0 아닌 제1전력 레벨과 0 아닌 제2전력 레벨 사이의 과도기 중에 통신 신호를 정형화하는 방법에 있어서,

상기 펄스 모양으로부터 램프 모양을 도출하는 단계; 및

상기 램프 모양에 따라 상기 제1 및 제2전력 레벨들 사이에서 통신 신호를 램핑(ramping)하는 단계를 포함함을 특징으로 하는 통신 신호 정형 방법.
제51항에 있어서, 과도기 중에 전력 스펙트럼 밀도는 비과도기 중의 전력 스펨트럼 밀도와 대략 동일함을 특징으로 하는 통신 신호 정형 방법.
제51항에 있어서, 상기 통신 신호는 TDMA 통신 신호임을 특징으로 하는 통신 신호 정형 방법.
제51항에 있어서, 상기 통신 신호는 CDMA 통신 신호임을 특징으로 하는 통신 신호 정형 방법.
통신 전송기에 있어서,

펄스 정형 필터를 이용해 소정 펄스 모양에 따라 통신 신호를 생성하는 수단; 및

상기 소정 펄스 모양으로부터 도출한 램프 모양에 따라, 0이거나 0 아닌 제1전력 레벨과 0 아닌 제2전력레벨 사이의 통신 신호를 램핑하는 수단을 포함함을 특징으로 하는 통신 전송기.
제55항에 있어서, 상기 통신 신호를 증폭하는 수단을 더 구비함을 특징으로 하는 통신 전송기.
제56항에 있어서, 상기 증폭 수단은, 위상 제어 경로 및 크기 제어 경로 모두를 결합한 단일 제어 경로를 포함함을 특징으로 하는 통신 전송기.
제56항에 있어서, 상기 증폭 수단은 위상 제어 경로 및 그와 분리된 크기 제어 경로를 포함함을 특징으로 하는 통신 전송기.
제55항에 있어서, 상기 램핑 수단은 N차 누적기를 포함함을 특징으로 하는통신 전송기.