JPH09275424A - 送信装置 - Google Patents
送信装置Info
- Publication number
- JPH09275424A JPH09275424A JP8082359A JP8235996A JPH09275424A JP H09275424 A JPH09275424 A JP H09275424A JP 8082359 A JP8082359 A JP 8082359A JP 8235996 A JP8235996 A JP 8235996A JP H09275424 A JPH09275424 A JP H09275424A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- signals
- mapping
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
- H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
- H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
Abstract
(57)【要約】
【課題】 ランプ回路で緩やかに送信をオン、オフにす
る処理はアナログ的であり、経時変化や温度変化を考慮
して高精度に実現することが難しい。 【解決手段】 送信途中に包絡線がゼロになる変調方式
を用いる送信装置において、送信信号を信号点配置にマ
ッピングするマッピング回路1と、マッピングにより得
られたIchとQchの信号をそれぞれアナログ信号に
変換するD\A変換器2、3と、アナログ変換されたそ
れぞれの信号を送信ON/OFF制御信号によりオン、
オフするスイッチ4、5と、オン、オフ制御後のアナロ
グ信号を帯域制限する帯域制限フィルタ6、7とを備え
る。送信開始直後よりも送信途中の方が包絡線の変動が
大きくなるため、送信中の隣接チャネル漏洩電力を抑圧
すれば、特別なランプ処理は不要になり、スイッチ4、
5による送信のオン、オフだけでよくなる。
る処理はアナログ的であり、経時変化や温度変化を考慮
して高精度に実現することが難しい。 【解決手段】 送信途中に包絡線がゼロになる変調方式
を用いる送信装置において、送信信号を信号点配置にマ
ッピングするマッピング回路1と、マッピングにより得
られたIchとQchの信号をそれぞれアナログ信号に
変換するD\A変換器2、3と、アナログ変換されたそ
れぞれの信号を送信ON/OFF制御信号によりオン、
オフするスイッチ4、5と、オン、オフ制御後のアナロ
グ信号を帯域制限する帯域制限フィルタ6、7とを備え
る。送信開始直後よりも送信途中の方が包絡線の変動が
大きくなるため、送信中の隣接チャネル漏洩電力を抑圧
すれば、特別なランプ処理は不要になり、スイッチ4、
5による送信のオン、オフだけでよくなる。
Description
【0001】
【発明の属する技術分野】本発明は、バースト時間で信
号の急峻なオン/オフをなくすためのランプ処理を行う
送信装置に関する。
号の急峻なオン/オフをなくすためのランプ処理を行う
送信装置に関する。
【0002】
【従来の技術】図7は変調方式としてQPSK変調を用
いた従来のこの種の送信装置の構成を示し、図8はその
送信信号のフレームフォーマットとランピングタイミン
グおよびランピング波形を示す。図6において、101
はQPSKマッピング回路、102、103はD/A変
換器、104、105は帯域制限フィルタ、106、1
07はランプ回路、108は発振器、109は90度位
相器、110、111は乗算器、112は加算器、11
3はバンドパスフィルタ(BPF)、114はアンプ
(Amp.)、115はアンテナである。
いた従来のこの種の送信装置の構成を示し、図8はその
送信信号のフレームフォーマットとランピングタイミン
グおよびランピング波形を示す。図6において、101
はQPSKマッピング回路、102、103はD/A変
換器、104、105は帯域制限フィルタ、106、1
07はランプ回路、108は発振器、109は90度位
相器、110、111は乗算器、112は加算器、11
3はバンドパスフィルタ(BPF)、114はアンプ
(Amp.)、115はアンテナである。
【0003】次に上記従来例の動作について説明する。
まず、QPSKマッチング回路101に送信データを入
力してQPSKの信号点配置にマッピングする。実際に
は、表1のように信号を配置する。このように配置して
得られたIchとQchの信号をD/A変換器102、
103でそれぞれアナログ信号に変換する。D/A変換
後のそれぞれの信号は、帯域制限フィルタ104、10
5で帯域制限され、ランプ回路106、107でバース
と信号の立ち上がり処理と立ち下がり処理が行われる。
この立ち上がりと立ち下がりの制御は、送信装置の送信
ON/OFF制御信号により行われる。そして、発振器
108と90度位相器109と乗算器110、111と
加算器112とバンドパスフィルタ113とで直交変調
を行い、アンプ114で増幅してアンテナ115から送
信する。
まず、QPSKマッチング回路101に送信データを入
力してQPSKの信号点配置にマッピングする。実際に
は、表1のように信号を配置する。このように配置して
得られたIchとQchの信号をD/A変換器102、
103でそれぞれアナログ信号に変換する。D/A変換
後のそれぞれの信号は、帯域制限フィルタ104、10
5で帯域制限され、ランプ回路106、107でバース
と信号の立ち上がり処理と立ち下がり処理が行われる。
この立ち上がりと立ち下がりの制御は、送信装置の送信
ON/OFF制御信号により行われる。そして、発振器
108と90度位相器109と乗算器110、111と
加算器112とバンドパスフィルタ113とで直交変調
を行い、アンプ114で増幅してアンテナ115から送
信する。
【0004】次にランプ処理について説明する。図8の
aは送信信号のフレームフォーマットを示し、データの
前後にランプ1とランプ2とからなるランプビットがあ
る。1バーストはランプ1(10ビット)、ランプ2
(10ビット)とデータ(200ビット)から構成され
る。図8のbはランプ制御用の送信ON/OFF制御信
号であり、ランプ回路106、107では、この図に示
すタイミングによりランプ1の時間で徐々に信号レベル
を上げていき、データの送信時間では100%のレベル
で送信し、ランプ2の時間で徐々に信号レベルを下げて
いく。このようなランプ処理を行うことにより、バース
ト時間で信号の急峻なオン、オフをなくすことができ、
送信信号の帯域以外の周波数帯での信号が増加しない利
点がある。
aは送信信号のフレームフォーマットを示し、データの
前後にランプ1とランプ2とからなるランプビットがあ
る。1バーストはランプ1(10ビット)、ランプ2
(10ビット)とデータ(200ビット)から構成され
る。図8のbはランプ制御用の送信ON/OFF制御信
号であり、ランプ回路106、107では、この図に示
すタイミングによりランプ1の時間で徐々に信号レベル
を上げていき、データの送信時間では100%のレベル
で送信し、ランプ2の時間で徐々に信号レベルを下げて
いく。このようなランプ処理を行うことにより、バース
ト時間で信号の急峻なオン、オフをなくすことができ、
送信信号の帯域以外の周波数帯での信号が増加しない利
点がある。
【0005】
【表1】
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の送信装置では、ランプ制御のための回路で緩やかに
送信をオンにして緩やかに送信をオフにする処理はアナ
ログ的であり、経時変化や温度変化を考慮して高精度に
実現することは困難であるという問題があった。
来の送信装置では、ランプ制御のための回路で緩やかに
送信をオンにして緩やかに送信をオフにする処理はアナ
ログ的であり、経時変化や温度変化を考慮して高精度に
実現することは困難であるという問題があった。
【0007】本発明は、このような従来の問題を解決す
るものであり、ランプ処理を容易に行うことのできる送
信装置を提供することを目的とする。
るものであり、ランプ処理を容易に行うことのできる送
信装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、上記目的を達
成するために、変調方式として、QPSK(Quad Phase
Shift Keying ),16PSK(16 Phase Shift Keyin
g ),16APSK(16Amplitude Phase Shift Keying
)やそれらの変調方式の差動符号化したもの、または
16QAM(Quadrature Amplitude Modulation )や3
2QAM、64QAM、256QAMなどの送信中に信
号レベルがゼロになる変調方式を用い、送信をオン、オ
フ制御するタイミングでD/A変換後のアナログ信号を
制御し、この信号を帯域制限することにより、ランプ処
理を簡易化したものである。
成するために、変調方式として、QPSK(Quad Phase
Shift Keying ),16PSK(16 Phase Shift Keyin
g ),16APSK(16Amplitude Phase Shift Keying
)やそれらの変調方式の差動符号化したもの、または
16QAM(Quadrature Amplitude Modulation )や3
2QAM、64QAM、256QAMなどの送信中に信
号レベルがゼロになる変調方式を用い、送信をオン、オ
フ制御するタイミングでD/A変換後のアナログ信号を
制御し、この信号を帯域制限することにより、ランプ処
理を簡易化したものである。
【0009】
【発明の実施の形態】本発明の請求項1に記載の発明
は、送信途中に包絡線がゼロになる変調方式を用いる送
信装置において、送信信号を信号点配置にマッピングす
るマッピング回路と、マッピングにより得られたIch
とQchの信号をそれぞれアナログ信号に変換するD\
A変換器と、アナログ変換されたそれぞれの信号を送信
ON/OFF制御信号によりオン、オフするスイッチ
と、オン、オフ制御後のアナログ信号を帯域制限する帯
域制限フィルタとを備えた送信装置であり、ランプ処理
を容易に行うことができる。
は、送信途中に包絡線がゼロになる変調方式を用いる送
信装置において、送信信号を信号点配置にマッピングす
るマッピング回路と、マッピングにより得られたIch
とQchの信号をそれぞれアナログ信号に変換するD\
A変換器と、アナログ変換されたそれぞれの信号を送信
ON/OFF制御信号によりオン、オフするスイッチ
と、オン、オフ制御後のアナログ信号を帯域制限する帯
域制限フィルタとを備えた送信装置であり、ランプ処理
を容易に行うことができる。
【0010】本発明の請求項2に記載の発明は、送信途
中に包絡線がゼロになる変調方式を用いる送信装置にお
いて、送信信号を信号点配置にマッピングするマッピン
グ回路と、マッピングにより得られたIchとQchの
信号を出力する時間とゼロを出力する時間とを送信ON
/OFF制御信号により切り替えるランプ回路と、ラン
プ回路から出力されたIchとQchの信号をそれぞれ
アナログ信号に変換するD\A変換器と、アナログ変換
されたそれぞれの信号を帯域制限する帯域制限フィルタ
とを備えた送信装置であり、ランプ処理を容易に行うこ
とができる。
中に包絡線がゼロになる変調方式を用いる送信装置にお
いて、送信信号を信号点配置にマッピングするマッピン
グ回路と、マッピングにより得られたIchとQchの
信号を出力する時間とゼロを出力する時間とを送信ON
/OFF制御信号により切り替えるランプ回路と、ラン
プ回路から出力されたIchとQchの信号をそれぞれ
アナログ信号に変換するD\A変換器と、アナログ変換
されたそれぞれの信号を帯域制限する帯域制限フィルタ
とを備えた送信装置であり、ランプ処理を容易に行うこ
とができる。
【0011】(実施の形態1)以下、本発明の実施の形
態について図面を参照して説明する。図1は本発明の実
施の形態1における送信装置の構成を示すものである。
図1において、1はQPSKマッピング回路、2、3は
D/A変換器、4、5はスイッチ、6、7は帯域制限フ
ィルタ、8は発振器、9は90度位相器、10、11は
乗算器、12は加算器、13はバンドパスフィルタ(B
PF)、14はアンプ(Amp.)、15はアンテナで
ある。
態について図面を参照して説明する。図1は本発明の実
施の形態1における送信装置の構成を示すものである。
図1において、1はQPSKマッピング回路、2、3は
D/A変換器、4、5はスイッチ、6、7は帯域制限フ
ィルタ、8は発振器、9は90度位相器、10、11は
乗算器、12は加算器、13はバンドパスフィルタ(B
PF)、14はアンプ(Amp.)、15はアンテナで
ある。
【0012】次に上記実施の形態1における動作につい
て説明する。まず、QPSKマッピング回路1に送信デ
ータを入力してQPSKの信号点配置にマッピングす
る。実際には、表1のように信号を配置する。このよう
に配置して得られたIchとQchの信号をD/A変換
器2、3でそれぞれアナログ信号に変換する。D/A変
換後のそれぞれの信号は、スイッチ4、5で送信ON/
OFF制御信号によりオン、オフされ、帯域制限フィル
タ6、7で帯域制限される。そして、発振器8と90度
位相器9と乗算器10、11と加算器12とバンドパス
フィルタ13とで直交変調を行い、アンプ14で増幅し
てアンテナ15から送信する。
て説明する。まず、QPSKマッピング回路1に送信デ
ータを入力してQPSKの信号点配置にマッピングす
る。実際には、表1のように信号を配置する。このよう
に配置して得られたIchとQchの信号をD/A変換
器2、3でそれぞれアナログ信号に変換する。D/A変
換後のそれぞれの信号は、スイッチ4、5で送信ON/
OFF制御信号によりオン、オフされ、帯域制限フィル
タ6、7で帯域制限される。そして、発振器8と90度
位相器9と乗算器10、11と加算器12とバンドパス
フィルタ13とで直交変調を行い、アンプ14で増幅し
てアンテナ15から送信する。
【0013】次にランプ処理について説明する。図2の
aは送信信号のフレームフォーマットを示し、データの
前後にランプ1とランプ2とからなるランプビットがあ
る。1バーストはランプ1(10ビット)、ランプ2
(10ビット)とデータ(200ビット)から構成され
る。図2のbはランプ制御用の送信ON/OFF制御信
号であり、この図のタイミングでランプ1の時間でスイ
ッチ4と5をオンにし、ランプ2の時間でスイッチ4と
5をオフにする。
aは送信信号のフレームフォーマットを示し、データの
前後にランプ1とランプ2とからなるランプビットがあ
る。1バーストはランプ1(10ビット)、ランプ2
(10ビット)とデータ(200ビット)から構成され
る。図2のbはランプ制御用の送信ON/OFF制御信
号であり、この図のタイミングでランプ1の時間でスイ
ッチ4と5をオンにし、ランプ2の時間でスイッチ4と
5をオフにする。
【0014】このようなランプ処理で送信信号の帯域以
外の周波数帯での信号が増加しない理由を図3を用いて
説明する。QPSKのような変調方式では、過渡応答時
だけでなく、送信途中においても包絡線がゼロになる。
送信シンボルを後段の帯域制限フィルタ6、7によって
帯域制限しているので、送信シンボルが180度回転す
るような包絡線が一度ゼロになるパタンにおいても、帯
域制限は補償される。同様に、包絡線がゼロから始まる
送信オン時や、包絡線がゼロになる送信オフ時でも、帯
域制限が補償される。例えば、図3に示すように、(−
1,−1)から(+1,+1)へ遷移する際に、包絡線
は(2)から一旦ゼロになり、(2)に戻る。これを送
信開始時と比べると、送信開始時は1/T(Tは1シン
ボル時間)の時間で包絡線が(2)まで増加しているの
に対して、(−1,−1)から(+1,+1)へ遷移す
る場合は、1/2Tの時間で包絡線が(2)からゼロま
で減少し、1/2Tの時間で包絡線がゼロから(2)ま
で増加する。このように、送信開始直後よりも送信途中
の方が包絡線の変動が大きくなるため、送信中の隣接チ
ャネル漏洩電力を抑圧すれば、特別なランプ処理は不要
になり、スイッチ4、5による送信のオン、オフだけで
よくなる。
外の周波数帯での信号が増加しない理由を図3を用いて
説明する。QPSKのような変調方式では、過渡応答時
だけでなく、送信途中においても包絡線がゼロになる。
送信シンボルを後段の帯域制限フィルタ6、7によって
帯域制限しているので、送信シンボルが180度回転す
るような包絡線が一度ゼロになるパタンにおいても、帯
域制限は補償される。同様に、包絡線がゼロから始まる
送信オン時や、包絡線がゼロになる送信オフ時でも、帯
域制限が補償される。例えば、図3に示すように、(−
1,−1)から(+1,+1)へ遷移する際に、包絡線
は(2)から一旦ゼロになり、(2)に戻る。これを送
信開始時と比べると、送信開始時は1/T(Tは1シン
ボル時間)の時間で包絡線が(2)まで増加しているの
に対して、(−1,−1)から(+1,+1)へ遷移す
る場合は、1/2Tの時間で包絡線が(2)からゼロま
で減少し、1/2Tの時間で包絡線がゼロから(2)ま
で増加する。このように、送信開始直後よりも送信途中
の方が包絡線の変動が大きくなるため、送信中の隣接チ
ャネル漏洩電力を抑圧すれば、特別なランプ処理は不要
になり、スイッチ4、5による送信のオン、オフだけで
よくなる。
【0015】実際にQPSK変調方式でランプ処理があ
る場合とない場合の隣接チャネル漏洩電力を表2に示
す。ランプを行った場合と行わない場合とでは、隣接チ
ャネル漏洩電力の差が0.7dBと非常に少ないことが
分かる。
る場合とない場合の隣接チャネル漏洩電力を表2に示
す。ランプを行った場合と行わない場合とでは、隣接チ
ャネル漏洩電力の差が0.7dBと非常に少ないことが
分かる。
【0016】
【表2】
【0017】このように、本実施の形態1によれば、送
信途中で信号の包絡線がゼロになるような変調方式にお
いては、スイッチによる送信のオン、オフによって簡単
にランプ処理を実現することができる。
信途中で信号の包絡線がゼロになるような変調方式にお
いては、スイッチによる送信のオン、オフによって簡単
にランプ処理を実現することができる。
【0018】なお、本実施の形態では、変調方式にQP
SKを用いているが、8PSK、16PSK、16AP
SK、32APSKや16QAM、32QAM、64Q
A間、256QAMに関しても、シリアル/パラレル変
換のビット数とIch、Qchへのマッピング方法が異
なるだけで、同様の送信装置の構成で実現できる。
SKを用いているが、8PSK、16PSK、16AP
SK、32APSKや16QAM、32QAM、64Q
A間、256QAMに関しても、シリアル/パラレル変
換のビット数とIch、Qchへのマッピング方法が異
なるだけで、同様の送信装置の構成で実現できる。
【0019】(実施の形態2)次に、本発明の実施の形
態2について説明する。実施の形態1では、送信装置の
ランプ処理をアナログスイッチで行ったが、実施の形態
2では、IchとQch信号が入力されるランプ回路に
送信ON/OFF制御信号を入れて、D/A変換器の出
力が送信時間以外ではゼロになるように制御する。
態2について説明する。実施の形態1では、送信装置の
ランプ処理をアナログスイッチで行ったが、実施の形態
2では、IchとQch信号が入力されるランプ回路に
送信ON/OFF制御信号を入れて、D/A変換器の出
力が送信時間以外ではゼロになるように制御する。
【0020】図4は本発明の実施の形態2における送信
装置の構成を示すものである。図4において、21はQ
PSKマッピング回路、22はランプ回路、23、24
はD/A変換器、25、26は帯域制限フィルタ、27
は発振器、28は90度位相器、29、30は乗算器、
31は加算器、32はバンドパスフィルタ(BPF)、
33はアンプ(Amp.)、34はアンテナである。
装置の構成を示すものである。図4において、21はQ
PSKマッピング回路、22はランプ回路、23、24
はD/A変換器、25、26は帯域制限フィルタ、27
は発振器、28は90度位相器、29、30は乗算器、
31は加算器、32はバンドパスフィルタ(BPF)、
33はアンプ(Amp.)、34はアンテナである。
【0021】次に上記実施の形態2における動作につい
て説明する。まず、QPSKマッチング回路1に送信デ
ータを入力してQPSKの信号点配置にマッピングす
る。実際には、表1のように信号を配置する。このよう
に配置して得られたIchとQchの信号をランプ回路
22に入力し、送信ON/OFF制御信号によりオン、
オフする。オン、オフ制御後の信号をD/A変換器2
3、24でそれぞれアナログ信号に変換し、帯域制限フ
ィルタ25、26で帯域制限する。そして、発振器27
と90度位相器28と乗算器29、30と加算器31と
バンドパスフィルタ32とで直交変調を行い、アンプ3
3で増幅してアンテナ34から送信する。
て説明する。まず、QPSKマッチング回路1に送信デ
ータを入力してQPSKの信号点配置にマッピングす
る。実際には、表1のように信号を配置する。このよう
に配置して得られたIchとQchの信号をランプ回路
22に入力し、送信ON/OFF制御信号によりオン、
オフする。オン、オフ制御後の信号をD/A変換器2
3、24でそれぞれアナログ信号に変換し、帯域制限フ
ィルタ25、26で帯域制限する。そして、発振器27
と90度位相器28と乗算器29、30と加算器31と
バンドパスフィルタ32とで直交変調を行い、アンプ3
3で増幅してアンテナ34から送信する。
【0022】次にランプ処理について説明する。図5は
ランプ回路22の実現例である。図5において、41、
42はAND回路、43、44は2ビットD/A変換器
である。ランプ回路22では、±1と0とを出力しなけ
ればならないので、2ビットのD/A変換器43、44
を用いる。表3に2ビットD/A変換器の真理値を示
す。この真理値表を実現するための回路例を図6に示
す。
ランプ回路22の実現例である。図5において、41、
42はAND回路、43、44は2ビットD/A変換器
である。ランプ回路22では、±1と0とを出力しなけ
ればならないので、2ビットのD/A変換器43、44
を用いる。表3に2ビットD/A変換器の真理値を示
す。この真理値表を実現するための回路例を図6に示
す。
【0023】
【表3】
【0024】このように、本実施の形態2によれば、I
chとQch信号が入力されるランプ回路に送信ON/
OFF制御信号を入れて、D/A変換器の出力が送信時
間以外ではゼロになるように制御することにより、簡単
にランプ処理を実現することができ、またランプ回路も
2つのAND回路と2つの2ビットD/A変換器の簡単
な構成で実現することができる。
chとQch信号が入力されるランプ回路に送信ON/
OFF制御信号を入れて、D/A変換器の出力が送信時
間以外ではゼロになるように制御することにより、簡単
にランプ処理を実現することができ、またランプ回路も
2つのAND回路と2つの2ビットD/A変換器の簡単
な構成で実現することができる。
【0025】なお、本実施の形態では、変調方式にQP
SKを用いているが、8PSK、16PSK、16AP
SK、32APSKや16QAM、32QAM、64Q
A間、256QAMに関しても、シリアル/パラレル変
換のビット数とIch、Qchへのマッピング方法が異
なるだけで、同様の送信装置の構成で実現できる。
SKを用いているが、8PSK、16PSK、16AP
SK、32APSKや16QAM、32QAM、64Q
A間、256QAMに関しても、シリアル/パラレル変
換のビット数とIch、Qchへのマッピング方法が異
なるだけで、同様の送信装置の構成で実現できる。
【0026】
【発明の効果】本発明は、上記実施の形態1から明らか
なように、送信途中に包絡線がゼロになる変調方式を用
いた場合は、D/A変換器出力のアナログ信号を送信O
N/OFF制御信号によりスイッチでオン、オフ制御す
ることにより、ランプ処理を簡単に実行することができ
るという効果を有する。
なように、送信途中に包絡線がゼロになる変調方式を用
いた場合は、D/A変換器出力のアナログ信号を送信O
N/OFF制御信号によりスイッチでオン、オフ制御す
ることにより、ランプ処理を簡単に実行することができ
るという効果を有する。
【0027】本発明はまた、上記実施の形態2から明ら
かなように、送信途中に包絡線がゼロになる変調方式を
用いた場合は、IchとQch信号が入力されるランプ
回路に送信ON/OFF制御信号を入れて、D/A変換
器の出力が送信時間以外ではゼロになるように制御する
ことにより、ランプ処理を簡単に実行することができる
という効果を有する。
かなように、送信途中に包絡線がゼロになる変調方式を
用いた場合は、IchとQch信号が入力されるランプ
回路に送信ON/OFF制御信号を入れて、D/A変換
器の出力が送信時間以外ではゼロになるように制御する
ことにより、ランプ処理を簡単に実行することができる
という効果を有する。
【図1】本発明の実施の形態1における送信装置の概略
ブロック図
ブロック図
【図2】本発明の実施の形態1におけるフレームフォー
マット図と送信タイミング図
マット図と送信タイミング図
【図3】(a)本発明の実施の形態1における送信中の
波形遷移図 (b)本発明の実施の形態1における送信開始直後の波
形遷移図
波形遷移図 (b)本発明の実施の形態1における送信開始直後の波
形遷移図
【図4】本発明の実施の形態2における送信装置の概略
ブロック図
ブロック図
【図5】本発明の実施の形態2におけるランプ回路のブ
ロック図
ロック図
【図6】本発明の実施の形態2におけるランプ回路の論
理回路図
理回路図
【図7】従来例における送信装置の概略ブロック図
【図8】従来例におけるフレームフォーマット図と送信
タイミング図
タイミング図
1 QPSKマッピング回路 2、3 D/A変換器 4、5 スイッチ 6、7 帯域制限フィルタ 8 発振器 9 90度位相器 10、11 乗算器 12 加算器 13 バンドパスフィルタ(BPF) 14 アンプ(Amp) 15 アンテナ 21 QPSKマッピング回路 22 ランプ回路 23 24 D/A変換器 25、26 帯域制限フィルタ 27 発振器 28 90度位相器 29、30 乗算器 31 加算器 32 バンドパスフィルタ(BPF) 33 アンプ(Amp) 34 アンテナ 41、42 AND回路 43、44 2ビットD/A変換器
Claims (2)
- 【請求項1】 送信途中に包絡線がゼロになる変調方式
を用いる送信装置において、送信信号を信号点配置にマ
ッピングするマッピング回路と、マッピングにより得ら
れたIchとQchの信号をそれぞれアナログ信号に変
換するD\A変換器と、アナログ変換されたそれぞれの
信号を送信ON/OFF制御信号によりオン、オフする
スイッチと、オン、オフ制御後のアナログ信号を帯域制
限する帯域制限フィルタとを備えた送信装置。 - 【請求項2】 送信途中に包絡線がゼロになる変調方式
を用いる送信装置において、送信信号を信号点配置にマ
ッピングするマッピング回路と、マッピングにより得ら
れたIchとQchの信号を出力する時間とゼロを出力
する時間とを送信ON/OFF制御信号により切り替え
るランプ回路と、前記ランプ回路から出力されたIch
とQchの信号をそれぞれアナログ信号に変換するD\
A変換器と、アナログ変換されたそれぞれの信号を帯域
制限する帯域制限フィルタとを備えた送信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8082359A JPH09275424A (ja) | 1996-04-04 | 1996-04-04 | 送信装置 |
EP97301930A EP0800267A3 (en) | 1996-04-04 | 1997-03-21 | Apparatus for envelope shaping of burst signals in a transmitter |
KR1019970011415A KR100226033B1 (ko) | 1996-04-04 | 1997-03-29 | 송신장치(transmission apparatus) |
CA002201408A CA2201408A1 (en) | 1996-04-04 | 1997-04-01 | Transmission apparatus |
CNB971049815A CN1136702C (zh) | 1996-04-04 | 1997-04-03 | 传输装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8082359A JPH09275424A (ja) | 1996-04-04 | 1996-04-04 | 送信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09275424A true JPH09275424A (ja) | 1997-10-21 |
Family
ID=13772393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8082359A Pending JPH09275424A (ja) | 1996-04-04 | 1996-04-04 | 送信装置 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0800267A3 (ja) |
JP (1) | JPH09275424A (ja) |
KR (1) | KR100226033B1 (ja) |
CN (1) | CN1136702C (ja) |
CA (1) | CA2201408A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003518794A (ja) * | 1999-12-22 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 送信機の電力増幅器の傾斜化方法 |
JP2008072215A (ja) * | 2006-09-12 | 2008-03-27 | Ntt Electornics Corp | デジタル変調回路及び電子装置 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614837B1 (en) | 1998-09-25 | 2003-09-02 | Skyworks Solutions, Inc. | Device system and method for low noise radio frequency transmission |
JP2000124962A (ja) * | 1998-10-19 | 2000-04-28 | Alps Electric Co Ltd | ベースバンド信号処理回路 |
FI982561A (fi) | 1998-11-26 | 2000-05-27 | Nokia Networks Oy | Tehonsäätömenetelmä ja tehonsäätöjärjestelmä |
US6983025B2 (en) | 2001-04-11 | 2006-01-03 | Tropian, Inc. | High quality power ramping in a communications transmitter |
DE60108944T2 (de) | 2001-04-30 | 2006-03-16 | Lucent Technologies Inc. | Kanalselektiver Verstärker mit abstimmbarem Filter |
US7158494B2 (en) | 2001-10-22 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Multi-mode communications transmitter |
JP4448168B2 (ja) * | 2004-03-04 | 2010-04-07 | クゥアルコム・インコーポレイテッド | 異なる変調フォーマットにおいて送信された隣接するシンボルバースト間でスムーズな遷移を達成するための方法および装置 |
US7228154B2 (en) * | 2004-11-03 | 2007-06-05 | Sony Corporation | Method and system for processing wireless digital multimedia |
US7262657B2 (en) | 2005-03-21 | 2007-08-28 | Skyworks Solutions, Inc. | Bias control for reducing amplifier power consumption and maintaining linearity |
US7493093B2 (en) | 2005-04-27 | 2009-02-17 | Skyworks Solutions, Inc. | Switchable power level detector for multi-mode communication device |
US7493097B2 (en) | 2005-07-07 | 2009-02-17 | Skyworks Solutions, Inc. | High dynamic range compact mixer output stage for a wireless receiver |
US7689183B2 (en) * | 2005-12-20 | 2010-03-30 | Via Technologies, Inc. | Control method for producing a ramp of output power and transmitter utilizing the same |
US7471154B2 (en) | 2006-08-08 | 2008-12-30 | Skyworks Solutions, Inc. | Bias circuit for maintaining high linearity at cutback power conditions |
US7446612B2 (en) | 2006-09-08 | 2008-11-04 | Skyworks Solutions, Inc. | Amplifier feedback and bias configuration |
US7696826B2 (en) | 2006-12-04 | 2010-04-13 | Skyworks Solutions, Inc. | Temperature compensation of collector-voltage control RF amplifiers |
US7729674B2 (en) | 2007-01-09 | 2010-06-01 | Skyworks Solutions, Inc. | Multiband or multimode receiver with shared bias circuit |
FI126259B (fi) | 2011-02-11 | 2016-09-15 | Upm Kymmene Corp | Mikrofibrilloitu selluloosa käytettäväksi erityisesti atooppisen ihotulehduksen ja psoriasiksen hoidossa |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3278307D1 (en) * | 1981-04-07 | 1988-05-05 | Fujitsu Ltd | Time-sharing communicating system |
JPS63252050A (ja) * | 1987-04-09 | 1988-10-19 | Hitachi Ltd | キヤリアオン・オフ方式 |
US5282226A (en) * | 1992-04-27 | 1994-01-25 | Hughes Aircraft Company | System and method for transmission of bursts of digital information |
-
1996
- 1996-04-04 JP JP8082359A patent/JPH09275424A/ja active Pending
-
1997
- 1997-03-21 EP EP97301930A patent/EP0800267A3/en not_active Withdrawn
- 1997-03-29 KR KR1019970011415A patent/KR100226033B1/ko not_active IP Right Cessation
- 1997-04-01 CA CA002201408A patent/CA2201408A1/en not_active Abandoned
- 1997-04-03 CN CNB971049815A patent/CN1136702C/zh not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003518794A (ja) * | 1999-12-22 | 2003-06-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 送信機の電力増幅器の傾斜化方法 |
US7899424B2 (en) | 1999-12-22 | 2011-03-01 | St-Ericsson Sa | Transmitter power amplifier ramping method |
JP4815555B2 (ja) * | 1999-12-22 | 2011-11-16 | エスティー‐エリクソン、ソシエテ、アノニム | 送信機の電力増幅器の傾斜化方法 |
JP2008072215A (ja) * | 2006-09-12 | 2008-03-27 | Ntt Electornics Corp | デジタル変調回路及び電子装置 |
JP4680156B2 (ja) * | 2006-09-12 | 2011-05-11 | Nttエレクトロニクス株式会社 | デジタル変調回路及び電子装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0800267A2 (en) | 1997-10-08 |
CN1136702C (zh) | 2004-01-28 |
EP0800267A3 (en) | 1999-04-21 |
CN1168588A (zh) | 1997-12-24 |
KR100226033B1 (ko) | 1999-10-15 |
CA2201408A1 (en) | 1997-10-04 |
KR970072797A (ko) | 1997-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09275424A (ja) | 送信装置 | |
US6657950B1 (en) | Optimal filtering and upconversion in OFDM systems | |
US7245668B2 (en) | Clock modulation systems | |
AU696917B2 (en) | Digital modulation method with controlled envelope variation | |
KR100395584B1 (ko) | 위상변조기와주파수멀티플라이어를갖는전송기를이용한전송시스템 | |
RU2011110381A (ru) | Muros-модуляция с использованием линейных комбинаций в основной полосе частот с линейным формированием гауссовых импульсов для двух пользователей в одном временном интервале, используемая удаленными станциями без поддержки функции darp и с поддержкой функции darp | |
US7248639B2 (en) | Method for reducing the out-of-band emission in AM transmitters for digital transmission | |
JP3432156B2 (ja) | 変調された単側波帯信号を生成する方法および装置 | |
JP2006217401A (ja) | 通信装置 | |
EP1650919B1 (en) | Modulation device, demodulation device, modulation method, and demodulation method | |
US8971450B2 (en) | Transmission device, reception device, transmission method and reception method for wireless communication system | |
US7760819B2 (en) | Digital wireless receiver | |
US20070058743A1 (en) | OFDM communications system employing crest factor reduction with ISI control | |
JP4359864B2 (ja) | 直交周波数分割多重装置および直交周波数分割多重方法 | |
JP4029505B2 (ja) | ディジタル無線装置の歪補正回路 | |
JP2000307531A (ja) | 周波数偏移復調回路 | |
KR20040018230A (ko) | 통합형 변조기 및 복조기 | |
JP4738604B2 (ja) | 復調装置及び復調方法 | |
WO2007069192A2 (en) | Transmitter device and method of transmission with attenuation of unwanted spectra | |
JP2004289800A (ja) | ユニバーサル変調器のためのアーキテクチャ | |
JP4214635B2 (ja) | ディジタル無線装置 | |
CN110098803A (zh) | 一种数字上变频系统和多载波中频合路电路 | |
US5987072A (en) | Phase modulation scheme and apparatus | |
JP2001060935A (ja) | 直交周波数分割多重変復調装置及びその方法 | |
JP4284770B2 (ja) | 直交周波数分割多重復調方法及び直交周波数分割多重復調装置 |