KR20040043445A - 트랜지스터의 게이트전극 형성방법 - Google Patents
트랜지스터의 게이트전극 형성방법 Download PDFInfo
- Publication number
- KR20040043445A KR20040043445A KR1020020071699A KR20020071699A KR20040043445A KR 20040043445 A KR20040043445 A KR 20040043445A KR 1020020071699 A KR1020020071699 A KR 1020020071699A KR 20020071699 A KR20020071699 A KR 20020071699A KR 20040043445 A KR20040043445 A KR 20040043445A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- transistor
- active region
- electrode pattern
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 트랜지스터의 게이트전극 형성방법에 관한 것으로, 본 발명은 반도체기판에 형성된 액티브영역에 게이트전극패턴으로 게이트전극을 형성하는 공정에 있어서: 상기 액티브영역의 에지부분에 트랜지스터의 게이트전극을 형성할, 상기 게이트전극 패턴에 버터플라이형 탭을 형성하는 단계와; 상기 버터플라이형 탭이 구비된 상기 게이트전극 패턴으로 사진식각하여 에지 게이트전극을 형성하는 것이다.
Description
본 발명은 트랜지스터의 게이트전극 형성방법에 관한 것이다.
반도체 소자가 점차적으로 고집적화 됨에 따라 반도체소자 제조공정이 더 복잡화되고 있다. 특히, 반도체소자의 고집적화는 트랜지스터가 형성될 액티브영역을 축소시키게 되고, 이 액티브영역의 축소는 브레이크다운 전압 마진이 축소된 트랜지스터를 형성하게 된다. 이때, 브레이크다운 전압 마진이 부족한 트랜지스터에는 진행성 스탠바이전류가 문제시되고 있는 데, 특히, 이는 게이트 산화막의 두께가 얇고, 트랜지스터의 형성시 손상이 빈번하게 발생되는 액티브영역의 에지부분에 형성되는 트랜지스터에 더 큰 문제점이 되고 있다. 그래서 이를 해결하기 위해 제시된 해결책은 액티브영역의 에지부분에 형성되는 트랜지스터의 게이트전극의 폭을 증가시키는 것이다. 이 게이트전극의 폭은 게이트전극 패턴에 탭을 형성함으로써 가능하다.
이하는 종래의 액티브영역의 에지부분에 형성되는 트랜지스터의 게이트전극을 형성하는 방법을 설명한다.
도 1a는 종래 기술에 따른 트랜지스터의 게이트 전극을 형성하는 패턴을 도시한 도면이고, 도 1b는 상기 도 1a의 게이트전극 패턴으로 형성된 게이트전극을 도시한 도면이다.
도시된 도 1a를 참조하면, 반도체기판(미도시)에 트랜지스터가 형성될 액티브영역(10)을 형성하고, 이 액티브영역(10)에 형성될 트랜지스터의 게이트전극을 형성할, 액티브영역(10)을 가로지르는 게이트전극 패턴(20)을 형성하고, 상기 액티브영역의 에지부분에 형성될 트랜지스터의 게이트전극 패턴(20)에는 게이트전극의 길이를 증가시킬 탭(T)을 형성한다.
이와 같이 형성된 상기 탭(T)이 구비된 게이트전극 패턴(20)으로 액티브영역(10)에 사진식각공정을 수행하면, 도 1b와 같이 액티브영역의 에지부분에 일부가 붕괴된 반구형태인 게이트 전극(22)을 형성한다.
이와 같이 액티브영역의 에지부분이 반구형태인 게이트 전극을 가지면, 게이트전극의 폭을 증가시킬 탭의 형성이유를 충족시키지 못하게 된다. 따라서, 원하는 게이트전극의 선폭을 형성할 수 없게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 액티브영역의 에지부분에 형성될 트랜지스터에 원하는 일정 선폭의 게이트전극을 형성할 수 있도록 하는 트랜지스터의 게이트전극 형성방법을 제공함에 있다.
도 1a는 종래의 트랜지스터의 게이트전극 패턴을 도시한 도면이고,
도 1b는 상기 도 1a에 도시된 게이트 전극패턴으로 게이트전극을 형성한 도면이고,
도 2a는 본 발명에 따른 트랜지스터의 게이트 전극 패턴을 도시한 도면이고,
도 2b는 상기 도 2a에 도시된 게이트 전극 패턴으로 게이트전극을 형성한 도면이고,
도 2c는 상기 게이트전극 패턴의 구조를 상세하게 도시한 도면이다.
*도면의 주요부분에 대한 부호의 설명*
10: 액티브영역20: 게이트전극 패턴
22: 게이트전극 T : 탭
30: 게이트전극 패턴 32: 게이트전극
BT: 버터플라이형 탭
상술한 문제점을 해결하기 위한 본 발명의 바람직한 일 실시 예는 반도체기판에 형성된 액티브영역에 게이트전극패턴으로 게이트전극을 형성하는 공정에 있어서: 상기 액티브영역의 에지부분에 트랜지스터의 게이트전극을 형성할 상기 게이트전극 패턴에 버터플라이형 탭을 형성하는 단계와; 상기 버터플라이형 탭이 구비된 상기 게이트전극 패턴으로 사진식각하여 에지 게이트전극을 형성하는 것이다. 상기 버터플라이형 탭은 상기 액티브영역의 게이트전극을 형성하는 상기 게이트전극패턴과 접촉되어 있는 부분의 폭이 상기 게이트전극패턴과 접촉되지 않는 부분의 폭보다 더 넓은 형태로 이루어진 것이 바람직하다.
본 발명은 버터플라이형 탭이 구비된 게이트전극 패턴으로 게이트전극을 형성함으로써, 액티브영역의 에지부분에 형성될 트랜지스터에 원하는 일정 선폭의 게이트전극을 형성할 수 있도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대해 상세히 설명한다.
도 2a는 본 발명에 따른 트랜지스터의 게이트전극을 형성하는 패턴을 도시한 도면이고, 도 2b는 도 2a에 도시된 게이트전극 패턴으로 형성된 게이트전극을 도시한 도면이고, 도 2c는 상기 게이트전극 패턴의 구조를 상세하게 도시한 도면이다.
도시된 도 2a를 참조하여 설명하면, 반도체기판(미도시)에 트랜지스터가 형성될 액티브영역(10)을 형성하고, 그 상부에 게이트전극이 형성될 게이트전극 패턴(30)을 형성한다.
이 게이트전극 패턴(30)은 액티브영역(10)의 중심부를 가로지르며 형성되는 패턴 중심부(30a)와, 상기 패턴 중심부(30a)와 액티브영역(10)의 에지부분이 접촉되는 영역에, 상기 패턴중심부(30a)에 부착되어 형성되는 버터플라이형 탭(BT)이 구비되어 있다.
상기 버터플라이형 탭(BT)은 액티브영역의 에지부분의 게이트 선폭의 마진을 우수하게 하기 위해, 도 2c에 도시된 바와 같이, 패턴중심부(30a)와 접촉되어 있는 부분의 폭(A)이 패턴중심부(30a)와 접촉되지 않는 부분의 폭(B)보다 더 넓은 형태로 구비되어 있고, 서로 다른 길이를 가진 A, B로 인해 형성되는 각도(C)는 45도 또는 그 이하가 되도록 형성한다.
이와 같이 형성된 도 2a에 도시된 버터플라이형 탭(BT)이 구비된 게이트전극 패턴(30)으로 액티브 영역(10)을 사진식각하면, 사진식각 공정에 의해 일부가 붕괴되더라도 작업자가 원하는 일정 선폭을 가진 에지 게이트전극(32)을 형성할 수 있게 된다. 이와는 대응되게, 도 1a에 도시된 종래의 탭(T)은 사진식각공정으로 인해 일부가 붕괴되어 반구형태의 원하지 않는 게이트전극 선폭을 형성하게 되지만, 본 발명의 버터플라이형 탭(BT)이 구비된 게이트전극패턴(30)은 사진식각 공정시 감소될 게이트 전극의 폭을 감안하여, 패턴중심부(30a)와 접촉되는 부분의 폭과 접촉되지 않는 부분의 폭을 달리함으로써, 원하는 일정 선폭을 구비한 게이트전극을 형성할 수 있게 된다.
따라서, 버터플라이형 탭이 구비된 게이트전극 패턴으로 게이트전극을 형성함으로써, 액티브영역의 에지부분에 형성될 트랜지스터에 원하는 일정 선폭의 게이트전극을 형성할 수 있도록 한다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 버터플라이형 탭이 구비된 게이트전극 패턴으로 게이트전극을 형성함으로써, 액티브영역의 에지부분에 형성될 트랜지스터에 원하는 일정 선폭의 게이트전극을 형성하는 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (2)
- 반도체기판에 형성된 액티브영역에 게이트 전극 패턴으로 게이트전극을 형성하는 공정에 있어서:상기 액티브영역의 에지부분에 트랜지스터의 게이트전극을 형성할 게이트전극 패턴에 버터플라이형 탭을 형성하는 단계와;상기 버터플라이형 탭이 구비된 상기 게이트전극 패턴으로 사진식각하여 에지 게이트전극을 형성하는 단계를 특징으로 하는 트랜지스터의 게이트전극 형성방법.
- 제1항에 있어서, 상기 버터플라이형 탭은상기 액티브영역의 게이트전극을 형성하는, 상기 게이트전극패턴과 접촉되어 있는 부분의 폭이 상기 게이트전극패턴과 접촉되지 않는 부분의 폭보다 더 넓은 형태로 이루어진 것을 특징으로 하는 트랜지스터의 게이트전극 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020071699A KR20040043445A (ko) | 2002-11-18 | 2002-11-18 | 트랜지스터의 게이트전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020071699A KR20040043445A (ko) | 2002-11-18 | 2002-11-18 | 트랜지스터의 게이트전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040043445A true KR20040043445A (ko) | 2004-05-24 |
Family
ID=37339911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020071699A KR20040043445A (ko) | 2002-11-18 | 2002-11-18 | 트랜지스터의 게이트전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040043445A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476877B2 (en) | 2016-12-19 | 2022-10-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for switching reference crystal oscillators for a transceiver of a wireless device |
-
2002
- 2002-11-18 KR KR1020020071699A patent/KR20040043445A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476877B2 (en) | 2016-12-19 | 2022-10-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Systems and methods for switching reference crystal oscillators for a transceiver of a wireless device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101078358B1 (ko) | 비정질 실리콘 박막 트랜지스터 및 이를 제조하는 방법 | |
| KR100298438B1 (ko) | 박막트랜지스터및이의제조방법 | |
| US7193275B2 (en) | Semiconductor device allowing modulation of a gain coefficient and a logic circuit provided with the same | |
| JPH1056015A (ja) | 半導体装置および半導体素子の金属配線形成用ホトマスクとその形成方法 | |
| KR20040043445A (ko) | 트랜지스터의 게이트전극 형성방법 | |
| JPH11307745A (ja) | 非揮発性半導体素子及びその製造方法 | |
| KR20050027381A (ko) | 트랜지스터의 리세스 채널 형성 방법 | |
| JPS60119782A (ja) | 半導体装置 | |
| KR20050005308A (ko) | 반도체 웨이퍼의 각 영역별로 불순물 농도가 다른집적회로 반도체 소자 및 그 제조방법 | |
| KR100687334B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH02122648A (ja) | 半導体装置の製造方法 | |
| KR20000041409A (ko) | 에스램의 바텀 게이트형 박막 트랜지스터 제조방법 | |
| KR100480586B1 (ko) | 국부적인 실리사이드막을 갖는 반도체 장치의 제조방법 | |
| KR100265346B1 (ko) | 반도체소자 제조방법 | |
| JP5390135B2 (ja) | 半導体装置 | |
| KR20050042864A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR0129586B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
| KR0168119B1 (ko) | 반도체 소자 제조방법 | |
| KR19990004943A (ko) | 저농도 도핑 드레인 구조를 갖는 트랜지스터 형성 방법 | |
| JPH0653493A (ja) | 半導体装置 | |
| JPH07235669A (ja) | 半導体装置およびその製造方法 | |
| KR20020096684A (ko) | 트랜지스터의 게이트 라인 구조 | |
| JP2000068504A (ja) | 半導体装置 | |
| KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH03101270A (ja) | ポリシリコン薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |