KR20040038154A - 반도체 소자의 ｍｉｍ 캐패시터 형성방법 - Google Patents
반도체 소자의 ｍｉｍ 캐패시터 형성방법 Download PDFInfo
- Publication number
- KR20040038154A KR20040038154A KR1020020067033A KR20020067033A KR20040038154A KR 20040038154 A KR20040038154 A KR 20040038154A KR 1020020067033 A KR1020020067033 A KR 1020020067033A KR 20020067033 A KR20020067033 A KR 20020067033A KR 20040038154 A KR20040038154 A KR 20040038154A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- lower electrode
- layer
- mim capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000003990 capacitor Substances 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000011065 in-situ storage Methods 0.000 claims abstract description 4
- 239000003963 antioxidant agent Substances 0.000 claims description 16
- 230000003078 antioxidant effect Effects 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- -1 YOx Inorganic materials 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052735 hafnium Inorganic materials 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 8
- 229910052726 zirconium Inorganic materials 0.000 claims description 8
- 229910004156 TaNx Inorganic materials 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 229910052788 barium Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910052712 strontium Inorganic materials 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910017107 AlOx Inorganic materials 0.000 claims description 4
- 229910019897 RuOx Inorganic materials 0.000 claims description 4
- 229910002347 SrOx Inorganic materials 0.000 claims description 4
- 229910003070 TaOx Inorganic materials 0.000 claims description 4
- 229910003087 TiOx Inorganic materials 0.000 claims description 4
- 229910003134 ZrOx Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000002243 precursor Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 239000000463 material Substances 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 238000002161 passivation Methods 0.000 abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 24
- 239000007789 gas Substances 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 206010044565 Tremor Diseases 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 하부 전극의 산화를 방지할 수 있는 반도체 소자의 MIM 캐패시터의 형성방법에 관한 것으로, 소정의 배선이 형성된 절연막상에 배리어층을 형성하는 단계; 상기 배리어층을 패터닝한 후 상기 배선과 연결되도록 하부 전극층을 형성하는 단계; 상기 하부 전극층상에 인시튜로 하부 전극 산화 방지층을 형성하는 단계; 상기 하부 전극 산화 방지층상에 고유전율 메탈층을 형성하는 단계; 상기 고유전율 메탈층을 고유전율 산화막으로 형성하는 단계; 상기 고유전율 산화막상에 상부 전극층을 형성하는 단계; 및 상기 상부 전극층, 고유전율 산화막, 하부 전극 산화 방지층 및 하부 전극층을 패터닝하여 캐패시터를 형성하는 것을 특징으로 하며, 캐패시터의 유전막으로 고유전율 재료를 증착할 때 하부 전극의 산화를 막을 수 있는 효과가 있는 것이다.
Description
본 발명은 반도체 소자의 MIM 캐패시터 형성방법에 관한 것으로, 보다 상세하게는 하부 전극의 산화를 방지할 수 있는 반도체 소자의 MIM 캐패시터 형성방법에 관한 것이다.
높은 정밀도를 요구하는 씨모스 아이씨 로직 소자(CMOS IC Logic device)에 적용되는 아날로그 캐패시터(Analog Capacitor)는 어드벤스드 아날로그 모스 기술 (Advanced Analog MOS Technology), 특히, A/D 컨버터나 스위칭 캐패시터 필터 분야의 핵심 요소이다. 이러한 아날로그 캐패시터의 구조로는 PIP(Polysilicon-Insulator-Polysilicon), PIM(Polysilicon-Insulator-Metal), MIP(Metal-Insulator-Polysilicon) 및 MIM(Metal-Insulator-Metal) 등 다양한 구조들이 이용되어 왔다.
이들 중에서, MIM 구조는 직렬 저항이 낮아 높은 캐패시턴스를 갖는 캐패시터를 구현할 수 있고, 특히, 써멀 버짓(Thermal Budget) 및 Vcc가 낮다는 잇점 때문에, 아날로그 캐패시터의 대표적 구조로 이용되고 있다.
이러한 MIM 캐패시터는 반도체 회로에서 RF 회로, 아날로그 IC, 하이파워 MPU에서의 디커플링 캐패시터, 디램 셀 등 다양하게 응용되고 있다.
종래 주로 유전막으로 사용되고 있는 SiO2또는 Si3N4등의 캐패시턴스값은 비교적 낮은 값을 갖기 때문에 원하는 캐패시턴스를 갖기 위해서는 큰 면적이 요구된다. 예를 들어, Si3N4의 경우 1~2 fF/㎛2이지만, 장래에는 대략 10 fF/㎛2을 필요로 한다. 즉, 집적도가 높아짐에 따라 고유전율을 갖는 재료를 캐패시터의 유전막으로 사용해야 하는 것이 필연적이다.
이를 위하여 ZrO2, HfO2, Ta2O5와 같은 고유전율 재료에 대한 연구가 활발히진행되고 있는 실정이다. 그러나, 이와 같은 고유전율 재료를 캐패시터의 유전막으로 사용하는 데 있어서 가장 큰 문제점중의 하나는 고유전율 재료의 증착시 캐패시터의 하부 전극이 산화된다는 것이다.
이에 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 하부 전극을 형성한 후 하부 전극상에 산소에 대한 패시베이션 박막을 형성함으로써 고유전율 재료의 증착시 하부 전극이 산화되는 것을 방지할 수 있는 반도체 소자의 MIM 캐패시터 형성방법을 제공함에 있다.
도 1 내지 도 6은 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
100; 배선110; 절연막
120,120a; 배리어130; 하부 전극층
130a; 하부 메탈 전극140,140a; 하부 전극 방지층
150; 고유전율층150a; 고유전율 산화막
150b; 고유전막160; 상부 전극층
160a; 상부 메탈 전극170; MIM 캐패시터
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법은, 소정의 배선이 형성된 절연막상에 배리어층을 형성하는 단계; 상기 배리어층을 패터닝한 후 상기 배선과 연결되도록 하부 전극층을 형성하는 단계; 상기 하부 전극층상에 인시튜로 하부 전극 산화 방지층을 형성하는 단계; 상기 하부 전극 산화 방지층상에 고유전율 메탈층을 형성하는 단계; 상기 고유전율 메탈층을 고유전율 산화막으로 형성하는 단계; 상기 고유전율 산화막상에 상부 전극층을 형성하는 단계; 및 상기 상부 전극층, 고유전율 산화막, 하부 전극 산화 방지층 및 하부 전극층을 패터닝하여 캐패시터를 형성하는 것을 특징으로 한다.
본 발명에 의하면, 캐패시터의 유전막으로 고유전율 재료를 증착할 때 하부 전극의 산화를 막을 수 있게 된다.
이하, 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 내지 도 6은 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법은, 도 1에 도시된 바와 같이, 소정의 배선(100)이 형성된 절연막(110)상에 배리어층(120)을 형성한다. 이때, 상기 배선(100)은 구리(Cu)로 형성한다.
다음으로, 도 2에 도시된 바와 같이, 상기 배리어층(120)을 패터닝하여 상기 배선(100)이 노출되도록 한다. 그런다음, 상기 패터닝된 배리어층(120a)상에 상기 배선(100)과 연결되도록 하부 전극층(130)을 형성한다.
상기 하부 전극층(130)은 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나로 CVD(Chemical Vapor Deposition;화학기상층착) 또는 PVD(Physical Vapor Deposition;물리기상증착) 방식으로 50~1,000Å 두께로 형성한다.
그다음, 도 3에 도시된 바와 같이, 상기 하부 전극층(130)상에 알루미늄을 10~300Å 두께로 인시튜(in situ)로 하부 전극 산화 방지층(140)을 형성한다. 이때, 상기 하부 전극 산화 방지층(140)을 형성한 이후에 상기 하부 전극 산화 방지층(140)을 산화시키는 단계를 더 진행할 수 있다.
상기 하부 전극 산화 방지층(140)을 산화시키는 단계는 기체 분위기에서 열처리하거나, 또는 대기중에서 노출시켜 진행한다. 이때의 열처리는 150~450℃ 온도에서 진행하는데, 상기 열처리는 대기중, O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 기체 분위기에서 진행하도록 한다. 한편, 상기 대기중에의 노출은 10~80%의 습도하에서 1~10초의 시간 동안 진행한다.
그런다음, 상기 하부 전극 산화 방지층(140)상에 고유전율 메탈층(150)을 형성한다. 상기 고유전율 메탈층(150)은 Ti, Ru, Y, Sr, Ba, Zr, Hf, Ta중에서 어느 하나로 형성한다.
다음으로, 도 4에 도시된 바와 같이, 상기 고유전율 메탈층(150)을 150~450℃ 온도에서 열처리하여 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나로 형성되는 고유전율 산화막(150a)을 형성한다.
상기 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나는 CVD 또는 PVD로 형성한다.
상기 CVD는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 전구체를 이용하거나, 또는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 메탈 타겟을 이용한 리엑티브 PVD를 이용한다.
이와 같이, 고유전율 특성을 갖는 산화막(150a)을 형성할 때, 상기 하부 전극층(130)의 산화를 방지하기 위하여 하부 전극으로 사용되는 TiN, Ta, TaNx 등을증착한 후 하부 전극 산화 방지층(140)으로서 알루미늄을 매우 얇게 증착한다. 상기 알루미늄으로 이루어진 하부 전극 방지층(140) 위에 Zr, Hf, Ta 등으로 고유전율층(150)을 증착하고 산화 분위기에서 열처리하면 고유전율 특성을 갖는 ZrO2, HfO2, Ta2O5등과 같은 고유전율 산화막(150a)이 형성된다.
열처리시 증착한 Zr, Hf, Ta 등과 같은 고유전율층(150)이 모두 고유전율 산화막(150a)으로 산화된 후에는 하부의 알루미늄이나 산화알루미늄으로 이루어진 하부 전극 산화 방지층(140)이 산소 기체와 만나게 된다. 알루미늄 표면에 수십 Å 정도의 알루미늄 산화막이 형성되면 알루미늄 산화막 자체가 페시베이션(Passivation) 역할을 하게 되므로 알루미늄은 더이상 산화되지 않게 된다. 따라서, 알루미늄이나 산화알루미늄으로 이루어진 하부 전극 산화 방지층(140) 하부에 형성된 하부 전극층(130)은 전혀 산화되지 않게 되는 것이다.
이어서, 도 5에 도시된 바와 같이, 상기 고유전율 산화막(150a)상에 상부 전극층(160)을 형성한다. 상기 상부 전극층(160)은 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나를 CVD 또는 PVD로 50~3,000Å 두께로 형성한다.
이때, 상기 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 또는 WC 등은 대기중, O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 기체 분위기에서 열처리를 하여 형성한다.
다음으로, 도 6에 도시된 바와 같이, 상기 상부 전극층(160), 고유전율 산화막(150b), 하부 전극 산화 방지층(140) 및 하부 전극층(130)을 패터닝하여 상부 메탈 전극(160a)과 고유전막(150b)과 하부 전극 산화 방지층(140a) 및 하부 메탈 전극(130a)으로 이루어진 캐패시터(170)를 형성한다.
이와 같이, 산화 방식으로 형성된 고유전율 산화막(150a) 위에 상부 전극층(160)을 증착함으로써 안정된 구조의 MIM(Metal-Insulator-Metal) 캐패시터를 형성할 수 있게 된다.
특히, 구리(Cu)/저유전율(low-k) 산화막을 적용한 배선 공정에서는 후속 열처리 온도가 400℃를 넘지 않으므로 알루미늄(140)이 두꺼워 일부가 산화되지 않고 남아 있더라도 하부의 배리어(120)와 반응하게 됨으로써 또 다른 누설 원인(leakage source)을 형성할 염려가 없게 된다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 MIM 캐패시터 형성방법에 의하면, 캐패시터의 유전막으로 고유전율 재료를 증착할 때 하부 전극의 산화를 막을 수 있다. 따라서, 고유전율 재료를 사용한 MIM 캐패시터를 다양한 제품에 응용할 수 있다.
Claims (19)
- 소정의 배선이 형성된 절연막상에 배리어층을 형성하는 단계;상기 배리어층을 패터닝한 후 상기 배선과 연결되도록 하부 전극층을 형성하는 단계;상기 하부 전극층상에 인시튜로 하부 전극 산화 방지층을 형성하는 단계;상기 하부 전극 산화 방지층상에 고유전율 메탈층을 형성하는 단계;상기 고유전율 메탈층을 고유전율 산화막으로 형성하는 단계;상기 고유전율 산화막상에 상부 전극층을 형성하는 단계; 및상기 상부 전극층, 고유전율 산화막, 하부 전극 산화 방지층 및 하부 전극층을 패터닝하여 캐패시터를 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제1항에 있어서,상기 배선은 구리(Cu)로써 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제1항에 있어서,상기 하부 전극층은 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의MIM 캐패시터 형성방법.
- 제3항에 있어서,상기 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나는 CVD 또는 PVD로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제3항에 있어서,상기 TiN, Ta, TaNx, TaC, W, WNx, TiW, WBN 및 WC로 이루어진 군으로부터 선택된 어느 하나는 50~1,000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제1항에 있어서,상기 하부 전극 산화 방지층은 알루미늄으로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제6항에 있어서,상기 알루미늄은 10~300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제1항에 있어서,상기 하부 전극 산화 방지층을 형성하는 단계 이후에 상기 하부 전극 산화 방지층을 산화시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제8항에 있어서,상기 하부 전극 산화 방지층을 산화시키는 단계는 기체 분위기에서 열처리하거나, 또는 대기중에서 노출시키는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제9항에 있어서,상기 열처리는 150~450℃ 온도에서 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제10항에 있어서,상기 열처리는 대기중, O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제9항에 있어서,상기 대기중에의 노출은 10~80%의 습도하에서 1~10초의 시간 동안 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제1항에 있어서,상기 고유전율 산화막층은 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제13항에 있어서,상기 AlOx, TiOx, RuOx, YOx, SrOx, BaOx, ZrOx, HfOx, TaOx 및 이들의 각각에 N을 포함한 화합물로 이루어진 군으로부터 선택된 어느 하나는 CVD 또는 PVD로 형성되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제14항에 있어서,상기 CVD는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 전구체를 이용하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제14항에 있어서,상기 PVD는 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 포함한 메탈 타겟을 이용한 리엑티브 PVD인 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제1항에 있어서,상기 고유전율 산화막은 Al, Ti, Ru, Y, Sr, Ba, Zr, Hf 및 Ta로 이루어진 군으로부터 선택된 어느 하나를 증착한 후 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제17항에 있어서,상기 열처리는 O2, N2, Ar, Ar와 O2의 혼합기체, Ar와 N2의 혼합기체 및 N2와 O2의 혼합기체로 이루어진 군으로부터 선택된 어느 하나의 기체 분위기에서 진행되는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
- 제18항에 있어서,상기 열처리는 150~450℃ 온도에서 진행하는 것을 특징으로 하는 반도체 소자의 MIM 캐패시터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020067033A KR100886699B1 (ko) | 2002-10-31 | 2002-10-31 | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020067033A KR100886699B1 (ko) | 2002-10-31 | 2002-10-31 | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040038154A true KR20040038154A (ko) | 2004-05-08 |
| KR100886699B1 KR100886699B1 (ko) | 2009-03-04 |
Family
ID=37336401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020067033A KR100886699B1 (ko) | 2002-10-31 | 2002-10-31 | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100886699B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645930B1 (ko) * | 2004-12-30 | 2006-11-14 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성방법 |
| KR100685635B1 (ko) * | 2004-06-25 | 2007-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 엠아이엠 캐패시터 형성방법 및 엠아이엠캐패시터 |
| KR101478767B1 (ko) * | 2009-08-17 | 2015-01-05 | 주식회사 원익아이피에스 | 박막 증착방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960019721A (ko) * | 1994-11-16 | 1996-06-17 | 김광호 | 반도체 메모리 장치의 커패시터 및 제조방법 |
| KR100215830B1 (ko) * | 1996-12-14 | 1999-08-16 | 구본준 | 배선형성방법 |
| KR100269310B1 (ko) * | 1997-09-29 | 2000-10-16 | 윤종용 | 도전성확산장벽층을사용하는반도체장치제조방법 |
| KR100303186B1 (ko) * | 1999-07-01 | 2001-11-01 | 박종섭 | 반도체장치의 텅스텐 게이트전극 제조방법 |
| KR100799048B1 (ko) * | 2000-06-28 | 2008-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
-
2002
- 2002-10-31 KR KR1020020067033A patent/KR100886699B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685635B1 (ko) * | 2004-06-25 | 2007-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 엠아이엠 캐패시터 형성방법 및 엠아이엠캐패시터 |
| KR100645930B1 (ko) * | 2004-12-30 | 2006-11-14 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리 배선 형성방법 |
| KR101478767B1 (ko) * | 2009-08-17 | 2015-01-05 | 주식회사 원익아이피에스 | 박막 증착방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100886699B1 (ko) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940117B2 (en) | Prevention of Ta2O5 mim cap shorting in the beol anneal cycles | |
| KR100493040B1 (ko) | 반도체 소자의 커패시터 및 그 제조방법 | |
| KR100264429B1 (ko) | 반도체장치 | |
| KR100297210B1 (ko) | 강유전체커패시터및다른커패시터구조체를위한고온전극-배리어 | |
| US6777809B2 (en) | BEOL decoupling capacitor | |
| KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100269310B1 (ko) | 도전성확산장벽층을사용하는반도체장치제조방법 | |
| US20090134493A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20010020907A (ko) | 내부 산소 소스를 가진 ｆｅｒａｍ 셀 및 산소 배출 방법 | |
| KR100532434B1 (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
| US7407897B2 (en) | Capacitor of analog semiconductor device having multi-layer dielectric film and method of manufacturing the same | |
| KR100505397B1 (ko) | 반도체메모리소자의캐패시터제조방법 | |
| KR100308131B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100886699B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 | |
| KR100608325B1 (ko) | 반도체 소자의 ｍｉｍ 캐패시터 형성방법 | |
| KR20020092465A (ko) | 커패시터 스택 구조 및 그 제조방법 | |
| WO2003003475A2 (en) | Semiconductor device comprising a mim capacitor and an interconnect structure | |
| JPH1154703A (ja) | 高誘電体キャパシタの製造方法 | |
| KR20040067012A (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 | |
| KR100504942B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20000029860A (ko) | 반도체장치및그제조방법 | |
| KR100223893B1 (ko) | 반도체 메모리소자의 제조방법 | |
| KR20040069391A (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 | |
| KR20020073822A (ko) | 금속-절연체-금속 구조의 커패시터 및 그 제조방법 | |
| KR100532851B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160119 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170117 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190117 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 12 |