KR20040034984A - 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로 - Google Patents

이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로 Download PDF

Info

Publication number
KR20040034984A
KR20040034984A KR1020020063678A KR20020063678A KR20040034984A KR 20040034984 A KR20040034984 A KR 20040034984A KR 1020020063678 A KR1020020063678 A KR 1020020063678A KR 20020063678 A KR20020063678 A KR 20020063678A KR 20040034984 A KR20040034984 A KR 20040034984A
Authority
KR
South Korea
Prior art keywords
signal
clock
clock generation
clock signal
control signal
Prior art date
Application number
KR1020020063678A
Other languages
English (en)
Other versions
KR100499305B1 (ko
Inventor
이승현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0063678A priority Critical patent/KR100499305B1/ko
Priority to US10/688,685 priority patent/US6833744B2/en
Publication of KR20040034984A publication Critical patent/KR20040034984A/ko
Application granted granted Critical
Publication of KR100499305B1 publication Critical patent/KR100499305B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels
    • H03K2005/00241—Layout of the delay element using circuits having two logic levels using shift registers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

디지털 방식으로 클럭신호의 듀티 팩터(duty factor)가 정확히 50%로 되도록 보상하고, 회로의 구성이 간단함은 물론 제조가 용이하며, 여러 종류의 응용회로에 간단히 적용시킬 수 있다.
듀티 팩터를 보상할 입력 클럭신호와 듀티 팩터가 50%로 되도록 보상된 보상 클럭신호의 위상차를 검출하여 시프트 제어신호를 발생하는 위상 비교기와, 상기 위상 비교기의 시프트 제어신호에 따라 하나의 클럭발생 기준신호를 좌우로 시프트시키고 그 클럭발생 기준신호를 시프트시킨 위치에 따라 설정되는 소정시간을 지연시켜 180°클럭발생 제어신호를 발생함과 아울러 그 소정시간의 2배 시간만큼 상기 클럭발생 기준신호를 지연시켜 360°클럭발생 제어신호를 발생하는 제어신호 발생부와, 상기 제어신호 발생부가 발생한 180°클럭발생 제어신호 및 360°클럭발생 제어신호에 따라 상기 입력 클럭신호와 동기되고 듀티 팩터가 50%인 클럭신호를 생성하는 클럭신호 생성부로 구성된다.

Description

이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로{Circuit for correcting duty factor of clock signal using a couple of delay loops}
본 발명은 입력 클럭신호의 듀티 팩터(duty factor)를 정확히 50%가 되도록보상하는 클럭신호의 듀티 팩터 보상회로에 관한 것으로 특히 소정의 지연시간을 가지는 하나의 지연루프와, 그 하나의 지연루프의 2배 지연시간을 가지는 다른 하나의 지연루프를 이용하여 듀티 팩터가 정확하게 50%가 되도록 클럭신호를 보상하는 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로에 관한 것이다.
일반적으로 VLSI(Very Large Scale Integration) 등을 비롯하여 소정의 동작을 수행하는 응용회로를 클럭신호에 따라 동작시킬 경우에 그 클럭신호가 응용회로의 내부를 통과하면서 듀티 팩터가 정확하게 50%를 유지하지 못하고, 변동되는 경우가 발생한다.
상기 듀티 팩터는 클럭신호의 고전위 시간을 클럭신호의 주기로 나눈 값으로서 듀티 팩터가 정확하게 50%를 유지하지 못할 경우에, 클럭신호의 상승 에지 및 하강 에지에서 모두 동작하는 응용회로는 그 상승 에지 및 하강 에지에 따라 동작하면서 발생되는 소정 신호가 정확한 위치에서 발생되지 않고, 이로 인하여 응용회로가 오동작을 하게 되므로 클럭신호의 듀티 팩터가 변동되었을 경우에 듀티 팩터가 정확히 50%로 되도록 보상해야 된다.
클럭신호의 듀티 팩터가 정확히 50%로 되도록 보상하는 보상회로는 여러 가지가 알려져 있다. 그러나 이들 대부분의 보상회로는 아날로그 방식으로 클럭신호의 듀티 팩터를 보상하는 것으로 회로의 구성이 복잡하고, 아날로그 소자들의 정밀한 값이 요구되어 제조 공정이 매우 어려우며, 또한 보상회로가 적용되는 응용회로에 따라 그에 적합한 보상회로를 설계해야 되는 등의 여러 가지 문제점이 있었다.
그러므로 본 발명의 목적은 디지털 방식으로 클럭신호의 듀티 팩터가 정확히 50%로 되도록 보상하는 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로를 제공하는데 있다.
본 발명의 다른 목적은 회로의 구성이 간단하고, 제조가 용이한 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로를 제공하는데 있다.
본 발명의 또 다른 목적은 여러 종류의 응용회로에 간단히 적용시켜 클럭신호의 듀티 팩터를 정확하게 50%가 되도록 보상하는 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로를 제공하는데 있다.
이러한 목적을 가지는 본 발명의 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로는, 듀티 팩터를 보상할 입력 클럭신호와 듀티 팩터가 50%로 되도록 보상된 보상 클럭신호의 위상차를 검출하여 시프트 제어신호를 발생하는 위상 비교기와, 상기 위상 비교기의 시프트 제어신호에 따라 하나의 클럭발생 기준신호를 좌우로 시프트시키고 그 클럭발생 기준신호를 시프트시킨 위치에 따라 설정되는 소정시간을 지연시켜 180°클럭발생 제어신호를 발생함과 아울러 그 소정시간의 2배 시간만큼 상기 클럭발생 기준신호를 지연시켜 360°클럭발생 제어신호를 발생하는 제어신호 발생부와, 상기 제어신호 발생부가 발생한 180°클럭발생 제어신호 및 360°클럭발생 제어신호에 따라 상기 입력 클럭신호와 동기되고 듀티 팩터가 50%인 클럭신호를 생성하는 클럭신호 생성부로 구성되는 것을 특징으로 한다.
상기 제어신호 발생부는, 하나의 고전위를 클럭발생 기준신호로 미리 저장하여 두고 상기 시프트 제어신호에 따라 좌우로 시프트시키는 시프트 레지스터와, 상기 시프트 레지스터가 출력하는 클럭발생 기준신호를 입력 클럭신호에 동기로 통과시키는 동기 출력부와, 상기 동기 출력부가 출력하는 클럭발생 기준신호를, 그 클럭발생 기준신호가 시프트된 위치에 따라 설정되는 소정시간을 지연시켜 180°의 클럭발생 위상신호로 발생하는 제 1 지연루프와, 상기 동기 출력부가 출력하는 클럭발생 기준신호를, 상기 제 1 지연루프의 2배 시간을 지연시켜 360°의 클럭발생 위상신호로 발생하는 제 2 지연루프를 구비하고, 상기 제 1 및 제 2 지연루프들 각각은, 상기 동기 출력부의 복수의 출력단자의 사이에, 미리 설정된 단위 시간의 1배 및 2배의 시간을 각기 지연시키는 복수의 지연기를 각기 구비하는 것을 특징으로 한다.
상기 클럭신호 생성부는, 상기 360°클럭발생 제어신호를 지연시키는 보상 지연기와, 상기 보상 지연기에서 지연된 360° 클럭발생 제어신호에 따라 펄스신호를 발생하는 제 1 펄스신호 발생기와, 상기 180°의 클럭발생 제어신호에 따라 펄스신호를 발생하는 제 2 펄스신호 발생기와, 상기 제 1 펄스신호 발생기 및 제 2 펄스신호 발생기가 발생한 펄스신호에 따라 360° 및 180°의 위상을 가지는 클럭신호를 발생하는 클럭신호 발생부로 구성되고, 상기 보상 지연기의 지연시간은, 상기 제 1 및 제 2 펄스신호 발생기가 펄스신호를 각기 발생하고 그 발생한 펄스신호에 따라 상기 클럭신호 발생부가 360° 및 180°의 위상을 가지는 클럭신호를 발생할 때까지 소요되는 시간으로 설정한다.
상기 클럭신호 발생부는, 전원단자와 접지의 사이에 피모스 트랜지스터 및 엔모스 트랜지스터가 직렬 접속되어 피모스 트랜지스터의 게이트에는 상기 제 1 펄스신호 발생기의 출력단자가 인버터를 통해 접속되고, 엔모스 트랜지스터의 게이트에는 상기 제 2 펄스신호 발생기의 출력단자가 접속되며, 상기 피모스 트랜지스터 및 엔모스 트랜지스터의 접속점은 래치를 통해 인버터에 접속되어 인버터의 출력단자에서 보상 클럭신호가 출력되게 구성되고, 상기 제 1 및 제 2 펄스신호 발생기는, 입력신호를 반전 및 소정시간 지연시키는 복수의 지연용 인버터와, 상기 입력신호 및 상기 복수의 지연용 인버터의 출력신호를 반전 논리곱하는 낸드 게이트와, 상기 낸드 게이트의 출력신호를 반전시키는 인버터로 구성됨을 특징으로 한다.
도 1은 본 발명의 클럭신호의 듀티 팩터 보상회로를 보인 블록도이고,
도 2는 도 1의 제어신호 발생부의 상세 구성을 보인 도면이며,
도 3은 도 1의 클럭신호 생성부의 상세 구성을 보인 도면이며,
도 4는 도 3의 제 1 및 제 2 펄스신호 발생기의 구성을 보인 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 위상 비교기 200 : 제어신호 발생부
210 : 시프트 레지스터 220 : 동기 출력부
230, 240 : 제 1 및 제 2 지연 루프 231, 241 : 복수의 제 1 및 제 2 지연기
300 : 클럭신호 생성부 310 : 보상 지연기
320 : 제 1 펄스신호 발생기 330 : 제 2 펄스신호 발생기
340 : 클럭신호 발생부
이하, 첨부된 도면을 참조하여 본 발명의 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로를 상세히 설명한다.
도 1은 본 발명의 클럭신호의 듀티 팩터 보상회로를 보인 블록도이다. 이에 도시된 바와 같이 듀티 팩터를 보상할 입력 클럭신호(ICLK)와 본 발명에 따라 듀티 팩터가 50%로 되도록 보상된 보상 클럭신호(OCLK)의 위상차를 검출하여 시프트 제어신호(SHL, SHR)를 선택적으로 발생하는 위상 비교기(100)와, 상기 위상 비교기(100)의 시프트 제어신호(SHL, SHR)에 따라 하나의 클럭발생 기준신호를 좌우로 시프트시키고 그 클럭발생 기준신호를 시프트시킨 위치에 따라 설정되는 소정시간을 지연시켜 180°클럭발생 제어신호(OUT180)를 발생함과 아울러 그 소정시간의 2배 시간만큼 클럭발생 기준신호를 지연시켜 360°클럭발생 제어신호(OUT360)를 발생하는 제어신호 발생부(200)와, 상기 제어신호 발생부(200)가 발생한 180°클럭발생 제어신호(OUT180) 및 360°클럭발생 제어신호(OUT360)에 따라 상기 입력 클럭신호(ICLK)와 동기되고 듀티 팩터가 50%인 클럭신호를 생성하는 클럭신호 생성부(300)로 구성된다.
상기 제어신호 발생부(200)는, 도 2에 도시된 바와 같이 하나의 고전위를 클럭발생 기준신호로 미리 저장하여 두고 상기 시프트 제어신호(SHL, SHR)에 따라 좌우로 시프트시키는 시프트 레지스터(210)와, 상기 시프트 레지스터(210)가 출력하는 클럭발생 기준신호를 입력 클럭신호(ICLK)에 동기로 복수의 낸드 게이트(NAND1∼NANDn)가 반전 및 통과시키는 동기 출력부(220)와, 상기 동기 출력부(220)가 출력하는 클럭발생 기준신호를, 그 클럭발생 기준신호가 시프트된 위치에 따라 설정되는 소정시간의 1배 및 2배씩 각기 지연시켜 클럭발생 위상신호(OUT180, OUT360)를 발생하는 제 1 및 제 2 지연루프(230, 240)를 구비한다.
상기 제 1 및 제 2 지연루프(230, 240)는, 상기 동기 출력부(220)의 복수의 출력단자의 사이에 단위시간의 1배 및 2배의 시간을 지연시키는 복수의 제 1 및 제 2 지연기(231)(241)를 각기 구비한다.
상기 클럭신호 생성부(300)는, 도 3에 도시된 바와 같이 상기 360°클럭발생 제어신호(OUT360)를 지연시키는 보상 지연기(310)와, 상기 보상 지연기(310)에서 지연된 360° 클럭발생 제어신호(OUT360)에 따라 펄스신호를 발생하는 제 1 펄스신호 발생기(320)와, 상기 180°의 클럭발생 제어신호(OUT180)에 따라 펄스신호를 발생하는 제 2 펄스신호 발생기(330)와, 상기 제 1 펄스신호 발생기(320) 및 제 2 펄스신호 발생기(330)가 발생한 펄스신호에 따라 360° 및 180°의 위상을 가지는 클럭신호를 발생하는 클럭신호 발생부(340)로 구성된다.
상기 클럭신호 발생부(340)는, 전원단자(Vdd)와 접지의 사이에 피모스 트랜지스터(PM) 및 엔모스 트랜지스터(NM)가 직렬 접속되어 피모스 트랜지스터(PM)의 게이트에는 상기 제 1 펄스신호 발생기(320)의 출력단자가 인버터(INV1)를 통해 접속되고, 엔모스 트랜지스터(NM)의 게이트에는 상기 제 2 펄스신호 발생기(330)의 출력단자가 접속된다. 그리고 상기 피모스 트랜지스터(PM) 및 엔모스 트랜지스터(NM)의 접속점은 래치로 동작하는 인버터(INV2, INV3)를 통해 인버터(INV4)에 접속되어 인버터(INV4)의 출력단자에서 보상 클럭신호(OCLK)가 출력되게 구성된다.
상기 제 1 및 제 2 펄스신호 발생기(330)는, 도 4에 도시된 바와 같이 상기 보상 지연기(310)의 출력단자 또는 상기 제어신호 발생부(200)의 180° 클럭발생 제어신호(OUT180)를 출력하는 출력단자가 낸드 게이트(NAND10)의 일측 입력단자에 접속됨과 아울러 복수의 지연용 인버터(INV11, INV12, INV13)를 순차적으로 통해 낸드 게이트(NAND10)의 타측 입력단자에 접속되고, 낸드 게이트(NAND10)의 출력단자는 인버터(INV14)의 입력단자에 접속되어 인버터(INV14)의 출력단자에서 펄스신호가 출력되게 구성된다.
이와 같이 구성된 본 발명의 클럭신호의 듀티 팩터 보상회로는 위상 비교기(100)가 듀티 팩터를 보상할 입력 클럭신호(ICLK)와 본 발명에 의하여 듀티 팩터가 50%로 되도록 보상된 보상 클럭신호(OCLK)를 입력받아 위상차를 검출하고, 검출한 위상차에 따라 시프트 제어신호(SHL, SHR)를 선택적으로 출력하여 제어신호 발생부(200)로 입력된다. 예를 들면, 입력 클럭신호(ICLK)보다 보상클럭신호(OCLK)의 위상이 빠를 경우에 좌측 시프트를 명령하는 시프트 제어신호(SHL)를 출력하고, 입력 클럭신호(ICLK)보다 보상 클럭신호(OCLK)의 위상이 느릴 경우에 우측 시프트를 명령하는 시프트 제어신호(SHR)를 출력하여 제어신호 발생부(200)로 입력된다.
상기 제어신호 발생부(210)는, 미리 시프트 레지스터(210)의 하나의 출력단자에 고전위의 클럭발생 기준신호를 저장하고, 다른 출력단자에는 모두 저전위를 저장하는 것으로서 상기 위상 비교기(100)가 선택적으로 출력하는 시프트 제어신호(SHL, SHR)에 따라 상기 고전위의 클럭발생 기준신호를 좌측 또는 우측으로 시프트시켜 출력단자로 출력하게 된다.
이와 같은 상태에서 입력 클럭신호(ICLK)가 입력되면, 그 입력 클럭신호(ICLK)에 따라 동기 출력부(220)의 낸드 게이트(NAND1∼NANDn)들 중에서 하나가 상기 고전위의 클럭발생 기준신호를 저전위로 반전시켜 출력하게 되고, 그 출력한 클럭발생 기준신호는 제 1 및 제 2 지연루프(230, 240)의 복수의 제 1 및 제 2 지연기(231, 241)에서, 그 클럭발생 기준신호가 시프트된 위치에 따라 설정되는 소정시간의 1배 및 2배씩 각기 지연되어 180°의 클럭발생 위상신호(OUT180)와, 360°의 클럭발생 제어신호(OUT360)로 출력된다.
예를 들면, 시프트 레지스터(210)의 출력단자(Q1)에서 클럭발생 기준신호가 출력된다고 가정할 경우에 그 클럭발생 기준신호는 낸드 게이트(NAND1)를 통해 반전 출력된 후 제 1 지연루프(230)의 하나의 제 1 지연기(231)를 통해 지연되어 180°클럭발생 제어신호(OUT180)로 출력됨과 아울러 제 1 지연기(231)의 2배 지연시간을 가지는 제 2 지연루프(240)의 하나의 제 2 지연기(241)를 통해 지연되어 360°클럭발생 제어신호(OUT360)로 출력된다. 그리고 시프트 레지스터(210)의 출력단자(Q2)에서 클럭발생 기준신호가 출력된다고 가정할 경우에 그 클럭발생 기준신호는 낸드 게이트(NAND2)를 통해 반전 출력된 후 제 1 지연루프(230)의 두 개의 제 1 지연기(231)를 통해 순차적으로 지연되어 180°클럭발생 제어신호(OUT180)로 출력됨과 아울러 제 2 지연루프(240)의 두 개의 제 2 지연기(241)를 통해 순차적으로 지연되어 360° 클럭발생 제어신호(OUT360)로 출력되며, 시프트 레지스터(210)의 출력단자(Qn)에서 클럭발생 기준신호가 출력된다고 가정할 경우에 그 클럭발생 기준신호는 낸드 게이트(NANDn)를 통해 반전 출력된 후 제 1 지연루프(230)의 n 개의 제 1 지연기(231)를 통해 순차적으로 지연되어 180°클럭발생 제어신호(OUT180)로 출력됨과 아울러 제 2 지연루프(240)의 n 개의 제 2 지연기(241)를 통해 순차적으로 지연되어 360°클럭발생 제어신호(OUT360)로 출력되는 것으로서 제어신호 발생부(200)는 시프트 레지스터(210)가 클럭발생 기준신호를 시프트시킨 위치에 따라 설정되는 제 1 지연루프(230)의 복수의 제 1 지연기(231)를 통해 클럭발생 기준신호를 지연시켜 180°클럭발생 제어신호(OUT180)를 출력함과 아울러 그 180°클럭발생 제어신호(OUT180)의 지연시간이 비하여 2배 시간만큼 제 2 지연루프(240)의 복수의 제 2 지연기(241)를 통해 클럭발생 기준신호를 지연시켜 360°클럭발생 제어신호(OUT360)를 출력한다.
상기 제어신호 발생부(200)가 출력하는 360°클럭발생 제어신호(OUT360)는 클럭신호 생성부(300)의 보상 지연기(310)에서 소정시간동안 지연된 후 제 1 펄스신호 발생기(320)로 입력되고, 180°클럭발생 제어신호(OUT180)는 제 2 펄스신호 발생기(330)로 입력된다.
여기서, 상기 보상지연기(310)는, 후술하는 바와 같이 클럭발생 위상신호 생성부(200)의 제 1 및 제 2 펄스신호 발생부(320, 330)가 클럭발생 위상신호(OUT360, OUT180)에 따라 각기 펄스신호를 발생하고 그 발생한 펄스신호에 따라 클럭신호 출력부(380)가 출력 클럭신호(OCLK)를 발생할 때까지 소요되는 시간의 1배를 지연시키게 지연시간이 설정된다.
상기 제 1 및 제 2 펄스신호 발생기(320)(330)는, 제 1 및 제 2 펄스신호 발생부(320, 330)로부터 각기 입력되는 360°클럭발생 제어신호(OUT360) 및 180°클럭발생 제어신호(OUT180)가 낸드 게이트(NAND10)의 일측 입력단자에 인가됨과 아울러 복수의 지연용 인버터(INV11∼INV13)를 순차적으로 통해 지연 및 반전되어 낸드 게이트(NAND10)의 타측 입력단자에 인가되므로 낸드 게이트(NAND10)는 소정 폭의 저전위 펄스신호를 발생하고, 그 발생한 저전위 펄스신호는 인버터(INV14)를 통해 고전위 펄스신호로 반전되어 출력된다.
상기 제 1 클럭신호 발생기(320)가 360°클럭발생 제어신호(OUT360)에 따라 발생시킨 고전위의 펄스신호는 클럭신호 발생부(340)의 인버터(INV1)를 통해 저전위로 반전된 후 피모스 트랜지스터(PM)의 게이트에 인가되므로 피모스 트랜지스터(PM)가 도통상태로 되고, 전원단자(Vdd)의 전원인 고전위가 피모스 트랜지스터(PM)를 통하고, 인버터(INV2, INV3)로 이루어진 래치에 반전 및 저장된 후 인버터(INV4)를 통해 다시 반전되어 출력된다.
그리고 상기 제 2 클럭신호 발생기(330)가 180°클럭발생 제어신호(OUT180)에 따라 발생시킨 고전위의 펄스신호는 클럭신호 발생부(340)의 엔모스 트랜지스터(NM)의 게이트에 인가되므로 엔모스 트랜지스터(NM)가 도통상태로 되고, 상기 인버터(INV2, INV3)로 이루어진 래치에 저장된 신호가 엔모스 트랜지스터(NM)를 통해 접지로 흐르면서 래치가 고전위를 출력하게 되며, 그 출력한 고전위는 인버터(INV4)를 통해 저전위로 반전되어 출력되는 것으로서 클럭신호 발생부(340)는 상기 360°클럭발생 제어신호(OUT360)에 따라 고전위로 되고, 상기 180°클럭발생 제어신호(OUT180)에 따라 저전위로 되는 보상 클럭신호(OCLK)를 출력하게 된다.
여기서, 상기 클럭신호 발생부(340)가 발생하는 보상 클럭신호(OCLK)는 위상 비교기(100)에 입력시켜 입력 클럭신호(ICLK)와 위상을 비교하고, 위상 비교 결과에 따라 제어신호 발생부(200)의 시프트 레지스터(210)에 저장된 지연 값인 하나의 고전위를 시프트시키면서 360°클럭발생 제어신호(OUT360)를 발생시키며, 그 발생시킨 360°클럭발생 제어신호(OUT360)에 따라 클럭신호 발생부(340)가 보상 클럭신호(OCLK)의 360°를 설정하므로 보상 클럭신호(OCLK)의 360°는 입력 클럭신호(ICLK)의 360° 위치와 정확하게 일치하게 된다.
그리고 상기 360°클럭발생 제어신호(OUT360)는 클럭발생 위상신호 생성부(200)의 동기 출력부(220)에서 출력되는 클럭발생 기준신호를, 그 클럭발생 기준신호가 시프트된 위치에 따라 설정되는 소정 시간의 2배 시간을 제 2 지연루프(240)의 복수의 제 2 지연기(241)가 지연시켜 생성하는 것이고, 180°클럭발생 제어신호(OUT180)는 상기와 동일한 클럭발생 기준신호를, 상기 제 2지연기(241)에 비하여 지연시간이 1/2이고 동일한 개수의 제 1 지연루프(230)의 제 1 지연기(231)가 순차적으로 지연시켜 발생시키는 것이므로 제어신호 발생부(210)가 발생하는 180°클럭발생 제어신호(OUT180)는 정확히 360°클럭발생 제어신호(OUT360)의 1/2 지연시간을 갖게 된다.
또한 상기 제어신호 발생부(210)가 발생하는 360°클럭발생 제어신호(OUT360) 및 180°클럭발생 제어신호(OUT180)에 따라 제 1 및 제 2 펄스신호 발생기(320)(330)가 각기 펄스신호를 발생하고 그 제 1 및 제 2 펄스신호 발생기(320)(330)가 발생한 펄스신호에 따라 클럭신호 발생부(340)가 클럭신호의 360°및 180°위상을 설정할 때까지 소요되는 지연시간은 동일하다.
여기서, 상기 제 1 및 제 2 펄스신호 발생기(320)(330)와 클럭신호 발생부(340)의 지연시간만큼 보상 지연기(310)가 360°클럭발생 제어신호(OUT360)를 지연시키도록 설정한다.
그러면, 제어신호 발생부(200)가 출력하는 180°클럭발생 제어신호(OUT180)에 따라 클럭신호 발생부(340)가 클럭신호의 180°위상을 설정할 때까지 소요되는 지연시간은 제어신호 발생부(200)가 출력하는 360°클럭발생 제어신호(OUT360)에 따라 클럭신호 발생부(340)가 클럭신호의 360°위상을 설정할 때까지 소요되는 지연시간의 1/2이므로 클럭신호 생성부(300)는 입력 클럭신호(ICLK)와 위상이 정확하게 일치되고, 또한 듀티 팩터가 정확하게 50%인 보상 클럭신호(OCLK)를 생성하게 된다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
이상에서 설명한 바와 같이 본 발명은 복수의 제 1 지연기 및 제 2 지연기를 이용하여 입력 클럭신호와 정확히 위상이 일치하고 듀티 팩터가 50%인 보상 클럭신호를 생성하는 것으로서 회로의 구성이 간단하고, 제조가 용이함은 물론 여러 종류의 응용회로에 간단히 적용시켜 사용할 수 있다.

Claims (5)

  1. 듀티 팩터를 보상할 입력 클럭신호와 듀티 팩터가 50%로 되도록 보상된 보상 클럭신호의 위상차를 검출하여 시프트 제어신호를 발생하는 위상 비교기;
    상기 위상 비교기의 시프트 제어신호에 따라 하나의 클럭발생 기준신호를 좌우로 시프트시키고 그 클럭발생 기준신호를 시프트시킨 위치에 따라 설정되는 소정시간을 지연시켜 180°및 360°클럭발생 제어신호를 발생하는 제어신호 발생부; 및
    상기 제어신호 발생부가 발생한 180°및 360°클럭발생 제어신호에 따라 상기 입력 클럭신호와 동기되고 듀티 팩터가 50%인 클럭신호를 생성하는 클럭신호 생성부로 구성된 이중지연루프를 이용한 클럭신호의 듀티 팩터 보상회로.
  2. 제 1 항에 있어서, 상기 제어신호 발생부는;
    하나의 고전위를 클럭발생 기준신호로 미리 저장하여 두고 상기 시프트 제어신호에 따라 좌우로 시프트시키는 시프트 레지스터;
    상기 시프트 레지스터가 출력하는 클럭발생 기준신호를 입력 클럭신호에 동기로 통과시키는 동기 출력부;
    상기 동기 출력부가 출력하는 클럭발생 기준신호를, 그 클럭발생 기준신호가 시프트된 위치에 따라 설정되는 소정시간을 지연시켜 180°의 클럭발생 위상신호로 발생하는 제 1 지연루프; 및
    상기 동기 출력부가 출력하는 클럭발생 기준신호를, 상기 제 1 지연루프의 2배 시간을 지연시켜 360°의 클럭발생 위상신호로 발생하는 제 2 지연루프로 구성됨을 특징으로 하는 이중지연루프를 이용한 클럭신호의 듀티 팩터 보상회로.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 지연루프들 각각은;
    상기 동기 출력부의 복수의 출력단자의 사이에, 미리 설정된 단위 시간의 1배 및 2배의 시간을 각기 지연시키는 복수의 지연기를 각기 구비하는 것을 특징으로 하는 클럭신호 생성회로.
  4. 제 1 항에 있어서, 상기 클럭신호 생성부는;
    상기 360°클럭발생 제어신호를 지연시키는 보상 지연기;
    상기 보상 지연기에서 지연된 360°클럭발생 제어신호에 따라 펄스신호를 발생하는 제 1 펄스신호 발생기;
    상기 180°의 클럭발생 제어신호에 따라 펄스신호를 발생하는 제 2 펄스신호 발생기;
    상기 제 1 펄스신호 발생기 및 제 2 펄스신호 발생기가 발생한 펄스신호에 따라 360°및 180°의 위상을 가지는 클럭신호를 발생하는 클럭신호 발생부로 구성됨을 특징으로 하는 이중지연루프를 이용한 클럭신호의 듀티 팩터 보상회로.
  5. 제 4 항에 있어서, 상기 보상 지연기의 지연시간은;
    상기 제 1 및 제 2 펄스신호 발생기가 펄스신호를 각기 발생하고 그 발생한펄스신호에 따라 상기 클럭신호 발생부가 360° 및 180°의 위상을 가지는 클럭신호를 발생할 때까지 소요되는 시간인 것을 특징으로 하는 이중지연루프를 이용한 클럭신호의 듀티 팩터 보상회로.
KR10-2002-0063678A 2002-10-18 2002-10-18 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로 KR100499305B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0063678A KR100499305B1 (ko) 2002-10-18 2002-10-18 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로
US10/688,685 US6833744B2 (en) 2002-10-18 2003-10-17 Circuit for correcting duty factor of clock signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0063678A KR100499305B1 (ko) 2002-10-18 2002-10-18 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로

Publications (2)

Publication Number Publication Date
KR20040034984A true KR20040034984A (ko) 2004-04-29
KR100499305B1 KR100499305B1 (ko) 2005-07-04

Family

ID=32171497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0063678A KR100499305B1 (ko) 2002-10-18 2002-10-18 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로

Country Status (2)

Country Link
US (1) US6833744B2 (ko)
KR (1) KR100499305B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728907B1 (ko) * 2006-06-26 2007-06-15 주식회사 하이닉스반도체 반도체 메모리의 클럭신호 생성장치 및 방법
KR100813554B1 (ko) * 2007-01-10 2008-03-17 주식회사 하이닉스반도체 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
KR20170002606U (ko) 2016-01-11 2017-07-19 도현철 자석이 구비된 장갑
CN117155352A (zh) * 2023-10-18 2023-12-01 上海合芯数字科技有限公司 时钟信号带宽调控电路及时钟信号带宽调控方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567532B1 (ko) * 2003-12-10 2006-04-03 주식회사 하이닉스반도체 펄스 폭 제어 회로 및 그 방법
US20070001737A1 (en) * 2005-07-01 2007-01-04 Ess Technology, Inc. System and method of generating a clock cycle having an asymmetric duty cycle
US20070229115A1 (en) * 2006-01-25 2007-10-04 International Business Machines Corporation Method and apparatus for correcting duty cycle error in a clock distribution network
US7446453B1 (en) * 2006-07-05 2008-11-04 Triquint, Inc. Surface acoustic wave devices using surface acoustic waves with strong piezoelectric coupling
US7769265B2 (en) * 2007-06-28 2010-08-03 Teledyne Odi, Inc. Apparatus and method for managing flexible elongate elements
EP2124338B1 (en) * 2008-05-23 2013-01-02 Zoran Corporation Clock-signal generator
US7902893B1 (en) 2009-11-17 2011-03-08 Zoran Corporation Clock-signal generator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU1841895A (en) * 1994-02-15 1995-08-29 Rambus Inc. Delay-locked loop
JPH1069769A (ja) * 1996-08-29 1998-03-10 Fujitsu Ltd 半導体集積回路
US6157226A (en) * 1997-05-23 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Clock generator
JP3540589B2 (ja) * 1998-02-02 2004-07-07 株式会社東芝 クロック逓倍回路
TW429686B (en) * 1998-05-12 2001-04-11 Mitsubishi Electric Corp Circuit and method for generating clock
KR100281898B1 (ko) * 1998-07-21 2001-02-15 윤종용 데이터의 듀티 사이클을 보정하는 듀티 사이클 보정회로 및 그방법
JP3049050B1 (ja) * 1999-03-31 2000-06-05 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路とその制御方法
KR100366618B1 (ko) * 2000-03-31 2003-01-09 삼성전자 주식회사 클럭 신호의 듀티 사이클을 보정하는 지연 동기 루프 회로및 지연 동기 방법
US6445231B1 (en) * 2000-06-01 2002-09-03 Micron Technology, Inc. Digital dual-loop DLL design using coarse and fine loops
US6950487B2 (en) * 2001-05-18 2005-09-27 Micron Technology, Inc. Phase splitter using digital delay locked loops
US6642760B1 (en) * 2002-03-29 2003-11-04 Rambus, Inc. Apparatus and method for a digital delay locked loop

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728907B1 (ko) * 2006-06-26 2007-06-15 주식회사 하이닉스반도체 반도체 메모리의 클럭신호 생성장치 및 방법
US7830999B2 (en) 2006-06-26 2010-11-09 Young-Do Hur Apparatus and method of generating clock signal of semiconductor memory
KR100813554B1 (ko) * 2007-01-10 2008-03-17 주식회사 하이닉스반도체 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
US7633324B2 (en) 2007-01-10 2009-12-15 Hynix Semiconductor Inc. Data output strobe signal generating circuit and semiconductor memory apparatus having the same
KR20170002606U (ko) 2016-01-11 2017-07-19 도현철 자석이 구비된 장갑
CN117155352A (zh) * 2023-10-18 2023-12-01 上海合芯数字科技有限公司 时钟信号带宽调控电路及时钟信号带宽调控方法
CN117155352B (zh) * 2023-10-18 2024-05-14 上海合芯数字科技有限公司 时钟信号带宽调控电路及时钟信号带宽调控方法

Also Published As

Publication number Publication date
KR100499305B1 (ko) 2005-07-04
US6833744B2 (en) 2004-12-21
US20040085111A1 (en) 2004-05-06

Similar Documents

Publication Publication Date Title
KR100283597B1 (ko) 내부클럭신호발생회로
KR100477808B1 (ko) 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법
JP4309725B2 (ja) デューティサイクル補正回路を備える半導体メモリ装置及び半導体メモリ装置でクロック信号を補間する回路
JP5231045B2 (ja) クロックスキューコントローラ及びそれを備える集積回路
US8947141B2 (en) Differential amplifiers, clock generator circuits, delay lines and methods
KR100401522B1 (ko) 듀티 보정 회로
KR100512935B1 (ko) 내부 클럭신호 발생회로 및 방법
KR20070036641A (ko) 지연고정루프
KR20000028624A (ko) 계층형 ｄｌｌ 회로를 이용한 타이밍 클럭 발생 회로
JP2004187200A (ja) デューティ比補正回路
KR20080037233A (ko) 지연 동기 루프 회로
KR100499305B1 (ko) 이중 지연루프를 이용한 클럭신호의 듀티 팩터 보상회로
KR20090061322A (ko) 디엘엘 클럭 생성 회로
KR20150021364A (ko) 위상 혼합 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
US6603339B2 (en) Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator
KR100529390B1 (ko) 개회로 디지털 듀티 보정 회로
KR100408727B1 (ko) 클럭 동기 장치
US6621314B2 (en) Delay locked loop
US5818276A (en) Non-overlapping clock generator circuit and method therefor
JP2008236724A (ja) デューティ・サイクルひずみを減少させる回路
KR20040091975A (ko) Ｄｌｌ 회로
KR20140126814A (ko) 주파수 체배기
KR100513809B1 (ko) 위상 비교 신호 발생 회로
KR20080014457A (ko) Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
KR100505636B1 (ko) 듀티싸이클 보정 기능을 갖는 아날로그 싱크로너스 미러딜레이 및 이를 이용하는 내부클럭 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee