KR20040032794A - 잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제방법 - Google Patents

잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제방법 Download PDF

Info

Publication number
KR20040032794A
KR20040032794A KR1020030070483A KR20030070483A KR20040032794A KR 20040032794 A KR20040032794 A KR 20040032794A KR 1020030070483 A KR1020030070483 A KR 1020030070483A KR 20030070483 A KR20030070483 A KR 20030070483A KR 20040032794 A KR20040032794 A KR 20040032794A
Authority
KR
South Korea
Prior art keywords
liquid crystal
offset
image signal
crystal panel
counter electrode
Prior art date
Application number
KR1020030070483A
Other languages
English (en)
Other versions
KR100572788B1 (ko
Inventor
고야마후미오
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20040032794A publication Critical patent/KR20040032794A/ko
Application granted granted Critical
Publication of KR100572788B1 publication Critical patent/KR100572788B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing
    • G09G2320/046Dealing with screen burn-in prevention or compensation of the effects thereof
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Abstract

계조 보정용 LUT(310)은 디지털 화상 신호(Vi)에 근거하여, 계조 레벨에 대응하는 오프셋분(Vos1)을 판독하여 가감산 회로(320)에 출력한다. 가감산 회로(320)는 디지털 화상 신호(Vi)에 오프셋분(Vos1)을 극성 지정 신호(INV)가 나타내는 극성에 따라 부가하고, 디지털 화상 신호(Vs1)를 출력한다. 면내 보정용 연산 회로(330)는 위치 지정 신호(POS)에 근거하여, 표시 위치인 화소 위치에 대응하는 오프셋분(Vos2)을 판독하여 가감산 회로(340)에 출력한다. 가감산 회로(340)는 디지털 화상 신호(Vs1)에 오프셋분(Vos2)을 극성 지정 신호(INV)가 나타내는 극성에 따라 부가하고, 디지털 화상 신호(Vs2)를 출력한다. 교류 구동 기능 부가 DA 컨버터(350)는 디지털 화상 신호(Vs2)를 아날로그 화상 신호(Vo)로 변환하고, 또한, 극성 지정 신호(INV)가 나타내는 극성에 따라서, 프레임 주사 주기마다 극성 반전시켜, 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하여 출력한다.
이렇게 함으로써, 액정 패널을 이용한 액정 표시 장치에 있어서의 화면의 잔상을 억제한다.

Description

잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제 방법{IMAGE PERSISTENCE SUPPRESSION CIRCUIT, PROJECTOR, LIQUID CRYSTAL DISPLAY APPARATUS AND IMAGE PERSISTENCE SUPPRESSION METHOD}
본 발명은, 액정 프로젝터 등, 액정 패널을 이용한 액정 표시 장치에 있어서의 화면의 잔상을 억제하기 위한 기술에 관한 것이다.
화상을 형성하기 위한 전기 광학 디바이스로서, 액정 패널이 많이 이용되고 있다. 액정 패널은, 각 화소를 형성하는 액정에, 각 화소에 대응하는 화소 신호에 따른 전압을 인가하여, 각 화소에 조사되는 광의 투과율을 제어함으로써, 화상을 형성하는 것이 가능한 전기 광학 디바이스이다.
도 5(a) 및 도 5(b)는, 액정 패널에 있어서의 임의의 1 화소의 등가 회로와, 이 1 화소에 인가되는 전압의 파형을 나타내는 설명도이다. 도 5(a)에 도시하는 바와 같이, 1개의 화소(PE)는, 직교하는 주사선(SL)과 신호선(DL)의 교점에, 스위칭 소자인 TFT(Thin Film Transistor)(142)를 거쳐서 마련되어 있다. TFT(이하, 「TFT 스위치」라 함)(142)의 게이트 전극은 주사선(SL)에 접속되고, 드레인 전극은 신호선(DL)에 접속되고, 소스 전극은 화소(PE)의 화소 전극(144)에 접속된다.화소 전극(144)에 대향하는 대향 전극(146)은 대향 전극 신호선(LCCOM)에 접속된다. 또한, 대향 전극(146)은, 통상, 모든 화소에 공통인 전극으로서 형성된다.
화소 전극(144)과 대향 전극(146) 사이에 액정이 유지되어 있다. 또한, 이 액정은, 등가적으로 용량(이하, 「액정 용량」이라 함)(CLC)으로서 간주된다. 또한, 액정 용량(CLC)과 병렬로 축적 용량(Cs)이 부가되어 있다. 또한, 액정 용량(CLC)과 축적 용량(Cs)의 합성 용량(Cpe)( = CLC·Cs / (CLC + Cs))은 「화소 용량」이라 한다.
신호선(DL)에 의해 공급되는 화소 신호(Vo) 중, 이 화소에 대응하는 화소 신호(Vop)는, 주사선(SL)에 의해 공급되는 주사선 구동 신호의 스위치 전압(Vg)에 의해 온/오프 제어되는 TFT 스위치(142)를 통해서 화소 용량(Cpe)에 기록된다. 구체적으로는, 도 5(b)에 도시하는 바와 같이, 샘플링 기간(Ts)에 있어서, 화소 신호(Vop)가 화소 전극 전압(Vp)으로서 화소 용량(Cpe)에 기록되고, 홀드 기간(Th)에 있어서, 화소 전압 전극(Vp)이 유지된다. 이 결과, 화소 전극(144)에 공급되는 화소 전극 전압(Vp)과 대향 전극(146)에 공급되는 대향 전극 전압(Vcom)과의 전위차에 의해서, 화소 전극(144) 상의 액정이 동작한다. 또한, 매트릭스 형상으로 배열된 다른 복수의 화소도 마찬가지이다.
여기서, 액정에 장시간 직류(DC) 전압을 인가하면, 액정 내부에서는, 불순물 이온에 의한 분극이 발생하는 등에 의한 재료 물성의 변화가 발생하여, 저항율이 감소하는 등의 열화 현상이 나타난다. 이 열화 현상의 일예로서, 화상의 표시 흔적이 남게 되는 문제, 소위 화면의 잔상이 발생한다.
이 문제를 해결하기 위해서, 종래부터, 각 화소(즉, 액정)의 교류 구동이 행해지고 있다. 즉, 도 5(b)에 도시하는 바와 같이, 화소 전극(144)에 인가하는 화소 전극 전압(Vp)을, 대향 전극(146)에 인가하는 대향 전극 전압(Vcom)에 대하여, 예컨대, 프레임 주사 주기마다 극성 반전하고, 화소 전극(144)과 대향 전극(146) 사이에 인가되는 평균 전압을 0 V로 하고, 액정에 DC 전압이 인가되지 않는 구동이 행해진다. 또한, 극성 반전이란, 본래, 레벨이 0 레벨을 경계로 하여, 양극측과 음극측에, 교대로 시프트하는 것을 말하지만, 본 명세서에 있어서는, 0 레벨로 한정하지 않고, 소정의 레벨을 경계로 하여, 이것보다도 고 레벨측과 저 레벨측으로 교대로 레벨 시프트하는 경우도 포함한다. 이 경우, 고 레벨측을 편의적으로 양극, 저 레벨측을 음극이라 하는 것도 있다.
그러나, 실제로는, 이하와 같은 이유에서, 각 화소(PE)에 인가되는 평균 전압을 0 V로 하도록 하는 교류 구동을 실현할 수 없는 경우가 존재하는 것을 알았다.
화소(PE)에 인가되는 평균 전압을 0 V로 하는 대향 전극 전압(Vcom)의 최적값은, 화소 전극(144)에 인가되는 화소 전극 전압(Vp)의 크기, 즉, 화상 신호의 계조 레벨에 의존하여 변화한다. 원인으로서, TFT 스위치(142)의 차단시의 누설 전류의 방향 및 양이, Vop의 극성(Vcom보다 높거나 낮음) 및 계조에 의존하기 때문이다고 생각되고 있다. 또한 개개의 TFT 사이에도 차이가 있어, 그 결과 액정 패널의 면내에 편차가 있다.
가령, 대향 전압 전극(Vcom)의 값을 흑 표시의 경우에 있어서의 최적의 값으로 되도록 설정하였다고 해도, 설정된 대향 전압 전극(Vcom)의 값은, 백 표시의 화소에 있어서 최적인 값으로부터 벗어나기 때문에, 백 표시의 화소에 인가되는 평균 전압은 0 V로 되지 않고, 실효적으로 DC 전압이 인가되게 된다. 이 결과, 화면의 잔상이 발생하게 된다. 또, 이것은, 대향 전극 전압(Vcom)의 값을, 흑 표시가 아니라, 백 표시 또는, 중간조 표시에 있어서의 최적의 값으로 되도록 설정한 경우에 있어서도 마찬가지이다.
또한, 이상과 같은 문제는, 화상 신호의 계조 레벨이 변화한 경우 뿐만 아니라, 액정 패널의 화면내에 있어서의 표시 위치, 즉, 화소 위치의 차이에 의해서도 일어날 수 있다.
즉, 화소(PE)에 인가되는 평균 전압을 O V로 하는 대향 전극 전압(Vcom)의 최적값은, 액정 패널의 화면내에 있어서의 화소 위치에 의해서도 변화한다. 예컨대, 대향 전극 전압(Vcom)의 값을, 화면의 중앙부에 위치하는 화소에 대하여, 최적의 값으로 되도록 설정하였다고 해도, 그 대향 전극 전압(Vcom)의 값은, 예컨대, 화면의 주변부에 위치하는 화소에 대해서는 최적의 값으로부터 벗어나 있기 때문에, 그 주변부에 위치하는 화소에 인가되는 평균 전압은 0 V로 되지 않고, 실효적으로 DC 전압이 인가되는 것으로 되고, 결과적으로, 화상의 잔상이 발생하게 된다. 또, 이것은, 대향 전극 전압(Vcom)의 값을, 중앙부에 위치하는 화소가 아니라, 중앙부 이외의 임의의 위치에 있어서의 화소에 대하여 최적의 값으로 되도록 설정한 경우에도 마찬가지이다.
또, 이러한 화면의 잔상은, 액정 표시 장치의 소형화, 및, 표시되는 화상의고휘도화, 고해상도화에 따라 보다 더 현저하게 되어 있다. 즉, 프로젝터가 소형화, 고휘도화됨에 따라, 광속 밀도가 높아져, 그에 따른 누설 전류가 많아진다고 생각된다.
그래서, 본 발명의 목적은, 상기 종래 기술의 문제점을 해결하고, 액정 패널을 이용한 액정 표시 장치에 있어서의 화면의 잔상을 억제하는 기술을 제공하는 것을 목적으로 한다.
상기 목적 중 적어도 일부를 달성하기 위해서, 본 발명의 제 1 잔상 억제 회로는, 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 회로로서,
화상 신호의 계조 레벨에 따라 변화하는 오프셋분을 출력하는 오프셋 출력부와,
적어도 상기 오프셋분을 상기 화상 신호에 부가하는 오프셋 부가부와,
상기 오프셋분이 부가된 상기 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 교류 구동 변환부
를 구비하고,
변환하여 얻어진 상기 화상 신호를 상기 액정 패널에 공급하고, 또한,
상기 오프셋분은, 상기 액정 패널에 있어서, 상기 화상 신호의 계조 레벨에 대응하는 대향 전극 전압의 최적값과, 상기 대향 전극 전압의 실제값과의 차분에 상당하는 값인 것을 요지로 한다.
이와 같이, 제 1 잔상 억제 회로에서는, 오프셋 출력부는 화상 신호의 계조 레벨에 따라 변화하는 오프셋분을 출력하고, 오프셋 부가부는 그 오프셋분을 화상 신호에 부가하며, 교류 구동 변환부는 그 화상 신호를 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환한다. 그리고, 그 화상 신호를 액정 패널에 공급한다.
따라서, 화상 신호의 어떤 계조 레벨에 있어서, 액정 패널에 있어서의 대향 전극 전압의 실제값이 최적의 값으로부터 벗어나 있었다고 해도, 그 어긋남량, 즉, 그 계조 레벨에 대응하는 대향 전극 전압의 최적값과 대향 전극 전압의 실제값과의 차분에 상당하는 오프셋분이, 액정 패널에 공급되는 화상 신호에 부가되기 때문에, 액정 패널의 화소 전극에 공급되는 화소 전극 전압도 오프셋분이 부가된 것으로 되어, 화소에 실제로 인가되는 전압은, 화소 전극에 오프셋분의 부가되어 있지 않은 화소 전극 전압을 공급하여, 대향 전극 전압으로서 최적값을 공급한 경우와 등가로 된다. 따라서, 화소에 실제로 인가되는 평균 전압은 0 V로 되기 때문에, DC 전압이 인가되는 일이 없게 되어, 화면의 잔상을 억제할 수 있다.
본 발명의 제 2 잔상 억제 회로는, 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 회로로서,
상기 액정 패널의 화면내에서, 표시 위치로 되는 화소 위치에 따라 변화하는 오프셋분을 출력하는 오프셋 출력부와,
적어도 상기 오프셋분을 화상 신호에 부가하는 오프셋 부가부와,
상기 오프셋분이 부가된 상기 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 교류 구동 변환부
를 구비하고,
변환하여 얻어진 상기 화상 신호를 상기 액정 패널에 공급하고, 또한,
상기 오프셋분은, 상기 액정 패널에 있어서, 상기 화면내에 있어서의 화소 위치에 대응하는 대향 전극 전압의 최적값과, 상기 대향 전극 전압의 실제값과의 차분에 상당하는 값인 것을 요지로 한다.
이와 같이, 제 2 잔상 억제 회로에서는, 오프셋 출력부는, 표시 위치로 되는 화소 위치에 따라 변화하는 오프셋분을 출력하고, 오프셋 부가부는, 그 오프셋분을 화상 신호에 부가하고, 교류 구동 변환부는, 그 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환한다. 그리고, 그 화상 신호를 액정 패널에 공급한다.
따라서, 액정 패널의 화면내에 있어서의 어떤 표시 위치에 있어서, 액정 패널에 있어서의 대향 전극 전압의 실제값이, 최적의 값으로부터 벗어나 있었다고 해도, 그 어긋남량, 즉, 그 표시 위치인 화소 위치에 대응하는 대향 전극 전압의 최적값과 대향 전극 전압의 실제값과의 차분에 상당하는 오프셋분이, 액정 패널에 공급되는 화상 신호에 부가되어 있기 때문에, 액정 패널의 화소 전극에 공급되는 화소 전극 전압도 오프셋분이 부가된 것으로 되어, 화소에 실제로 인가되는 전압은, 화소 전극에 오프셋분이 부가되어 있지 않은 화소 전극 전압을 공급하여, 대향 전극 전압으로서 최적값을 공급한 경우와 등가로 된다. 따라서, 화소에 실제로 인가되는 평균 전압은 O V로 되기 때문에, DC 전압이 인가되는 일이 없게 되어, 화면의잔상을 억제할 수 있다.
본 발명의 잔상 억제 회로에 있어서, 오프셋 출력부로부터 출력되는 상기 오프셋분과, 상기 오프셋 부가부에 있어서 상기 오프셋분이 부가되는 화상 신호는, 모두 디지털 신호인 것이 바람직하다.
이러한 디지털 신호의 상태로 부가함으로써, 화상 신호에 대한 오프셋분의 부가를 보다 정확히 실행할 수 있다.
본 발명의 잔상 억제 회로에 있어서, 상기 오프셋 출력부는, 메모리를 포함하는 것이 바람직하다.
이와 같이 룩업 테이블을 이용함으로써, 간단한 회로 구성으로, 계조 레벨이나 화소 위치에 대응한 오프셋분을 출력시킬 수 있다.
본 발명의 잔상 억제 회로에 있어서, 상기 교류 구동 변환부는, 상기 화상 신호를 디지털 신호로부터 아날로그 신호로 변환하는 디지털/아날로그 변환부를 구비하는 것이 바람직하다.
이와 같이, 교류 구동 변환부가 디지털/아날로그 변환부를 구비하는 것에 의해, 부품 수를 적게 할 수 있고, 회로 규모를 축소할 수 있다.
본 발명의 제 3 잔상 억제 회로는, 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 회로로서,
소정의 오프셋분을 화상 신호에 부가하는 오프셋 부가부와,
화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 교류 구동 변환부
를 구비하고,
상기 오프셋분이 부가되고, 상기 교류 구동 변환이 이루어진 상기 화상 신호를 상기 액정 패널에 공급하고, 또한,
상기 오프셋분은, 상기 액정 패널에 있어서의, 상기 화상 신호의 계조 레벨에 따라 변화하는 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 제 1 오프셋분과, 상기 액정 패널의 화면내에 있어서, 표시 위치로 되는 화소 위치에 따라 변화하는 상기 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 제 2 오프셋분 중 적어도 한 쪽을 포함하는 것을 요지로 한다.
이와 같이, 제 3 잔상 억제 회로에서는, 오프셋 부가부는, 소정의 오프셋분을 화상 신호에 부가하고, 교류 구동 변환부는, 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환한다. 그리고, 오프셋분이 부가되고, 교류 구동 변환이 이루어진 화상 신호를 액정 패널에 공급한다.
따라서, 이 제 3 잔상 억제 회로에서는, 화상 신호에 오프셋분을 부가한 후, 교류 구동 변환을 행하여도 좋고, 화상 신호의 교류 구동 변환을 행한 후에, 오프셋분을 부가하도록 하여도 좋다.
오프셋분은, 제 1 오프셋분 및 제 2 오프셋분 중 적어도 한 쪽을 포함하고 있기 때문에, 제 1 오프셋분을 포함하고 있는 경우에는, 화상 신호의 어떤 계조 레벨에 있어서, 액정 패널에 있어서의 대향 전극 전압의 실제값이 최적의 값으로부터 벗어나 있을 때에도, 제 2 오프셋분을 기초로 하고 있는 경우에는, 액정 패널의 화면내에 있어서의 어떤 표시 위치에 있어서, 대향 전극 전압의 실제값이 최적의 값으로부터 벗어나 있을 때에도, 액정 패널의 화소 전극에 공급되는 화소 전극 전압은 그들 오프셋분이 부가된 것으로 되기 때문에, 화소에 실제로 인가되는 전압은, 화소 전극에 오프셋분이 부가되어 있지 않은 화소 전극 전압을 공급하여, 대향 전극 전압으로서 최적값을 공급한 경우와 등가로 된다. 따라서, 화소에 실제로 인가되는 평균 전압은 O V로 되기 때문에, DC 전압이 인가되는 일이 없게 되어, 화면의 잔상을 억제할 수 있다.
또, 본 발명은, 상기 잔상 억제 회로로서의 형태로 한정되지 않고, 그 잔상 억제 회로를 구비하는 프로젝터나 액정 표시 장치로서의 형태나, 잔상 억제 방법 등의 방법 발명으로서의 형태로 실현하는 것도 가능하다.
도 1은 본 발명의 일실시예로서의 잔상 억제 회로가 적용되는 액정 프로젝터의 주요부 구성을 나타내는 블럭도,
도 2는 도 1에 있어서의 신호 처리계의 구성을 나타내는 블럭도,
도 3(a) 및 (b)는 본 발명에 있어서의 잔상 억제의 원리를 설명하기 위한 설명도,
도 4(a)∼(h)는 도 2의 잔상 억제 회로(300)에 있어서의 주요부 신호의 변화를 나타내는 타이밍차트,
도 5(a) 및 (b)는 액정 패널에 있어서의 임의의 1 화소의 등가 회로와, 이 1 화소에 인가되는 전압의 파형을 나타내는 설명도.
도면의 주요 부분에 대한 부호의 설명
100 : AD 컨버터142 : TFT 스위치
144 : 화소 전극146 : 대향 전극
200 : 화상 처리 회로300 : 잔상 억제 회로
310 : 계조 보정용 LUT320, 340 : 가감산 회로
330 : 면내 보정용 연산 회로335 : 면내 보정용 메모리
350 : 교류 구동 기능 부가 DA 컨버터400 : 액정 패널
이하, 본 발명의 실시예에 근거하여 이하의 순서로 설명한다.
A. 신호 처리계의 구성 및 동작
B. 잔상 억제 원리
C. 잔상 억제 회로의 구성 및 동작
D. 대향 전극 전압의 최적값의 검출 방법
E. 변형예
A. 신호 처리계의 구성 및 동작
도 1은 본 발명의 일실시예로서의 잔상 억제 회로가 적용되는 액정 프로젝터의 주요부 구성을 나타내는 블럭도이다. 이 액정 프로젝터는, R(적), G(녹), B(청)에 각각 대응하는 3개의 액정 패널, 즉, R용 액정 패널(40OR), G용 액정 패널(40OG), B용 액정 패널(40OB)을 갖고 있고, 화상 신호를 처리하기 위한 신호 처리계도, R, G, B에 각각 대응하여, 3개의 신호 처리계, 즉, R용 신호 처리계(50R), G용 신호 처리계(5OG), B용 신호 처리계(50B)를 갖고 있다.
도 2는 도 1에 있어서의 신호 처리계의 구성을 나타내는 블럭도이다. 도 1에 나타내는 3개의 신호 처리계, 즉, R용 신호 처리계(50R), G용 신호 처리계(50G), B용 신호 처리계(50B)는 모두 마찬가지 구성을 이루고 있기 때문에, 도 2는 그들 중 임의의 하나의 구성을 대표로서 나타낸 것이다.
이러한 신호 처리계는, AD 컨버터(100)와, 화상 처리 회로(200)와, 본 실시예의 잔상 억제 회로(300)를 구비하고 있고, 액정 패널(400)에 접속되어 있다.
예컨대, 액정 프로젝터에 외부로부터 R, G, B의 아날로그 화상 신호가 입력된 경우, 그들 아날로그 화상 신호는, 각각, 대응하는 신호 처리계에 입력된다. AD 컨버터(100)에서는, 입력된 아날로그 화상 신호를 디지털 화상 신호로 변환한다. 또, 입력된 화상 신호가 합성(composite) 신호인 경우에는, 그 합성 신호를 복조하고, 또한, R, G, B 신호 및 동기 신호로 분리하는 처리 등을, 별도의 회로에 의해서 행해 둔다.
화상 처리 회로(200)에서는, 변환된 디지털 화상 신호를 시스템 클럭에 근거하여, 화상 처리 회로(200)내의 프레임 메모리(도시하지 않음)에 기록하고, 기록한 디지털 화상 신호를 표시 클럭에 근거하여 판독한다. 이 기록과 판독의 처리 과정에 있어서, 프레임 레이트 변환이나 리사이즈 처리 등 여러 가지의 처리를 행한다. 또한, 이 외에, 화상 처리 회로(200)에서는, 샤프니스 처리나 감마 보정 처리 등도 실행한다.
잔상 억제 회로(300)에서는, 이상과 같이 처리된 디지털 화상 신호(Vi)를 입력하여, 후술하는 바와 같은 잔상 억제 처리, 디지털/아날로그 변환 처리를 실시한 후, 아날로그 화상 신호(Vo)로서 액정 패널(400)에 입력해서 액정 패널(400)을 구동한다.
R, G, B 용의 각 액정 패널에는, 조명 광학계(도시하지 않음)로부터 출사되어, R, G, B의 색광으로 분리된 조명광이 입사되어 있고, 액정 패널(400)은, 입력된 아날로그 화상 신호(Vo)에 따라서, 입사된 조명광을 변조한다. 각 액정 패널에 의해서 변조된 R, G, B의 조명광은 혼합된 후, 투사 광학계(도시하지 않음)에 의해서, 스크린(도시하지 않음)에 투사되어, 스크린 상에는 컬러 화상이 표시된다.
또, 상술한 대로, 신호 처리계는, R, G, B에 각각 대응하여, R 용 신호 처리계(50R), G 용 신호 처리계(50G), B 용 신호 처리계(5OB)로 나뉘어져 있지만, 그들 중 일부의 회로에 있어서는, R, G, B에서 공용화하도록 하더라도 좋다.
B. 잔상 억제 원리
도 3(a) 및 (b)는 본 발명에 있어서의 잔상 억제의 원리를 설명하기 위한 설명도로서, 액정 패널에 있어서의 임의의 1 화소에 인가되는 전압의 파형, 즉, 화소전극(144)에 공급되는 화소 전극 전압(Vp)의 파형과, 대향 전극(146)에 공급되는 대향 전극 전압(Vcom)을 나타내고 있다. 도 3에 있어서, (a)는 잔상 억제 처리를 행하지 않은 경우를 나타내고, (b)는 본 발명에 있어서의 잔상 억제 처리를 행한 경우를 나타내고 있다.
상술한 바와 같이, 화소에 인가되는 평균 전압을 0 V로 하는 대향 전극 전압의 최적값은, 화소 전극(144)에 인가되는 화소 전극 전압의 크기, 즉, 화상 신호의 계조 레벨이나, 액정 패널의 화면내에 있어서의 표시 위치, 즉, 화소 위치의 차이에 의존하여 변화한다.
여기서, 화소 신호의 계조 레벨이 어떤 값일 때, 또는, 화소 위치가 화면내의 어떤 위치일 때에, 대향 전극 전압의 최적값이 Votcom이라고 하고, 대향 전극 전압의 실제값이 Vcom인 것으로 하면, 대향 전극 전압의 실제값은, 최적값으로부터 벗어나 있기 때문에, 화소에 실제로 인가되는 평균 전압은 O V는 되지 않고, 실효적으로 DC 오프셋이 인가되게 되어, 결과적으로 화면의 잔상이 발생한다.
따라서, 이러한 잔상을 억제하기 위해서는, 대향 전극 전압의 값이 항상 최적값으로 되도록, 대향 전극 전압의 값을 변화시키면 된다. 그러나, 대향 전극 전압(Vcom)은 모든 화소에 공통인 전압이기 때문에, 직류 전압에서 결정된 전압밖에 부여할 수 없고, 계조 레벨마다 또는 각 화소마다 변화시킬 수는 없다.
그래서, 본 발명에 있어서는, 도 3(b)에 도시하는 바와 같이 대향 전극 전압의 최적값(Votcom)과 실제값(일정한 직류 전압)(Vcom)과의 차분(△Vcom)을 오프셋분으로서, 화소 전극 전압(Vp)에 실질적으로 부가하여, 화소 전극 전압을 보정함으로써, 보정 후의 화소 전극 전압으로서 Vp'를 얻어, 이것을 화소 전극(144)에 공급하도록 한다.
이 결과, 화소에 실제로 인가되는 전압(V)은, 아래 수학식 (1)과 같이 된다.
V = Vp' - Vcom
= { Vp - (Votcom-Vcom)} - Vcom
= Vp - Votcom(1)
즉, 대향 전극 전압이 Vcom일 때에, 화소 전극(144)에 보정 후의 화소 전극 전압(Vp')을 공급함으로써, 화소에 실제로 인가되는 전압(V)은, 화소 전극(144)에 본래의 화상 전극 전압(Vp)을 공급하고, 대향 전극 전압으로서 최적값(Votcom)을 공급한 경우와 등가로 된다. 따라서, 이 결과, 화소에 실제로 인가되는 평균 전압은 O V로 되어, DC 전압이 인가되는 일이 없게 되기 때문에, 최종적으로 화면의 잔상을 억제할 수 있다.
이상의 설명에서는, 잔상 억제를 위해서, 대향 전극 전압의 최적값(Votcom)과 실제값(Vcom)과의 차분(△Vcom)에 상당하는 오프셋분을, 화소 전극 전압(Vp)에 부가하여, 화소 전극 전압을 보정하는 것을 설명하였지만, 도 2에 나타내는 실시예에 있어서는, 디지털 화상 신호의 단계에 있어서, 오프셋분으로서 소망하는 디지털값을 부가하여, 디지털 화상 신호를 보정하도록 하고 있다.
C. 잔상 억제 회로의 구성 및 동작
도 2에 도시하는 바와 같이, 본 실시예의 잔상 억제 회로(300)는, 계조 보정용 룩업 테이블(이하, LUT라고 함)(310)과, 가감산 회로(320)와, 면내 보정용 연산 회로(330)와, 면내 보정용 메모리(1335)와, 가감산 회로(340)와, 교류 구동 기능 부가 DA 컨버터(350)를 구비하고 있다. 또한, 액정 패널(400)에는, 상술한 대향 전극 전압(Vcom)이 입력되어 있다.
이들 중, 계조 보정용 LUT(310) 및 면내 보정용 연산 회로(330) 및 면내 보정용 메모리(335)는, 본 발명에 있어서의 오프셋 출력부에, 가감산 회로(320, 340)는, 오프셋 부가부에, 교류 구동 기능 부가 DA 컨버터(350)는, 교류 구동 변환부에, 각각 상당한다. 면내 보정용 메모리(335)로서는, 예컨대 SRAM, EEPROM, FRASH EEPR0M 등을 이용할 수 있다.
도 4(a) ∼ (h)는 도 2의 잔상 억제 회로(300)에 있어서의 주요부 신호의 변화를 나타내는 타이밍차트이다. 도 4에 있어서, (b)는 화상 처리 회로(200)로부터 입력되는 극성 지정 신호(INV)의 변화를 나타내고 있다. 또, 이 극성 지정 신호(INV) 이외의 신호에 대해서는, 설명을 알기 쉽게 하기 위해서, 액정 패널(400)에 있어서의 어떤 화소에 주목하여, 그 화소에 대응하는 부분의 값의 변화를 나타내고 있다. 즉, (a)은 화상 처리 회로(200)로부터 입력되는 디지털 화상 신호(Vi)에 있어서의, (c)는 계조 보정용 LUT(310)로부터 출력되는 오프셋분(Vos1)에 있어서의, (d)는 가감산 회로(320)로부터 출력되는 디지털 화상 신호(Vs1)에 있어서의, (e)는 면내 보정용 연산 회로(330)로부터 출력되는 오프셋분(Vos2)에 있어서의, (f)는 가감산 회로(340)로부터 출력되는 디지털 화상 신호(Vs2)에 있어서의, (g)는 교류 구동 기능 부가 DA 컨버터(350)로부터 출력되는 아날로그 화상 신호(Vo)에 있어서의, 각각, 상기 주목 화소에 대응하는 부분의 값의 변화를 나타내고 있다. 또한, (h)는 상기 주목 화소에 있어서의 화소 전극(144)에 공급되는 화소 전극 전압(Vp')의 변화를 나타내고 있다.
상술한 바와 같이, 잔상 억제 회로(300)에는, 화상 처리 회로(200)로 처리된 디지털 화상 신호(Vi)가 입력되고, 그 디지털 화상 신호(Vi)는, 계조 보정용 LUT(310)와 가감산 회로(320)에 각각 입력된다. 예컨대, 이 디지털 화상 신호(Vi)가 8비트로, 그 계조가 16진수 표기로 「O0」부터 「FF」까지의 256 계조인 경우에, 상기 주목 화소에 대응하는 부분의 값, 즉, 계조 레벨은, 지금, 도 4(a)에 도시하는 바와 같이, 0 계조 레벨(「00」)도 풀계조 레벨(「FF」)도 아니고, 중간 계조 레벨로서, 게다가 시간적으로 변화하지 않는 것으로 한다.
또한, 잔상 억제 회로(300)에는, 화상 처리 회로(200)로부터, 디지털 화상 신호(Vi) 외에, 극성 지정 신호(INV)와, 후술하는 위치 지정 신호(POS)가 입력되어 있고, 이 중, 극성 지정 신호(INV)는, 가감산 회로(320, 340) 및 교류 구동 기능 부가 DA 컨버터(350)에 입력되어 있다. 이 극성 지정 신호(INV)는, 상기 교류 구동(즉, 화소 전극 전압을 대향 전극 전압에 대하여, 예컨대, 프레임 주사 주기마다 극성 반전시킨다)을 행하기 위해서, 양극성(+)인지, 음극성(-)인지를 프레임 주사 주기마다 지정하는 신호로서, 화상 처리 회로(200)에 있어서 상술한 표시 클럭에 근거하여 생성된다.
한편, 계조 보정용 LUT(310)에는, 미리, 디지털 화상 신호의 계조 레벨마다, 그 계조 레벨에 대응하는 대향 전극 전압의 최적값과 대향 전극 전압의 실제값과의 차분에 상당하는 오프셋분이, 디지털값으로서 저장되어 있다. 예컨대, 디지털 화상 신호(Vi)가, 상술한 바와 같이 256 계조인 경우에는, 256개의 오프셋분의 데이터가 저장되어 있는 것으로 된다. 또, 저장되는 오프셋분의 값은, 대향 전극 전압의 실제값의 여하에 의해서, 양의 값으로 되는 경우도, 음의 값으로 되는 경우도 있을 수 있다.
계조 보정용 LUT(3l0)는, 입력된 디지털 화상 신호(Vi)에 근거하여, 그 디지털 화상 신호(Vi)의 계조 레벨에 대응하는 오프셋분(Vos1)을 판독하여, 가감산 회로(320)에 출력한다. 예컨대, 상기 주목 화소에 대하여, 디지털 화상 신호(Vi)가 대응하는 값, 즉, 계조 레벨이, 도 4(a)에 나타내는 바와 같다고 하면, 계조 보정용 LUT(310)는, 그 계조 레벨에 대응하는 오프셋분(Vos1)으로서, 도 4(c)에 나타내는 것과 같은 값을 판독하여 출력한다.
가감산 회로(320)는, 입력된 디지털 화상 신호(Vi)에 계조 보정용 LUT(310)로부터의 오프셋분(Vos1)을, 극성 지정 신호(INV)가 나타내는 극성에 따라 부가하고, 계조 레벨에 관해서 잔상 억제를 위한 보정을 행한 디지털 화상 신호(Vs1)를 출력한다. 예컨대, 상기 주목 화소에 대하여, 디지털 화상 신호(Vi)가 도 4(a)에 나타내는 것과 같고, 오프셋분(Vos1)이 도 4(c)에 나타내는 것과 같다고 하면, 가감산 회로(320)에서는, 극성 지정 신호(INV)가 음극성인 경우에는, 디지털 화상 신호(Vi)로부터 오프셋분(Vos1)을 감산하고, 양극성인 경우에는, 디지털 화상신호(Vi)에 오프셋분(Vos1)을 가산하여, 결과적으로, 도 4(d)에 나타내는 것과 같은 보정된 디지털 화상 신호(Vs1)를 얻는다. 또, 도 4(d)에 있어서, 일점 쇄선은, 상기한 바와 같은 보정이 행하여지지 않는 경우의 디지털 화상 신호를 나타내고 있다.
그런데, 전술한 바와 같은 화상 처리 회로(200)로부터 입력된 위치 지정 신호(POS)는, 면내 보정용 연산 회로(330)에 입력된다. 이 위치 지정 신호(POS)는, 액정 패널(400)의 화면내에 있어서의 표시 위치를 나타내는 신호로서, 구체적으로는, 어떤 순간에, 화상 처리 회로(200)로부터 입력된 디지털 화상 신호(Vi)가, 화면내의 어느 위치의 화소를 표시하기 위해서 이용되는 것인지를 나타내고 있다. 위치 지정 신호(POS)는, 화상 처리 회로(200)에 있어서, 디지털 화상 신호를 프레임 메모리로부터 판독할 때의 판독 어드레스에 근거하여 생성된다.
한편, 면내 보정용 메모리(335)에는, 미리, 액정 패널(400)의 화면내에 있어서의 대표적인 복수의 화소에 대하여, 각각, 그 화소 위치에 있어서의 대향 전극 전압의 최적값과 대향 전극 전압의 실제값과의 차분에 상당하는 오프셋분이, 디지털값으로서 저장되어 있다. 또, 저장되는 오프셋분의 값은, 대향 전극 전압의 실제값의 여하에 의해서, 양의 값으로 되는 경우도, 음의 값으로 되는 경우도 있을 수 있다.
따라서, 면내 보정용 연산 회로(330)는, 입력된 위치 지정 신호(POS)에 근거하여, 그 위치 지정 신호(POS)가 나타내는 표시 위치, 즉, 화소 위치가, 상술한 대표적인 화소의 위치인 경우에는, 면내 보정용 메모리(335)로부터, 그 화소 위치에대응하는 오프셋분을 판독하고, 오프셋분(Vos2)으로서 가감산 회로(340)에 출력한다. 한편, 위치 지정 신호(POS)가 나타내는 표시 위치, 즉, 화소 위치가, 대표적인 화소의 위치가 아닌 경우에는, 면내 보정용 메모리(335)로부터, 그 화소 위치의 근방에 위치하는 대표적인 복수의 화소에 대하여, 각각의 화소 위치에 대응하는 오프셋분을 각각 판독하고, 그 판독한 복수의 오프셋분에 근거하여 보간 연산을 행하여, 그 연산 결과를 오프셋분(Vos2)으로서 가감산 회로(340)에 출력한다. 예컨대, 입력된 위치 지정 신호(POS)가 표시 위치로서, 상기 주목 화소의 위치를 나타내고 있는 경우, 면내 보정용 연산 회로(330)는, 상기 주목 화소의 위치에 대응하는 오프셋분(Vos2)으로서, 도 4(e)에 나타내는 바와 같은 값을 판독하여 출력한다.
가감산 회로(340)는, 보정된 디지털 화상 신호(Vs1)에, 이번은 면내 보정용 연산 회로(330)로부터의 오프셋분(Vos2)을, 극성 지정 신호(INV)가 나타내는 극성에 따라 부가하고, 화소 위치에 관해서 잔상 억제를 위한 보정을 더 행한 디지털 화상 신호(Vs2)를 출력한다. 예컨대, 상기 주목 화소에 대하여, 디지털 화상 신호(Vs1)가 도 4(d)에 나타내는 바와 같고, 오프셋분(Vos2)이 도 4(e)에 나타내는 바와 같다고 하면, 가감산 회로(340)에서는, 가감산 회로(320)의 경우와 마찬가지로, 극성 지정 신호(INV)가 음극성인 경우에는, 디지털 화상 신호(Vs1)로부터 오프셋분(Vos2)을 감산하고, 양극성인 경우에는, 디지털 화상 신호(Vs1)에 오프셋분(Vos2)을 가산하여, 결과적으로, 도 4(f)에 나타내는 바와 같은 보정된 디지털 화상 신호(Vs2)를 얻는다.
즉, 도 4(f)에 나타내는 디지털 화상 신호(Vs2)에서는, 음극성의 부분에 대응하는 값을 Vs2 -, 양극성의 부분에 대응하는 값을 Vs2+이라고 하면, 하기 수학식 2에 나타내는 관계가 얻어진다.
Vs2- = Vi - (Vos1 + Vos2)
Vs2+ = Vi + (Vos1 + Vos2)(2)
또, 도 4(f)에 있어서, 일점 쇄선은, 상기한 바와 같은 보정이 행하여지지 않는 경우의 디지털 화상 신호를 나타내고 있다.
교류 구동 기능 부가 DA 컨버터(350)는, 가감산 회로(340)로부터 디지털 화상 신호(Vs2)를 입력하고, 아날로그 화상 신호(Vo)로 변환하여 출력한다. 그 때, 극성 지정 신호(INV)가 나타내는 극성에 따라서, 프레임 주사 주기마다 극성 반전시켜, 액정의 교류 구동을 행하는 것이 가능한 신호로 변환해서, 아날로그 화상 신호(Vo)로서 출력한다. 예컨대, 액정 패널(400)이 노멀리 화이트인 경우, 상기 주목 화소에 대하여, 가감산 회로(340)로부터 입력되는 디지털 화상 신호(Vs2)가, 도 4(f)에 나타내는 바와 같다고 하면, 교류 구동 기능 부가 DA 컨버터(350)는, 극성 지정 신호(INV)가 음극성인 경우, 도 4(g)에 도시하는 바와 같이, 하측의 「00」를 기준으로 하여, 음극성의 부분에 대응하는 값(Vs2-)을 양의 방향에 부여하고, 반대로, 양극성인 경우에는, 상측의 「00」를 기준으로 하여, 양극성의 부분에 대응하는 값(Vs2+)을 음의 방향에 부여하여, 디지털/아날로그 변환을 행하는 동시에, 극성 반전을 행하고 있다. 또, 도 4(g)에 있어서, 일점 쇄선은, 전술한 바와 같은 잔상 억제를 위한 보정이 행하여지지 않는 경우의 아날로그 화상 신호를 나타내고 있다.
따라서, 교류 구동 기능 부가 DA 컨버터(350)로부터 출력되는 아날로그 화상 신호(Vo)로서는, 전술한 바와 같은 잔상 억제를 위한 보정이 행하여지지 않는 경우(일점 쇄선)와 비교하여, 신호 전체가 오프셋분(Vos1 + Vos2)만큼, 전압이 낮아지는 쪽으로 레벨 시프트하게 된다.
이상과 같이 하여 얻어진 아날로그 화상 신호(Vo)는, 액정 패널(400)에 입력되어, 상술한 바와 같이, 도 5(a)에 나타내는 신호선(DL)에 공급되고, 그 화상 신호(Vo)중, 예컨대, 상기 주목 화소에 대응하는 화소 신호(Vop)는, TFT 스위치(142)에 의해, 샘플링 기간(Ts)에 있어서, 화소 전극 전압(Vp')으로서 화소 용량(Cpe)에 기록되고, 홀드 기간(Th)에 있어서, 화소 전극 전압(Vp')이 유지된다. 이 결과, 상기 주목 화소의 화소 전극(144)에는, 도 4(h)에 나타내는 바와 같은 보정된 화소 전극 전압(Vp')이 공급된다. 또, 도 4(h)에 있어서, 일점 쇄선은, 상기한 바와 같은 보정이 행하여지지 않는 경우의 화소 전극 전압을 나타내고 있다.
즉, 도 3에 있어서 설명했던 것이며, 대향 전극 전압이 Vcom일 때에, 화소 전극(144)에 보정된 화소 전극 전압(Vp')이 공급됨으로써, 상기 주목 화소에 실제로 인가되는 전압은, 화소 전극(144)에 보정되어 있지 않은 화소 전극 전압이 공급되고, 대향 전극 전압으로서 최적값(Votcom)이 공급된 경우와 등가로 되기 때문에, 주목 화소에 실제로 인가되는 평균 전압은 O V로 되어, DC 오프셋이 인가되는 일이 없게 되어, 결과적으로, 화면의 잔상을 억제할 수 있다.
이상과 같은 잔상 억제를 위한 처리를, 상기 주목 화소뿐만 아니라, 모든 화소에 대하여 마찬가지로 행함으로써, 액정 패널(400)의 화면 전체에 있어서, 화면의 잔상을 억제하는 것이 가능해진다.
또, 당연히, 이들의 잔상 억제를 위한 처리는, R, G, B마다, 각각의 액정 패널에 대하여, 각각의 액정 패널에 대응한 오프셋분에 근거하여, 각각의 잔상 억제 회로에 의해서 실행된다.
D. 대향 전극 전압의 최적값의 검출 방법
그런데, 화상 신호의 계조 레벨이 변화했을 때의 각 계조 레벨마다에 있어서의, 대향 전극 전압의 최적값(Votcom)이나, 액정 패널의 화면내에 있어서의 표시 위치가 변화했을 때의 각 화소 위치마다에 있어서의, 대향 전극 전압의 최적값(Votcom)은, 이하와 같은 방법에 의해 구해질 수 있다.
예컨대, 계조 레벨에 대해서는, 화상 신호로서 어떤 계조 레벨의 신호를 액정 패널(400)에 부여하여, 액정 패널(400)에 있어서의 대향 전극 전압을 변화시켜, 액정 패널(400)의 화면내에 있어서의 특정의 화소 영역으로부터의 광 출력을 검출하고, 그 광 출력의 플리커가 최소로 될 때의 대향 전극 전압을, 그 계조 레벨에 대응하는 최적값(Votcom)으로 한다. 이것을, 화상 신호의 각 계조 레벨에 대하여, 각각 구하도록 한다.
이렇게 하여 구한 대향 전극 전압의 최적값(Votcom)의 일례로서는, 예컨대, 아래와 같이 된다. 즉, R에 대응하는 액정 패널에서는, 100% 휘도에 대응하는 계조 레벨의 경우, 대향 전극 전압의 최적값(Votcom)은 6.60 V로 되고, 50% 휘도에 대응하는 계조 레벨의 경우는, 1OO% 휘도의 경우의 + 1O mV로 되고, O% 휘도에 대응하는 계조 레벨의 경우는, 100% 휘도의 경우의 + 70 mV로 된다. 또한, G에 대응하는 액정 패널에서는, 100% 휘도에 대응하는 계조 레벨의 경우, 대향 전극 전압의 최적값(Votcom)은 6.48 V로 되고, 50% 휘도에 대응하는 계조 레벨의 경우는, 100% 휘도의 경우의 + 30 mV로 되고, O% 휘도에 대응하는 계조 레벨의 경우는, 100% 휘도의 경우의 + 140 mV로 된다. 또한, B에 대응하는 액정 패널에서는, 100% 휘도에 대응하는 계조 레벨의 경우, 대향 전극 전압의 최적값(Votcom)은 6.59 V로 되고, 50% 휘도에 대응하는 계조 레벨의 경우는, 10O% 휘도의 경우의 + 1O mV로 되고, O% 휘도에 대응하는 계조 레벨의 경우는, 1OO% 휘도의 경우의 + 1OO mV로 된다.
또한, 화소 위치에 대해서는, 화상 신호로서 특정의 계조 레벨의 신호를 액정 패널(400)에 부여하고, 액정 패널(400)에 있어서의 대향 전극 전압을 변화시켜, 액정 패널(400)의 화면내에 있어서의 어떤 화소로부터 얻어지는 광 출력을 검출하고, 그 광 출력의 플리커가 최소로 될 때의 대향 전극 전압을, 그 화소에 대응하는 최적값(Votcom)으로 한다. 이것을, 화면내에 있어서의 각 화소에 대하여, 각각 구한다.
또, 하나의 화소로부터 얻어지는 광 출력의 검출이 어려운 경우에는, 그 화소의 주변에 위치하는 화소도 포함한 복수의 화소로 이루어지는 화소 영역에 대하여, 광 출력을 검출하고, 그와 같은 화소 영역마다, 대응하는 최저값(Votcom)을 구하도록 하더라도 좋다.
E. 변형예
또, 본 발명은 상기 실시예나 실시예에 한정되는 것이 아니라, 그 요지를 일탈하지 않는 범위에 있어서 여러가지의 형태로서 실시하는 것이 가능하다.
상기 실시예에 있어서는, 화상 신호의 계조 레벨에 따라 변화하는 오프셋분을 출력하는 오프셋 출력부는, 계조 보정용 LUT(310)에 의해서 구성하였지만, 예컨대, 화상 신호의 계조 레벨의 변화와, 각 계조 레벨에 대응하는 오프셋분의 변화와의 사이에 소정의 관계가 발견될 수 있는 경우에는, 면내 보정용 연산 회로(330) 및 면내 보정용 메모리(335)의 경우와 마찬가지로, 대표적인 계조 레벨에 대응하는 오프셋분만을 LUT에 저장해 두고, 다른 계조 레벨에 대응하는 오프셋분은, 연산 회로에 의해서 보정 연산에 의해 구하도록 하더라도 좋다.
상기 실시예에 있어서는, 가감산 회로(320, 340)에 있어서, 화상 신호에 오프셋분을 부가한 후에, 교류 구동 기능 부가 DA 컨버터(350)에 있어서, 액정의 교류 구동이 가능한 신호로의 변환을 행하도록 하였지만, 본 발명은 이것에 한정되는 것이 아니라, 교류 구동 가능한 신호로의 변환을 행한 후에, 그 변환이 행하여진 화상 신호에 오프셋분을 부가하도록 하더라도 좋다.
상기 실시예에 있어서는, 교류 구동 기능 부가 DA 컨버터(350)에 있어서, 디지털 화상 신호를 아날로그 화상 신호로 변환하고, 또한, 교류 구동 가능한 신호로의 변환을 행하도록 하였지만, 디지털/아날로그 변환 처리와, 교류 구동 변환 처리를 각각의 회로로 실행하도록 하더라도 좋다.
상기 실시예에서는, 액정 패널(400)이 노멀리 화이트인 것을 전제로 하여 설명했지만, 액정 패널(400)이 노멀리 블랙인 경우에도, 본 발명을 적용할 수 있는 것은 물론이다.
상기 실시예에서는, 이른바 3 판식의 액정 프로젝터에, 본 발명을 적용한 경우에 대하여 설명하였지만, 2 판식 또는 4 판식의 액정 프로젝터에, 본 발명을 적용하는 것도 가능하다. 그 경우에도, 각 액정 패널마다, 대응하는 잔상 억제 회로를 마련하고, 잔상 억제를 위한 처리를 하도록 하면 된다. 또한 액정 프로젝터에 특히 유효한 발명이지만, 물론 통상의 액정 표시 장치(반사형인지 직시형인 지에 상관 없이)에 적용하는 것도 가능하다.
본 발명에 따르면, 액정 패널을 이용한 액정 표시 장치에 있어서의 화면의 잔상을 억제할 수 있다.

Claims (13)

  1. 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 회로에 있어서,
    화상 신호의 계조 레벨에 따라서 변화하는 오프셋분을 출력하는 오프셋 출력부와,
    적어도 상기 오프셋분을 상기 화상 신호에 부가하는 오프셋 부가부와,
    상기 오프셋분이 부가된 상기 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 교류 구동 변환부
    를 구비하고,
    변환하여 얻어진 상기 화상 신호를 상기 액정 패널에 공급하고, 또한,
    상기 오프셋분은, 상기 액정 패널에 있어서, 상기 화상 신호의 계조 레벨에 대응하는 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 값인 것을 특징으로 하는 잔상 억제 회로.
  2. 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 회로에 있어서,
    상기 액정 패널의 화면내에 있어서 표시 위치로 되는 화소 위치에 따라서 변화하는 오프셋분을 출력하는 오프셋 출력부와,
    적어도 상기 오프셋분을 화상 신호에 부가하는 오프셋 부가부와,
    상기 오프셋분이 부가된 상기 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 교류 구동 변환부
    를 구비하고,
    변환하여 얻어진 상기 화상 신호를 상기 액정 패널에 공급하고, 또한,
    상기 오프셋분은, 상기 액정 패널에 있어서 상기 화면내에 있어서의 화소 위치에 대응하는 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 값인 것을 특징으로 하는 잔상 억제 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 오프셋 출력부로부터 출력되는 상기 오프셋분과, 상기 오프셋 부가부에 있어서 상기 오프셋분이 부가되는 화상 신호는, 모두 디지털 신호인 것을 특징으로 하는 잔상 억제 회로.
  4. 제 3 항에 있어서,
    상기 오프셋 출력부는 메모리를 포함하는 것을 특징으로 하는 잔상 억제 회로.
  5. 제 3 항에 있어서,
    상기 교류 구동 변환부는, 상기 화상 신호를 디지털 신호에서 아날로그 신호로 변환하는 디지털/아날로그 변환부를 구비하는 것을 특징으로 하는 잔상 억제 회로.
  6. 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 회로에 있어서,
    소정의 오프셋분을 화상 신호에 부가하는 오프셋 부가부와,
    화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 교류 구동 변환부
    를 구비하고,
    상기 오프셋분이 부가되어, 상기 교류 구동 변환이 이루어진 상기 화상 신호를 상기 액정 패널에 공급하고, 또한,
    상기 오프셋분은, 상기 액정 패널에 있어서의, 상기 화상 신호의 계조 레벨에 따라서 변화하는 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 제 1 오프셋분과, 상기 액정 패널의 화면내에 있어서, 표시 위치로 되는 화소 위치에 따라서 변화하는 상기 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 제 2 오프셋분 중 적어도 한 쪽을 포함하는 것을 특징으로 하는 잔상 억제 회로.
  7. 액정 패널을 구비하는 프로젝터에 있어서,
    청구항 1, 2, 4 내지 6 중 어느 한 항에 기재된 잔상 억제 회로를 구비한 것을 특징으로 하는 프로젝터.
  8. 복수의 액정 패널을 구비하는 프로젝터에 있어서,
    청구항 3에 기재된 잔상 억제 회로를 마련한 것을 특징으로 하는 프로젝터.
  9. 복수의 액정 패널을 구비하는 프로젝터에 있어서,
    청구항 1, 2, 4 내지 6 중 어느 한 항에 기재된 잔상 억제 회로를, 각 액정 패널마다, 각각 대응하여 마련한 것을 특징으로 하는 프로젝터.
  10. 복수의 액정 패널을 구비하는 프로젝터에 있어서,
    청구항 3에 기재된 잔상 억제 회로를, 각 액정 패널마다, 각각 대응하여 마련한 것을 특징으로 하는 프로젝터.
  11. 청구항 1, 2, 4 내지 6 중 어느 한 항에 기재된 잔상 억제 회로를 구비한 것을 특징으로 하는 액정 표시 장치.
  12. 청구항 3에 기재된 잔상 억제 회로를 구비한 것을 특징으로 하는 액정 표시 장치.
  13. 액정 패널에 있어서의 화면의 잔상을 억제하기 위한 잔상 억제 방법에 있어서,
    (a) 소정의 오프셋분을 화상 신호에 부가하는 공정과,
    (b) 화상 신호를, 소정의 주기로 액정의 교류 구동을 행하는 것이 가능한 신호로 변환하는 공정과,
    (c) 상기 오프셋분이 부가되어, 상기 교류 구동 변환이 이루어진 상기 화상 신호를 상기 액정 패널에 공급하는 공정
    을 구비하고,
    상기 오프셋분은, 상기 액정 패널에 있어서의, 상기 화상 신호의 계조 레벨에 따라서 변화하는 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 제 1 오프셋분과, 상기 액정 패널의 화면내에 있어서, 표시 위치로 되는 화소 위치에 따라서 변화하는 상기 대향 전극 전압의 최적값과 상기 대향 전극 전압의 실제값과의 차분에 상당하는 제 2 오프셋분 중 적어도 한 쪽을 포함한 것을 특징으로 하는 잔상 억제 방법.
KR1020030070483A 2002-10-10 2003-10-10 잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제방법 KR100572788B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00297398 2002-10-10
JP2002297398A JP2004133177A (ja) 2002-10-10 2002-10-10 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ

Publications (2)

Publication Number Publication Date
KR20040032794A true KR20040032794A (ko) 2004-04-17
KR100572788B1 KR100572788B1 (ko) 2006-04-19

Family

ID=32287109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070483A KR100572788B1 (ko) 2002-10-10 2003-10-10 잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제방법

Country Status (4)

Country Link
US (1) US20060176260A1 (ko)
JP (1) JP2004133177A (ko)
KR (1) KR100572788B1 (ko)
TW (1) TWI251196B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756577B1 (ko) * 2004-05-20 2007-09-07 세이코 엡슨 가부시키가이샤 전기광학장치 및 그 구동회로, 그리고 전자기기
CN107799051A (zh) * 2016-09-06 2018-03-13 三星显示有限公司 显示装置以及用于使用该显示装置显示图像的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006003867A (ja) * 2004-05-20 2006-01-05 Seiko Epson Corp 画像補正量検出装置、電気光学装置用駆動回路、電気光学装置及び電子機器
KR100643237B1 (ko) * 2004-12-20 2006-11-10 삼성전자주식회사 디스플레이 장치
WO2007040139A1 (ja) * 2005-09-30 2007-04-12 Sharp Kabushiki Kaisha 液晶表示装置の駆動方法および液晶表示装置並びにテレビジョン受信機
JP4966565B2 (ja) 2006-03-07 2012-07-04 セイコーエプソン株式会社 照明光の調光に応じた液晶パネルの対向電極電圧の動的調整
US8294736B2 (en) * 2006-11-20 2012-10-23 Sharp Kabushiki Kaisha Display device driving method, driving circuit, liquid crystal display device, and television receiver
JP5229713B2 (ja) * 2007-01-29 2013-07-03 株式会社ジャパンディスプレイイースト 表示装置
JP2008185993A (ja) * 2007-01-31 2008-08-14 Seiko Epson Corp 電気光学装置、処理回路、処理方法およびプロジェクタ
CN102411912A (zh) 2011-04-27 2012-04-11 深圳市华星光电技术有限公司 液晶显示器的驱动方法
KR102099281B1 (ko) 2013-10-25 2020-04-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR102185786B1 (ko) 2014-02-27 2020-12-03 삼성디스플레이 주식회사 액정 표시 장치 및 및 액정 표시 장치의 구동 방법
CN104347048B (zh) * 2014-11-21 2016-08-03 深圳市华星光电技术有限公司 液晶显示面板及其灰阶电压补偿方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638187B2 (ja) * 1985-12-04 1994-05-18 株式会社日立製作所 液晶表示装置
JP2703402B2 (ja) * 1990-10-18 1998-01-26 シャープ株式会社 液晶表示装置の駆動方法
JP3288142B2 (ja) * 1992-10-20 2002-06-04 富士通株式会社 液晶表示装置およびその駆動方法
JPH07134572A (ja) * 1993-11-11 1995-05-23 Nec Corp アクティブマトリクス型液晶表示装置の駆動回路
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR20020006019A (ko) * 1998-12-14 2002-01-18 도날드 피. 게일 휴대용 마이크로디스플레이 시스템
JP2001188515A (ja) * 1999-12-27 2001-07-10 Sharp Corp 液晶表示装置およびその駆動方法
JP3661584B2 (ja) * 2000-01-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、画像処理回路、画像データ補正方法、および、電子機器
TWI288909B (en) * 2000-07-19 2007-10-21 Toshiba Matsushita Display Tec Liquid crystal display
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100756577B1 (ko) * 2004-05-20 2007-09-07 세이코 엡슨 가부시키가이샤 전기광학장치 및 그 구동회로, 그리고 전자기기
CN107799051A (zh) * 2016-09-06 2018-03-13 三星显示有限公司 显示装置以及用于使用该显示装置显示图像的方法

Also Published As

Publication number Publication date
JP2004133177A (ja) 2004-04-30
TW200408868A (en) 2004-06-01
US20060176260A1 (en) 2006-08-10
TWI251196B (en) 2006-03-11
KR100572788B1 (ko) 2006-04-19

Similar Documents

Publication Publication Date Title
JP4462234B2 (ja) 電気光学装置及び電子機器
JP3869464B2 (ja) アクティブマトリックス液晶表示装置及びこのような装置の駆動方法
US7034786B2 (en) Color-correction method and apparatus for liquid crystal display
KR100515900B1 (ko) 액정표시장치
KR100620130B1 (ko) 액정 패널로 입력하는 대향 전극 전압의 조정 회로
US20110298774A1 (en) Display apparatus
US20110205439A1 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP2005352315A (ja) 電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに、電気光学装置及び電子機器
KR100572788B1 (ko) 잔상 억제 회로, 프로젝터, 액정 표시 장치 및 잔상 억제방법
JP6051544B2 (ja) 画像処理回路、液晶表示装置、電子機器及び画像処理方法
KR20070009784A (ko) 표시 장치 및 영상 신호 보정 방법
US20070195045A1 (en) Liquid crystal display device
US10121400B2 (en) Video processing circuit, electro-optical device, electronic apparatus, and video processing method
CN116543675B (zh) 画面侦测方法、装置、显示面板和计算机可读存储介质
JP4678344B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP4678345B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP3612912B2 (ja) 表示装置及びガンマ補正方法
KR102003253B1 (ko) 액정표시장치
JP2010055111A (ja) 電気光学装置及び画像処理装置、並びに電子機器
JP2009075500A (ja) 液晶装置及び電子機器
JP4590879B2 (ja) 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器
US20120200556A1 (en) Electrooptic device, method for controlling electrooptic device, and electronic apparatus
JP6398162B2 (ja) 画像処理回路、電気光学装置及び電子機器
JP4479154B2 (ja) 電気光学装置及びその駆動方法並びに電子機器
JPH0573008A (ja) 液晶表示装置の駆動方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 14