KR20040031097A - 검사 장치 및 검사 방법 - Google Patents

Abstract

간단한 구성으로 확실하고 또한 용이하게 회로 배선의 상황을 검출할 수 있는 회로 배선 검사 장치를 제공한다. 검사 시스템(20)은, 실제의 기판 검사에 앞서 표준의 회로 패턴의 모든 회로 배선에 대해서 화상 데이터의 추출을 행하여 표준 회로 패턴(목표 데이터)으로서 등록해 두고(도 14), 실제의 검사 대상 회로 배선의 검출 결과와 목표 데이터와의 사이에서 최소 제곱법에 의해 비교를 행하고(S167), 이들의 상관값을 구하여 검사 대상 회로 배선의 상태를 판정하고(S168), 비교의 결과 목표 데이터와 상이한 부분을 알 수 있도록 비교 결과를 디스플레이(21a)에 표시한다(S169).

Description

검사 장치 및 검사 방법{TESTER AND TESTING METHOD}

회로 기판의 제조에 있어서는, 회로 기판 위에 회로 배선의 배치를 행한 후에 단선이나 단락이 없는지의 여부를 검사할 필요가 있다.

최근, 회로 배선의 고밀도화에 따라, 각 회로 배선의 검사를 행할 때에, 각 회로 배선의 양단부에 동시에 검사용 핀을 배치하여 선단부를 접촉시키는 데에 있어서 충분한 간격을 취할 수 없는 상황이 되어 왔기 때문에, 핀을 이용하지 않고 회로 배선의 상태를 검사하기 위해서, 회로 배선의 양단부에 접촉하지 않고 회로 배선으로부터의 전기 신호를 수신 가능한 비접촉식의 검사 방법이 제안되어 왔다(일본 특개평9-264919호 공보).

이 비접촉식의 검사 방법은, 도 21에 도시한 바와 같이, 검사의 대상이 되는 회로 배선의 한쪽 단부측에 검사용의 핀을 접촉시키고, 회로 배선의 타단부측은 비접촉으로 센서 도체를 배치하여, 검사용의 핀으로부터 검사 신호를 공급하는 것에 의해 회로 배선의 전위를 변화시키고, 전위 변화를 센서 도체로 검출하여 패턴의 단선 등을 검사하는 방식이다.

그러나, 상술한 종래의 비접촉 검사 방식은, 회로 기판의 임의의 위치에 회로 배선이 존재하는지의 여부를 검출할 수 있을 뿐(임의의 위치의 패턴에서 전위 변화가 있는지의 여부를 검출할 수 있을 뿐)이고, 회로 배선의 양 단부 사이의 상태를 용이하게 판단하거나, 또는 오퍼레이터가 직감적으로 패턴 상태를 판단할 수 없었다.

<발명의 개시>

본 발명은 상술한 과제를 해결하는 것을 목적으로 하여 이루어진 것으로서, 상술한 과제를 해결하여, 예를 들면, 간단한 제어로 회로 배선의 상태를 오퍼레이터가 용이하고 또한 직감적으로 판단할 수 있는 회로 배선 검사 장치를 제공하는 것을 목적으로 한다. 이러한 목적을 달성하는 한 수단으로서, 예를 들면 이하의 구성을 구비한다.

즉, 회로 기판 위의 회로 배선을 검사하는 검사 장치로서, 상기 검사하고자 하는 회로 배선에 대하여 검사 신호를 공급하는 공급 수단과, 상기 검사 신호가 공급되고 있는 회로 배선의 전위 변화를 복수개의 센서 요소를 이용하여 검출 가능한 검출 수단과, 표준 회로 배선에 상기 공급 수단을 이용하여 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 표준 회로 배선의 형상을 나타내는 표준 화상 데이터를 생성하여 등록하는 표준 패턴 등록 수단과, 상기 공급 수단을 이용하여 검사 대상 회로 배선에 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 검사 대상 회로 배선의 형상을 나타내는 화상 데이터를 생성하는 화상 데이터 생성 수단과, 상기 화상 데이터 생성 수단으로 생성한 화상 데이터와 상기 표준 패턴 등록 수단에 등록되어 있는 상기 검사 대상 회로 배선에 대응하는 표준 화상 데이터를 비교하여 상기 검사 대상 회로 배선을 검사하는 검사 수단을 포함하는 것을 특징으로 한다.

그리고 예를 들면, 상기 표준 패턴 등록 수단은, 회로 기판 위의 배선 패턴의 모든 배선 패턴을 표준 화상 데이터로서 생성하여 등록하고, 상기 검사 수단은, 회로 배선의 설계 상의 형상 데이터로부터 상기 검사 신호를 공급하는 회로 배선의 영역을 특정하고, 특정한 영역의 표준 화상 데이터를 상기 검사 신호를 공급하는 회로 배선에 대한 표준 화상 데이터로서 비교 대상으로 하는 것을 특징으로 한다.

또한 예를 들면, 상기 공급 수단은, 서로 다른 상기 회로 배선에 대해서는, 서로 다른 타이밍에서 검사 신호를 공급하는 것을 특징으로 한다.

또한 예를 들면, 상기 복수개의 센서 요소는 매트릭스 형상으로 배치되어 있고, 상기 선택 수단은, 상기 복수개의 센서 요소 중, 수평 방향으로 1 라인을 구성하는 센서 요소 라인에 동시에 선택 신호를 입력하고, 상기 검출 수단은, 상기 센서 요소 라인에 대응하는 회로 배선의 전위 변화를, 동시에 검출하는 것을 특징으로 한다.

또는, 검사하고자 하는 회로 배선에 대하여 검사 신호를 공급하는 공급 수단과, 상기 검사 신호가 공급되고 있는 회로 배선의 전위 변화를 복수개의 센서 요소를 이용하여 검출 가능한 검출 수단을 구비하여, 회로 기판 위의 회로 배선을 검사하는 검사 장치에서의 검사 방법으로서, 표준 회로 배선에 상기 공급 수단을 이용하여 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 표준 회로 배선의 형상을 나타내는 표준 화상 데이터를 생성하여 등록해 놓고, 상기 공급 수단을 이용하여 검사 대상 회로 배선에 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 검사 대상 회로 배선의 형상을 나타내는 화상 데이터를 생성하고, 상기 생성한 화상 데이터와 상기 등록되어 있는 상기 검사 대상 회로 배선에 대응하는 표준 화상 데이터를 비교하여 상기 검사 대상 회로 배선을 검사하는 것을 특징으로 한다.

그리고 예를 들면, 상기 등록되어 있는 상기 검사 대상 회로 배선에 대응하는 표준 화상 데이터는, 회로 기판 위의 배선 패턴의 모든 배선 패턴을 표준 화상 데이터로서 생성하여 등록하여 이루어지고, 상기 검사 대상 회로 배선의 검사는, 회로 배선의 설계 상의 형상 데이터로부터 상기 검사 신호를 공급하는 회로 배선의 영역을 특정하고, 특정한 영역의 표준 화상 데이터를 상기 검사 신호를 공급하는 회로 배선에 대한 표준 화상 데이터로서 비교 대상으로 하는 것을 특징으로 한다.

본 발명은, 회로 배선을 검사 가능한 회로 배선 검사 장치 및 회로 배선 검사 방법에 관한 것이다.

도 1은 본 발명에 따른 한 발명의 실시예의 검사 시스템의 개략도.

도 2는 본 실시예의 검사 시스템의 컴퓨터의 하드웨어 구성을 설명하기 위한 블록도.

도 3은 본 실시예의 센서칩(1)의 전기적 구성을 도시하는 블록도.

도 4는 본 실시예의 센서 요소의 구성을 설명하는 도면.

도 5는 본 실시예의 센서 요소에 있어서의 회로 배선의 전위 변화에 의해 전류가 발생하는 원리를 설명하기 위한 모델도.

도 6은 본 실시예의 센서 요소에 있어서의 회로 배선의 전위 변화에 의해 전류가 발생하는 원리를 설명하기 위한 모델도.

도 7은 본 실시예의 센서칩으로서 MOSFET를 이용한 경우의 입출력 타이밍예를 설명하기 위한 타이밍차트.

도 8은 본 실시예의 검사 시스템에 의한 회로 배선 ①∼③의, 6×6의 센서 요소에 의한 검사를 설명하는 도면.

도 9는 도 8에 도시하는 회로 배선에 대한 전압 인가 타이밍 및 데이터의 출력 타이밍을 도시하는 타이밍차트.

도 10은 본 실시예의 검사 시스템에 있어서의 하나의 회로 기판에 복수개의 회로 배선이 있는 경우의, 회로 배선에 대한 센서 구동 순서를 설명하는 도면.

도 11은 본 실시예의 검사 시스템에 있어서의 도 10에 도시하는 센서 구동 제어에 있어서의 전압 인가 타이밍의 예를 도시하는 타이밍차트.

도 12는 제1 실시예에 따른 검사 시스템에 있어서, 복수개의 회로 배선에 대한 전압 인가 순서를 구하기 위한 테이블을 도시하는 도면.

도 13은 본 실시예의 검사 시스템에 있어서, 복수개의 회로 배선에 대한 전압 인가 순서를 구하기 위한 테이블을 도시하는 도면.

도 14는 본 실시예의 검사 시스템에 있어서의 골드 샘플로부터의 목표 데이터를 추출하는 처리를 설명하기 위한 흐름도.

도 15는 본 실시예에 있어서의 검사 제어를 설명하기 위한 흐름도.

도 16은 본 발명에 따른 제2 실시예의 하나의 회로 기판에 복수개의 회로 배선이 있는 경우의, 회로 배선에 대한 전압 인가 순서를 설명하는 도면.

도 17은 제2 실시예의 회로 배선에 대한 전압 인가 타이밍의 예를 도시하는 타이밍차트.

도 18은 도 17에 도시하는 타이밍에서 전압 인가를 행한 경우의 출력 화상예를 도시하는 도면.

도 19는 본 발명에 따른 제3 실시예의 검사 시스템의 센서 칩 구동 제어를 설명하기 위한 도면.

도 20은 제3 실시예의 센서칩의 구동 타이밍 및 회로 배선에의 전압 인가 타이밍을 도시하는 타이밍차트.

도 21은 종래의 회로 기판 검사 장치를 설명하는 도면.

<발명을 실시하기 위한 최량의 형태>

이하, 도면을 참조하여 본 발명에 따른 한 발명의 실시예를 상세히 설명한다. 이하의 설명에 있어서의 구성, 구성 요소의 상대 배치, 수치 등은, 본 발명의 범위를 이하의 설명의 범위에 한정하려는 것은 아니다.

이하의 설명은, 집적 회로 칩이 실장된 회로 기판에 있어서의 배선 패턴의 검사를 행하는 검사 장치의 경우를 예로서 설명한다.

본 발명에 따른 제1 실시예로서, MOSFET를 센서 요소로서 이용한 검사 시스템(20)에 대하여 설명한다. 도 1은 본 발명에 따른 한 발명의 실시예의 패턴 검사 시스템(20)의 개략 구성도이다.

<검사 시스템의 구성>

본 실시예의 검사 시스템(20)은, 복수개의 센서 요소를 구비한 센서칩(1)과, 컴퓨터(21)와, 회로 배선(101)에 검사 신호를 공급하기 위한 프로브(22)와, 프로브(22)에의 검사 신호의 공급을 전환하는 셀렉터(23) 등으로 구성되어 있다. 셀렉터(23)는, 예를 들면, 멀티플렉서, 디플렉서 등으로 구성할 수 있다.

컴퓨터(21)는, 셀렉터(23)에 대하여 프로브(22) 선택을 위한 제어 신호 및 회로 배선(101)에 공급하는 검사 신호를 공급하고, 센서칩(1)에 대하여 셀렉터(23)에 공급한 제어 신호에 동기하여 센서 요소를 동작시키기 위한 동기 신호(수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 기준 신호(Dclk)를 포함)를 공급한다.

인가하는 검사 신호는 전압 펄스 또는 교류 신호의 어느 쪽이어도 된다. 전압 펄스를 이용하면 신호의 극성을 한정할 수 있기 때문에, 센서 요소에서의 전류 방향을 한 방향으로 한정하여 회로 설계가 가능하므로, 회로 설계가 단순하게 된다.

컴퓨터(21)가 프로브(22)를 통하여 회로 배선에 검사 신호를 공급하면, 회로 배선에 전위 변화가 발생한다. 이 전위 변화에 대응한 센서칩(1)으로부터의 검출 신호를 수신하여, 검사 신호를 공급한 회로 배선 패턴 중 실제로 신호가 도달한 패턴에 대응하는 화상 데이터를 생성하여, 후술하는 배선 패턴의 양부 판정 처리를행한다. 그리고 필요에 따라 생성한 화상을 디스플레이(21a)에 표시한다.

이에 의해, 특정한 회로 배선의 형상을 찾거나, 생성된 화상 데이터 및 설계 상의 회로 배선을 도시하는 화상 데이터에 기초하여, 회로 배선(101)의 단선, 단락, 결선 등의 불량을 검출할 수 있다.

프로브(22)는, 그 선단이, 각각 회로 기판(100) 상의 회로 배선(101)의 일단에 접촉 가능하게 구성되어 있고, 회로 배선(101)에 대하여 검사 신호를 공급 가능하게 되어 있다.

셀렉터(23)는, 검사 신호를 출력하는 프로브(22)를 전환한다. 회로 기판(100) 상의 복수개의 독립한 회로 배선(101)의 하나씩으로 검사 신호가 공급되도록, 컴퓨터(21)로부터 공급된 제어 신호에 기초하여 스위칭을 행한다.

또한, 셀렉터(23)는, 검사 신호를 인가하지 않는 회로 배선에 대해서는, 접지 레벨(GND) 또는 전원 등의 저 임피던스 라인에 접속한다. 테스트 신호가 크로스토크에 의해서 비테스트 회로 배선에 중첩하여, 오신호를 센서가 수신하지 않도록 하기 위해서이다.

센서칩(1)은, 회로 기판(100)의 회로 배선(101)에 대응하는 위치에, 비접촉으로 배치되고, 프로브(22)로부터 공급된 검사 신호에 의해서 회로 배선(101) 상에 발생한 전위 변화를 검출하여, 검출 신호로서 컴퓨터(21)로 출력한다. 센서칩(1)과 회로 배선과의 간격은, 0.05㎜ 이하가 바람직하지만, 0.5㎜ 이하이면 가능하다. 또한, 회로 기판과 센서칩(1)을, 유전체 절연 재료를 사이에 두고 밀착시켜도 된다.

또한, 도 1의 회로 기판(100)에서는, 한쪽면 측에만 회로 배선(101)이 설치되어 있는 경우를 상정한 예를 도시하고 있지만, 본 실시예는 이상의 예에 한정되는 것이 아니고, 양면에 회로 배선(101)이 설치되어 있는 회로 기판에 대해서도 검사 가능하고, 그 경우에는, 센서칩(1)을 상하로 두개 이용하여 회로 기판을 샌드위치하도록 배치하여 검사한다.

다음으로, 도 2를 참조하여 컴퓨터(21)의 상세 구성을 설명한다. 도 2는 본 실시예의 컴퓨터(21)의 하드웨어 구성을 도시하는 블록도이다.

도 2에 있어서, 참조번호 211은, 컴퓨터(21) 전체를 제어함과 함께 연산-제어용으로도 이용되는 CPU, 참조번호 212는 CPU(211)에 의해 실행하는 프로그램이나 고정값 등을 저장하는 ROM, 참조번호 213은 입력되는 디지털 데이터를 처리하여 화상 데이터를 생성하여, 디스플레이(21a)로 출력하는 화상 데이터를 처리하는 화상 처리부, 참조번호 214는 일시 기억용의 RAM으로서, RAM(214)에는 HD(215)등으로부터 로드되는 프로그램을 저장하는 프로그램 로드 영역이나, 센서칩(1)으로 검출된 디지털 신호의 기억 영역 등이 포함된다. 컴퓨터(21)에서 수신한 센서칩(1)으로부터의 디지털 신호는 각 회로 배선의 형상에 대응하는 센서 요소의 그룹마다 보관한다.

참조번호 215는 외부 기억 장치로서의 하드디스크, 참조번호 216은 착탈 가능한 기억 매체의 판독 장치로서의 CD-ROM 드라이브이다. 참조번호 217은 입출력 인터페이스로서, 입출력 인터페이스(217)를 통하여 입력 장치로서의 키보드(218), 마우스(219), 센서칩(1), 셀렉터(23)와의 입출력 인터페이스 제어를 담당한다.

HD(215)에는, 센서칩 제어 프로그램, 셀렉터 제어 프로그램, 화상 처리 프로그램이 저장되어, 각각의 프로그램의 실행 시에 RAM(214)의 프로그램 로드 영역에 로드되어 실행된다.

또한, 센서칩(1)에 의해서 검사된 회로 배선의 형상을 나타내는 화상 데이터, 및, 설계 상의 회로 배선의 형상을 나타내는 화상 데이터도, HD(215)에 저장된다. 센서칩(1)으로부터 입력한 화상 데이터는, 각 회로 배선의 형상에 대응하는 센서 요소 그룹을 판정 단위로 하여 기억하는 경우와, 모든 센서 요소의 1프레임분을 판정 단위로 하여 기억하는 경우가 있다.

센서칩 제어 프로그램, 셀렉터 제어 프로그램, 화상 처리 프로그램 및, 설계 상의 회로 배선의 형상을 나타내는 화상 데이터는, CD-ROM에 기록하고, CD-ROM 드라이브에 의해 이 CD-ROM 기록 정보를 판독함으로써 인스톨하거나, FD나 DVD 등의 다른 매체에 기록하고 나서 판독하거나, 네트워크를 통하여 다운로드해도 된다.

센서칩(1)으로 검출된 디지털 신호로서, 표준 회로 배선 패턴을 판독한 표준 회로 패턴 데이터, 검사 처리에서 실제로 검사 대상 회로 패턴의 검출 회로 데이터도 HD(215)에 저장된다. 표준 회로 패턴 데이터에는, 실제의 판독 패턴 데이터 이외에 설계 상의 회로 배선의 형상을 나타내는 화상 데이터도 기억되어 있고, 전체의 패턴 데이터 중의 대응 표준 회로 패턴(및 또는 센서를 이용한 검출 검사 대상 패턴) 위치를 특정하기 위해서 이용된다.

센서 칩 제어 프로그램, 셀렉터 제어 프로그램, 화상 처리 프로그램, 설계 상의 회로 배선의 형상을 나타내는 화상 데이터는, CD-ROM에 기록해 놓고, CD-ROM드라이브에 의해 이 CD-ROM 기록 정보를 판독함으로써 인스톨하거나, FD나 DVD 등의 다른 매체에 기록하고나서 판독하거나, 네트워크를 통하여 다운로드해도 된다.

다음으로, 본 실시예의 센서칩(1)의 전기적 구성을 도 3을 참조하여 설명한다. 도 3은 본 실시예의 센서칩(1)의 전기적 구성을 도시하는 블록도이다.

센서칩(1)은, 도 3에 도시하는 전기적 구성을 갖고, 도시 생략된 패키지에 부착된 구성으로 되어 있다.

센서칩(1)은, 제어부(11)와, 복수개의 박막 트랜지스터 어레이로 구성되어 있는 센서 요소(12a)로 이루어지는 센서 요소군(12)과, 수평 방향으로 배열된 복수개의 센서 요소로 구성되는 센서 요소 라인(12b)을 선택하기 위한 세로 선택부(14)와, 센서 요소(12a)로부터의 신호의 판독을 행하는 가로 선택부(13)와, 각 센서 요소 라인(12b)을 선택하기 위한 선택 신호를 발생하는 타이밍 생성부(15)와, 가로 선택부(13)로부터의 신호를 처리하는 신호 처리부(16)와, 신호 처리부(16)로부터의 신호를 A/D 변환하기 위한 A/D 컨버터(17)와, 센서칩(1)을 구동하기 위한 전력을 공급하기 위한 전원 회로부(18)를 구비한다.

제어부(11)는, 컴퓨터(21)로부터의 제어 신호에 따라서, 센서칩(1)의 동작을 제어하기 위한 것이다. 제어부(11)는, 제어 레지스터를 갖고, 센서의 동작 타이밍, 증폭, 기준 전압을 설정한다.

센서 요소(12a)는, 매트릭스 형상으로 배치되어, 프로브(22)로부터 회로 배선(101)에 공급된 검사 신호에 따른 회로 배선(101) 상의 전위 변화를 비접촉으로 검출한다.

타이밍 생성부(15)는, 컴퓨터(21)로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 기준 신호(Dclk)를 공급받아, 세로 선택부(14), 가로 선택부(13), 신호 처리부(16), A/D 컨버터(17)에, 센서 요소(12a)를 선택하기 위한 타이밍 신호를 공급한다.

세로 선택부(14)는, 타이밍 생성부(15)로부터의 타이밍 신호에 따라서, 센서 요소군(12) 중 적어도 어느 하나의 행을 순차적으로 선택한다. 세로 선택부(14)에 의해 선택된 센서 요소 라인(12b)의 각 센서 요소(12a)로부터는, 검출 신호가 한번에 출력되어, 가로 선택부(13)에 입력된다. 가로 선택부(13)는, 640개의 단자로부터 출력된 아날로그의 검출 신호를 증폭한 후, 일단 홀드하여, 멀티플렉서 등의 선택 회로에 의해 타이밍 생성부(15)로부터의 타이밍 신호에 따라서, 순서대로 검출 신호를 신호 처리부(16)로 출력한다.

신호 처리부(16)는, 가로 선택부(13)로부터의 신호를, 판정 처리에 필요한 레벨까지 더욱 증폭하고, 잡음을 제거하는 필터를 통과시키는 등의 아날로그 신호 처리를 행하여, A/D 컨버터(17)로 송출한다. 또한, 신호 처리부(16)는 또한, 자동 이득 제어를 갖고 센서의 판독 신호의 전압 증폭율을 자동적으로 최적값으로 설정한다.

A/D 컨버터(17)는, 신호 처리부(16)로부터 아날로그 형식으로 송출된 각 센서 요소(12a)의 검사 신호를, 예를 들면 8 비트의 디지털 신호로 변환하여, 출력한다. 전원 회로(18)는, 신호 처리부의 기준 클램프 전압 등을 생성한다.

또한, 여기서는, 센서칩(1)에 A/D 컨버터(17)가 내장되어 있지만, 신호 처리부에서 아날로그 처리된 아날로그 신호를 그대로 컴퓨터(21)로 출력해도 된다.

다음으로, 본 실시예에서 이용하는 센서칩(1)의 구체적인 구성예에 대하여 설명한다. 도 4는 본 실시예의 MOS형의 반도체 소자(MOSFET)로 구성한 센서 요소를 설명하기 위한 도면이다.

센서 요소(12a)는, MOS 형의 반도체 소자(MOSFET)로서, 확산층의 한쪽의 표면적이 다른 쪽의 표면적보다도 커지도록 생성되어 있다. 표면적이 더 큰 쪽의 확산층이 수동 소자가 되고, 회로 배선(101)에 대응하고 있다. 이 수동 소자는, MOSFET의 소스와 연속하고 있다. 게이트는 세로 선택부(14)에 접속되어 있고, 드레인은 가로 선택부(13)에 접속되어 있다. 또한, 수동 소자의 확산층에는 불요 전하를 토출시키는 전위 장벽이 설치되어 있다.

타이밍 생성부(15)에 의해 세로 선택부(14)를 통하여, 센서 요소(12a)가 선택되면, 세로 선택부(14)로부터 게이트로 신호가 송출되어, 센서 요소(12a)는 ON(검출 신호 출력 가능 상태)이 된다.

이 때, 프로브(22)로부터 검사 신호로서의 전압이 인가되면, 회로 배선(101)의 전위가 변화하고, 이것에 수반하여, 소스로부터 드레인으로 전류가 흐른다. 이것이 검출 신호가 되어 가로 선택부(13)를 통하여, 신호 처리부(16)로 송출된다. 또한, 센서 요소(12a)에 대응하는 위치에 회로 배선(101)이 존재하지 않는 경우에는, 전류는 흐르지 않는다.

이 때문에, 검출 신호로서의 전류 출력이 있었던 센서 요소(12a)의 위치를 해석하면, 회로 기판(100)의 어느 위치에, 프로브(22)와 접촉한 전극으로부터 연속하는 회로 배선(101)이 존재하는지를 알 수 있다.

여기서, 소스로부터 드레인으로 전류가 흐르는 원리에 대하여, 더욱 자세히 설명한다. 도 5 및 도 6은 본 실시예의 센서 요소의 동작 원리를 알기 쉽게 설명하기 위한 모델도로서, 도 5는 회로 배선에 전압이 인가되어 있지 않은 상태를 설명하기 위한 도면이고, 도 6은 회로 배선에 전압이 인가된 상태를 설명하기 위한 도면이다.

도 5와 같이, 회로 배선에 전압이 인가되어 있지 않으면, 확산층의 여분의 전하가, OFF하고 있는 게이트의 아래의 전위 장벽의 전위보다도 낮은 토출 전위 장벽으로부터 넘어 간다. 그 경우, 소스의 전위는 토출의 전위로 확정된다.

다음으로, 도 6과 같이, 회로 배선에 전압 V가 인가되면, 회로 배선이 +로 대전된다(전위 V가 된다). 여기서, 회로 배선과, 소스측 확산층과는, 미소 거리만큼 이격되어 있기 때문에, 대응하는 소스측 확산층은 회로 배선의 전위 변화의 영향을 받아, 전위가 V가 되어 전하가 유입된다. 즉, 회로 배선과 소스측 확산층이 정전 용량 결합하고 있도록 동작하여, 소스측 확산층의 전위가 낮게 되어, 전자가 유입, 소스로부터 드레인으로 전류가 흐른다.

회로 배선이 다시 접지에 접속되면, 소스측 확산층의 전위는 원상태로 되돌아가, 잉여의 전자는 서서히 토출되어 전위 장벽으로부터 밀려 나간다.

<센서칩의 신호의 입출력 타이밍>

도 7은, 도 4에 도시하는 본 실시예의 센서칩으로서 MOSFET를 이용한 경우의 입출력 타이밍예를 설명하기 위한 타이밍차트이다.

위의 4단은, Vsync, Hsync, Dclk 및, 센서칩(1)으로부터의 출력 데이터(출력 Data)를 나타내고, 아래의 6단은, 하나 하나의 Hsync, 및 이들의 사이에, 센서 요소에 있어서 어떠한 신호의 입출력이 있는가를 나타내고 있다.

도 7에 도시한 바와 같이, 타이밍 생성부(15)에 대하여, Vsync 및 Hsync 및 Dclk이 입력된 경우, 센서칩(1)으로부터 출력되는 데이터는 Data에 도시된 바와 같다.

이것을 자세히 설명하면, 타이밍 생성부(15)는, n 번째의 Hsync의 하강으로부터 Dclk 수를 카운트하고, 소정의 타이밍 A에서, 선택 신호를 n 번째의 센서 요소 라인(12b)으로 보내도록, 세로 선택부(14)를 제어한다. 이 후, 다시 Dclk을 카운트하여, 소정의 타이밍 B까지, 선택 신호를 계속 보낸다.

한편, 컴퓨터(21)에 있어서, n 번째의 Hsync의 하강으로부터 Dclk를 카운트하고, 타이밍 A와, 타이밍 B의 사이에 위치하는 타이밍 C에, 검사 대상의 회로 배선에 대하여, 전압이 인가되도록, 셀렉터(23)를 제어한다.

또한, 타이밍 생성부(15)는, 이 타이밍 C와 동일한 타이밍에서, n 번째의 센서 요소 라인으로부터의 검출 신호를 홀드하도록, 가로 선택부(13)를 제어한다. 타이밍 C와 동일한 타이밍으로 한 것은, 도 4에 도시한 바와 같은 MOSFET을 이용한 경우, 센서 요소로부터의 출력은, 회로 배선에 인가된 전압 펄스의 미분 파형의, 지수함수적으로 저하하는 전류로서 나타나기 때문이다.

다음으로, 도 8 및 도 9를 이용하여, 3개의 회로 배선에 대한 전압 인가 타이밍 및 그 경우의 출력 신호에 대하여 구체적으로 설명한다. 도 8은 본 실시예에있어서의 회로 배선 ①∼③의, 6×6의 센서 요소에 의한 검사를 설명하는 도면이고, 도 9는 본 실시예에 있어서의 동작 타이밍차트로서, 회로 배선 ①의 형상을 나타내는 데이터, 회로 배선 ③의 형상을 나타내는 데이터, 회로 배선 ②의 형상을 나타내는 데이터가, 순서대로 출력된다.

회로 배선 ①에 대응하는 센서 소자로서는, (X2, Y1), (X3, Y1), (X4, Y1), (X2, Y2), (X3, Y2), (X4, Y2), (X5, Y2), (X6, Y2), (X5, Y3), (X6, Y3)의 좌표에 위치하는, 10개의 센서 소자가 존재한다.

또한, 회로 배선 ②에 대응하는 센서 소자로서는, (X1, Y1), (X2, Y1), (X1, Y2), (X2, Y2), (X3, Y2), (X2, Y3), (X3, Y3), (X4, Y3), (X5, Y3), (X6, Y3), (X3, Y4), (X4, Y4), (X5, Y4), (X6, Y4)의 좌표에 위치하는, 14개의 센서 소자가 존재한다.

또한, 회로 배선 ③에 대응하는 센서 소자로서는, (X1, Y4), (X2, Y4), (X1, Y5), (X2, Y5), (X3, Y5), (X1, Y6), (X2, Y6), (X3, Y6), (X4, Y6)의 좌표에 위치하는, 9개의 센서 소자가 존재한다.

이들 중, 도 8에서, 흑색으로 도시한 (X2, Y1), (X2, Y2), (X3, Y2), (X5, Y3), (X6, Y3)의 5개의 센서 요소에 대해서는, 회로 배선 ①과 회로 배선 ②의 양방의 검사에 이용된다. 이 때문에, 1회의 센서 요소의 구동에서는, 이들의 회로 배선의 양방을 검사하는 것은 할 수 없다. 또한, 회로 배선 ② 및 회로 배선 ③은, 둘다 Y4의 센서 요소 라인 상의 센서 요소를 이용하여 검사되기 때문에, 상기에 도시한 바와 같은, 가로 1행의 센서 요소 라인을 동시에 구동시키는 방법을 이용하는 경우, 1회의 센서 요소의 구동에서는, 이들의 회로 배선의 양방을 검사하는 것은 할 수 없다. 한편, 회로 배선 ①과 회로 배선 ③과의 사이에서는 그와 같은 문제는 발생하지 않는다.

그래서, 한번에, 모든 센서 요소를 구동시키는 기간(1 프레임)에, 회로 배선 ①과 회로 배선 ③의 양방을 검사하고, 그 후의 프레임에, 회로 배선 ②를 검사하게 된다.

이에 따라 도 9의 타이밍차트에 도시한 바와 같이, 회로 배선 ①의 형상을 나타내는 데이터, 회로 배선 ③의 형상을 나타내는 데이터, 회로 배선 ②의 형상을 나타내는 데이터가, 순서대로 출력된다.

<복수개의 회로 배선에 대한 전압 인가 방법>

다음으로 도 10 및 도 11을 참조하여, 본 실시예의 복수개의 회로 배선에 대하여, 효율적으로 전압 인가를 행하는 방법에 대하여 설명한다. 도 10은 본 실시예의 검사 시스템에 있어서의 하나의 회로 기판에 복수개의 회로 배선이 있는 경우의, 회로 배선에 대한 센서 구동 순서(전압 인가 순서)를 설명하는 도면이고, 도 11은 본 실시예의 검사 시스템에 있어서의 도 10에 도시하는 센서 구동 제어에 있어서의 전압 인가 타이밍의 예를 도시하는 타이밍차트이다.

도 10에 도시하는 예에서는, 설명의 간략화를 위해, 검사 대상이 되는 회로 배선을 ○으로 도시하고 있다. 또한, 회로 배선은, m행, n열의 매트릭스 형상으로 배열된 것으로 모델화하고 있다.

센서의 수신 영역에 복수개의 회로 배선이 존재하는 경우, 기본적으로, 1개의 회로 배선에 전압을 인가하는 동안, 다른 회로 배선 모두는 기준 전위(GND)로 유지할 필요가 있다. 혹시, 동시에 2개의 회로 배선에 전압을 인가한 경우, 피검사 회로 배선이 도중에 절단되어 있더라도, 동시에 전압 인가한 다른 회로 배선과 쇼트하고 있는 경우, 거기에서부터 피검사 회로 배선의 말단으로 전압이 인가되어, 합격이라고 오판정하여, 오픈 불량을 간과하게 되기 때문이다.

1 센서 요소 라인을 구동하는 동안에, 회로 배선에 1회의 전압을 인가하기 때문에, 동일한 센서 요소 라인에 복수개의 회로 배선이 대응하고 있더라도, 그 중의 1개의 회로 배선밖에 전압을 인가할 수 없다.

따라서, 도 10과 같이, 제1 프레임에서, 1번째의 열로 배열된 회로 배선을 도 10에서의 세로 방향으로 위로부터 순차적으로, 1행째, 2행째, …m행째까지 전압 인가한다. 제2 프레임에서도, 2번째의 열로 배열된 회로 배선에 도 10에서 세로 방향으로 위로부터 순차적으로 전압 인가한다. 이와 같이 하여 제n 프레임에서 모든 회로 배선에 전압이 인가되게 된다.

구체적인 전압 인가 타이밍은, 도 11에 도시한 바와 같이, 1 프레임째(1번째의 Vsync로부터 2번째의 Vsync까지의 사이)의, 1번째의 Hsync에서 7번째의 Hsync 까지 대응하여, 1행, 1열째의 회로 배선 (1, 1)에 전압을 인가한다.

다음으로, 8번째의 Hsync로부터 14번째의 Hsync까지 대응하여, 2행, 1열째의 회로 배선 (2, 1)에 전압을 인가한다. 또 회로 배선 (3, 1), (4, 1)로 계속하여, 회로 배선 (m, 1)에 전압을 인가한 후, 2프레임째로 이동하여, 회로 배선 (1, 2)∼(m, 2)에 전압을 인가한다. 이와 같이 하여, 모든 회로 배선의 검사가 종료할때까지, 즉, n 프레임째까지, 반복하여, 센서 요소가 구동된다.

<회로 배선의 모델화>

다음으로, 도 12 및 도 13을 이용하여, 본 실시예의 회로 배선을 매트릭스 형상으로 모델화하여 표준 회로 패턴 데이터를 생성하여 HD(215)에 등록하는 방법에 대하여 설명한다. 본 실시예에서는 이와 같이 표준 회로 패턴 데이터를 생성하여 이 패턴 데이터를 기초로 회로 배선을 검사한다.

우선 회로 배선의 설계 상의 형상 데이터(예를 들면 CAD 데이터)로부터, 검사하고자 하는 회로 배선의 영역을, 장방형으로 추출하여, 도 12에 도시하는 테이블을 작성한다. 도 12는, 각 회로 배선에 번호를 붙여, 그 회로 배선을 포함하는 장방형 영역의 가장 좌측 위의 좌표, 및 가장 우측 아래의 센서 요소의 좌표를 대응시켜서 테이블로 나타낸 것이다. 또한, 프레임은 모두 1번째로 하고 있다.

다음으로, 좌측 위의 Y 좌표의 값이 작은 것부터, 순서대로, 회로 배선을 재배열한다. 이 도 11에서는, 1번째는 Y 좌표가 Y1인 회로 배선 ①과 회로 배선 ②이다. 그리고, 2번째는 Y 좌표가 Y4인 회로 배선 ③이다.

다음으로, 각각의 회로 배선의, 좌측 위의 Y 좌표의 값과, 그 하나 전의 회로 배선의, 우측 아래의 Y 좌표를 비교하여, 그 회로 배선의 좌측 위의 Y 좌표의 값이, 하나 전의 회로 배선의 우측 아래의 Y 좌표보다도 작은 경우에, 이들의 회로 배선을 판독하는 센서 요소 라인이 중복하는 것으로 간주하고, 상이한 프레임으로 이동한다.

도 12의 경우에는, 우선, 회로 배선 ①은, 최초로 전압을 인가하는 회로 배선으로서 고정한다. 그리고, 회로 배선 ②의 좌측 위의 Y 좌표와, 회로 배선 ①의 우측 아래의 Y 좌표를 비교한다. 이 경우, 회로 배선 ①은 Y3, 회로 배선 ②는 Y1이 되고, Y3>Y1이기 때문에, 회로 배선이 프레임2로 이동된다. 프레임2는 프레임1 후에 검사되기 때문에, 테이블의 제일 아래의 란으로 이동하게 된다.

이 시점에서 회로 배선 ③의 1개 전의 회로 배선은, 회로 배선 ①이 된다. 따라서, 다음으로, 회로 배선 ③의 좌측 위의 Y 좌표 Y4와 회로 배선 ①의 우측 아래의 Y 좌표 Y3을 비교하면, Y4>Y3이므로, 회로 배선 ③은 프레임1에 남는다. 마찬가지로 반복하여, 회로 배선 ④로부터 모든 회로 배선에 대하여 프레임1인가 프레임2인가를 결정해 간다. 이에 의해, 프레임1과 프레임2의 그룹 분류가 가능하다.

다음으로 마찬가지의 것을 프레임2의 그룹 내에서 행한다. 이 경우, 좌측 위의 Y 좌표의 값이, 하나 전의 전압을 인가하는 회로 배선의 우측 아래의 Y 좌표의 값보다 큰 지의 여부를 비교하여, 작은 회로 배선은 프레임3으로 이동하고, 큰 회로 배선은 프레임2에 남긴다.

이렇게 함으로써, 프레임1, 2, 3의 그룹이 완성된다. 프레임 증가가 없어질 때까지 실행하고, 증가가 없어지면 종료한다.

이러한 처리의 결과, 도 13에 도시하는 테이블이 생성된다. 프레임 번호가, 도 10의 열 번호에 대응하고, 동일한 프레임 내에서의 전압 인가 순서를 나타내는 번호가 행 번호에 대응한다.

도 13의 테이블을 참조하면, 우선, 1번째의 Vsync 후의 1번째∼3번째의Hsync(Y 좌표를 참조)에 대응하여, 회로 배선 ①에 전압 펄스를 인가하고, 다음으로, 4번째∼6번째의 Hsync에 대응하여, 회로 배선 ③에 전압 펄스를 인가하고, 또한 2번째의 Vsync 후의, 1번째∼4번째의 Hsync에 대응하여, 회로 배선 ②에 전압 펄스를 인가한다.

또한, 여기서는, 회로 배선의 설계 상의 형상 데이터와 센서 요소의 좌표가 완전하게 대응한다고 가정했기 때문에, 단순하게 회로 배선의 외형 좌표를 센서 요소의 좌표로 했다. 그러나, 실제로는, 센서와 회로 배선은 기계적으로 정합시키기 때문에, 위치 편차가 발생한다. 따라서, 상기의 검사 영역을 정하는 Y 좌표는, 그 어긋난 만큼을 감안하여, 약간 넓게 취하여도 된다.

<화상 처리 방법>

다음으로, 도 14를 참조하여 본 실시예의 검사 시스템에 있어서의 실제의 검사 제어 개시 전에 행하는 목표 데이터의 추출에 대하여 설명한다. 도 14는 본 실시예의 검사 시스템에 있어서의 골드 샘플(표준 회로 샘플)의 회로 배선 패턴을 검출하여 검사의 표준 패턴(표준 전위 변화 패턴)을 목표 데이터로서 추출하는 처리를 설명하기 위한 흐름도이다.

우선 단계 S141에 있어서 골드 샘플(표준 회로 샘플)의 회로 기판의 1 프레임분의 회로 배선을 검사한다. 즉, 모든 센서 요소를 한차례 구동하여, 세로 일렬로 모델화할 수 있는 복수개의 회로 배선의 형상을 나타내는 디지털 데이터를 생성한다.

계속되는 단계 S142에 있어서 수평 잡음 제거를 행한다. 여기서는 좌단의10 도트분을 수평 방향으로 평균화하여, 그 값을, 원래의 모든 화상 데이터의 값으로부터 차감하는 것에 의해서 행해진다.

단계 S143에서는, 10 프레임의 판독이 종료하였는지의 여부를 판정한다. 10 프레임의 판독이 종료하지 않으면 단계 S141로 되돌아가, 재차, 동일한 회로 배선의 검사를 행한다.

한편, 단계 S143에서 10 프레임분의 검사가 종료되어 있으면 단계 S144로 진행하여, 10 프레임분의 화상 데이터를 평균화한다. 계속해서 단계 S145에서 평균화한 화상 데이터를 메디안 필터에 통과시킨다. 이것에 의해서, 국부적인 잡음이 제거된다.

다음으로, 단계 S146에서, 콘트라스트 수정을 행한다. 그리고 다음의 단계 S147에서 화상 처리된 윤곽 데이터가 목표 데이터로서 컴퓨터(21)의 RAM(214)에 저장된다.

그리고 단계 S148에서 골드 샘플 상의 모든 회로 배선에 대하여 디지털 데이터를 추출하였는지의 여부를 판단한다. 모든 회로 배선에 대하여 디지털 데이터를 추출한 것은 아니라, 그 외에 미검사의 회로 배선이 있는 경우에는 단계 S149로 진행한다.

단계 S149에서는, 다른 미검사의 회로 배선에 대한 데이터 추출을 행하기 위해서 다음의 프레임의 검사를 행하도록 제어하여 단계 S141로 진행한다. 이후 단계 S141로부터 단계 S147까지의 처리를 행한다.

이상의 단계 S141로부터 단계 S147까지의 처리를 반복하여 행하면, 모든 회로 배선에 대하여 화상 데이터의 추출이 종료한다. 그렇게 하면 단계 S148의 판정에서 모든 회로 배선에 대하여 디지털 데이터를 추출한 것으로 되어, 단계 S150으로 진행하여, 표준 회로 패턴 데이터 테이블을 작성한다. 이 표준 회로 패턴 데이터 테이블은, 표준 회로 샘플에 있어서의 회로 배선과 그 범위 및 계조를 대응시킨 것이다. 표준 회로 패턴 데이터 테이블을 작성하면, 목표 데이터 추출 처리는 종료한다.

이상의 처리에 의해, 검사 시에 기준이 되는 표준 패턴 데이터가 생성된다. 이 때문에, 이 표준 패턴 데이터와 기준으로서 이후의 검사 과정에서 검출되는 검사 대상 회로 배선 패턴의 센서 요소에 의한 검출 결과를 비교 검토하는 것에 의해, 센서 요소의 감도 특성의 변동이나 경년 변화 등에 영향 받지 않는, 신뢰성이 높은 회로 배선 검사 결과가 얻어지게 된다.

다음으로, 도 15를 참조하여, 본 실시예의 검사 시스템에 있어서의 실제의 검사 제어를 설명한다. 도 15는 본 실시예에 있어서의 검사 제어를 설명하기 위한 흐름도이다.

본 실시예에서는, 검사 회로 기판의 회로 배선 검사 처리를 개시하기에 앞서, 센서칩(1)을 검사 대상 기판의 최초의 검사 위치에 위치 결정함과 함께, 최초로 검사해야 하는 회로 배선(101)에 검사 신호를 공급하기 위한 프로브(22)를 위치 결정 접촉시킨다. 계속해서 최초로 검사해야 되는 배선에 프로브(22)를 통하여 급전하고, 예를 들면 주변 배선을 접지 레벨로 제어한다. 그리고 이하에 설명하는 검사 처리를 행한다.

우선 단계 S151에서 센서 요소의 1 센서 요소 라인을 구동한다. 다음으로, 단계 S152에 있어서, 얻어진 디지털 데이터를 1 라인씩 컴퓨터(21)의 화상 처리부(213)에 전송한다.

단계 S153에서는, 그 라인이 그 회로 배선을 커버하는 프레임의 최종 라인인가의 여부를 판단한다. 그리고, 그 라인이 그 회로 배선을 커버하는 프레임의 최종 라인이 아니면 단계 S154로 진행하여, 다음 라인의 처리로 진행한다.

한편, 단계 S153에서 그 라인이 그 회로 배선을 커버하는 프레임의 최종 라인인 경우에는 단계 S155로 진행하여, 컴퓨터에서의 처리가 종료하였는지의 여부를 조사한다. 컴퓨터에서의 처리가 종료하지 않은 경우에는 컴퓨터 처리가 종료하는 것을 대기한다. 이것은, 최종적으로 데이터를 수령하여 처리를 하는 것이 컴퓨터이기 때문이다.

단계 S155에서 컴퓨터 처리가 종료하고 있는 경우에는 단계 S144로 진행하여, 다음의 배선 패턴의 처리를 행하게 된다.

본 실시예에 있어서는, 화상 처리부에서는, 센서칩부(1)가 단계 S152에 기술하는 라인 데이터의 전송을 행하면 단계 S157에 기술한 바와 같이 1 라인분의 디지털 데이터가 컴퓨터(21)에 입력되어, 단계 S156에 있어서, 수평 잡음이 제거된다.

이 방법은, 도 14의 단계 S142에서 이용한 방법과 마찬가지이다. 그러나 여기서는, 단계 S143이나 단계 S144와 같은 10 프레임의 평균 처리는 행하지 않고, 잡음 제거 후, 단계 S159에 기술하는 메디안 필터 처리가 실행되어, 메디안 필터에 통과되어 메디안 필터 처리가 실행된다.

그리고, 계속되는 단계 S160에서, 처리 데이터를 컴퓨터(21)의 RAM(214)으로 전송하여 저장된다.

그 후, 단계 S161에 있어서 모든 프레임의 모든 라인이 RAM(214)에 저장되었는지 여부를 판단한다. 검사 대상 회로 배선에 대응하는 라인(필요 라인)의 전송이 종료하지 않으면 단계 S157로 되돌아가, 상기한 단계 S157∼단계 S161의 처리를 반복한다.

한편, 단계 S161에서 검사 대상 회로 배선에 대응하는 라인(필요 라인)에 대한 처리가 종료하였으면, 화상 처리부(213)의 동작은 종료한다.

한편, 컴퓨터(211)는, 단계 S160에 기술하는 처리에 대응한 화상 처리부(213)로부터의 데이터의 전송을 받으면, 단계 S162 이하의 처리를 실행하는 것에 의해, 검사 대상 회로 배선 패턴의 전위 변화를 눈으로 확인할 수 있도록 패턴화한다.

즉, 우선 단계 S162에서 화상 처리부(213)에서의 처리 후의 데이터를 입력하여, RAM(214)에 저장한다. 그리고 단계 S163에서 RAM(214)에 1 프레임분의 데이터가 저장되었는지 여부를 판단한다. RAM(214)에 1 프레임분의 데이터가 저장되어 있지 않은 경우에는 단계 S162에 있어서의 데이터 입력 처리를 속행한다.

한편, 단계 S163에서 1 프레임분의 화상 데이터가 저장되어 있는 경우에는 단계 S164로 진행하여, 저장된 화상 데이터 전체를 메디안 필터에 통과시켜 메디안 필터 처리를 실행한다.

계속되는 단계 S165에서 콘트라스트 보정을 행한다. 그리고, 단계 S166에서2치화 처리한 후, 윤곽 트레이스를 행한다.

또한, 단계 S167로 진행하여, 도 14에서 도시하는 처리에 의해 구한 목표 데이터와의 사이에서 최소 제곱법에 의한 비교를 행한다. 즉, 도 14에 도시한 처리에서 예를 들면 HD(215)의 표준 회로 패턴 데이터에 등록되어 있었던 검사 대상 회로 배선 패턴에 대응하는 표준 회로 패턴 검출 결과를 참조하여, 검사 대상 회로 배선에 검사 신호를 공급하고, 검사 신호의 공급에 따라 발생된 전위 변화를 센서 요소로 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 생성된 검사 대상 회로 배선 데이터를 비교한다.

그 후 단계 S168로 진행하여, 이들의 상관값을 구하여 검사 대상 회로 배선의 상태를 검사한다. 이와 같이 동일한 센서 요소를 이용하여 표준 패턴을 생성하기 때문에, 센서 요소의 변동이나 경년 변화가 있거나, 또한 일부에 동작 불량 등이 있더라도, 영향을 최소로 한 신뢰성이 높은 검사가 가능하게 된다.

다음으로 단계 S169에 있어서 비교의 결과 목표 데이터와 상이한 부분을 알 수 있도록 비교 결과를 디스플레이(21a)에 표시한다. 이에 의해, 해당 프레임의 회로 배선의 상태가 오퍼레이터로부터 직접 눈으로 확인 가능하게 된다.

그리고, 계속되는 단계 S170에 있어서, 필요 프레임에 대한 모든 처리가 종료하였는지의 여부를 조사한다. 필요 프레임에 대한 모든 처리가 종료하지 않은 경우에는 단계 S162로 되돌아가, 필요한 모든 프레임에 대한 결과 표시가 이루어질 때까지 상기 처리가 반복되어, 대상 회로 배선에 관계하는 모든 프레임의 목표 데이터와의 비교, 및 결과 표시를 행한다.

한편, 단계 S170에서 필요 프레임에 대한 모든 처리가 종료되어 있는 경우에는 1개의 회로 기판에 대한 검사가 종료한다.

또한, 윤곽 트레이스에는 시간을 요하기 때문에, 윤곽 트레이스를 하지 않고, 단순히 목표 데이터와의 사이에서 전계 방사 화상 데이터끼리 비교해도 된다. 그 경우에는, 화상 데이터의 농담치(계조치)가, 골드 샘플로부터 추출한 화상 데이터에 대하여 ±몇 계조 이내를 합격으로 하는 식으로 하는 것과 같이 정하면 된다.

또한, 센서칩(1)에서는, 회로 기판(100)의 형상에 맞추어서, 각 센서 요소(12a)를 평면적으로 배치하고 있지만, 입체적으로 배치해도 된다.

각 센서 요소(12a)의 형상은, 도 3에 도시한 바와 같이 모두 형상을 통일하는 것이 바람직하다. 이것은, 회로 배선에의 검사 신호의 공급 및 회로 배선에 나타나는 신호의 수신을, 각 센서 요소(12a)에서 균일하게 행하기 위해서이다.

각 센서 요소(12a)는, 도 3에 도시한 바와 같이, 행 방향 및 열 방향에 각각 등간격으로 배열된 매트릭스 형상으로 구성하는 것이 바람직하다. 그렇게 하면, 회로 배선에 면하는 단위 면적당 센서 요소(12a)의 수의 불균일성을 저감할 수 있음과 함께, 각 센서 요소(12a) 사이의 상대적인 위치 관계를 명확하게 하고, 검출 신호에 의한 회로 배선의 형상의 특정을 용이하게 할 수 있기 때문이다. 단, 검사하는 회로 배선의 형상 등에 따라, 단순히 1 열분만 배치하도록 하여도 된다.

센서칩(1)에서는, 센서 요소(12a)는, 480 행 640 열의 배열로 하고 있지만, 이것은 본 실시예에 있어서 편의적으로 정해진 것으로서, 현실적으로는, 예를 들면, 5 내지 50㎛²에 20만 내지 200만개의 센서 요소를 배치할 수도 있다. 이와 같이 센서 요소(12a)의 크기, 간격 등을 설정하는데 있어서는, 보다 정확한 검사를 실현하기 위해, 회로 배선의 선 폭에 따른 크기, 간격을 설정하는 것이 바람직하다.

여기서는, N 채널 MOSFET을 센서 요소로 했지만, 본 발명은 이것에 한정되는 것이 아니고, P 채널 MOSFET을 이용하여도 된다. 수동 소자를 n형 확산층으로 했지만, 이것에 한정되는 것은 아니고, 비교적 도전율이 높은 재료이면, 비정질 반도체이어도 된다. 또한, 수동 소자로서의 소스측 확산층 상에, 도전판을 오믹 컨택트시켜도 되고, 이와 같이 하면, 수동 소자 표면의 전기 전도도를 높게, 즉, 수동 소자 표면 근방에 신호 전하를 집중시킬 수 있어, 신호 전하 밀도를 높게 할 수 있기 때문에, 정전 용량 결합을 보다 강하게 할 수 있다. 그 경우, 도전판은, 금속의 박막이어도 되고 다결정 반도체이어도 된다.

센서 요소로서, 반도체의 확산층을 회로 배선으로부터의 신호 수신 소자로 한 전하 전압 변환 회로를 이용하여도 되고, 증폭한 전압의 형태로 검출 신호를 추출할 수 있어, 검출 신호를 명확하게 식별할 수 있기 때문에, 보다 정확한 회로 기판의 검사를 행할 수 있다. 센서 요소로서, 바이폴라 트랜지스터를 이용하여도 되므로, 검출 신호의 출력을 고속으로, 또한 정확하게 행할 수 있다. 센서 요소로서, TFT 등의 박막 트랜지스터를 이용하여도 되므로, 센서 요소의 생산성을 향상하고, 또한, 센서 어레이의 면적을 보다 크게 할 수 있다.

또한, 센서 요소에, 전하 전송 소자를 이용하여도 된다. 전하 전송 소자에는 예를 들면 CCD를 들 수 있다. 이 경우, 트랜지스터로서 전하 판독용의 MOSFET를 이용하여, 수동 소자와 소스로서의 확산층을 연속시키고, 선택 신호를 게이트에 입력함으로써, 게이트의 아래에 형성한 전위 장벽을 낮추어, 소스측에 있는 신호 전하를 드레인 측으로 검출 신호 전하로서 전송하고, 드레인 측에 접속된 전하 전송 소자에 의해 검출 신호를 전송하면 된다.

또한, 회로 배선의 전위 변화에 대응하여 수동 소자에 전하를 공급하고, 또한 회로 배선의 전위 변화가 끝나기 전에, 공급한 전하가 역류하지 않도록 전위 장벽을 형성하는 전하 공급 MOSFET의 드레인을, 수동 소자의 확산층과 연속시켜 형성하면, 안정된 전하 전송이 가능하게 된다. 또한, 전하 전송 소자를 이용하면, 가로 선택부에서, 멀티플렉서 등의 스위칭 회로를 이용할 필요는 없게 된다.

센서 요소는, 유리, 세라믹스, 유리 에폭시, 플라스틱 등, 도체 이외의 기판 위에 구성되어, 검사 신호를 인가한 회로 배선으로부터 방사되는 전자파를, 금속 박막, 다결정 반도체, 비정질 반도체, 비교적 도전율이 높은 재료에 의해서 수신하는 것이어도 된다.

또한, 본 실시예에서는, 회로 배선의 전위 변화를 검출하는 것으로 했지만, 회로 배선으로부터 방사되는 전자파의 양과 방사 형상을 검출해도 된다. 만약, 소정의 전자파의 양 및 형상을 검출할 수 있으면, 회로 배선이 정상적으로 연속하고 있다고 판정한다. 만약 소정보다도 적은 양 및 상이한 형상을 검출한 경우에는, 회로 배선의 단락되어 있거나 또는 누락되어 있다고 판정한다.

또한, 본 실시예에서는 프로브를 회로 배선의 단부에 접촉시키고 있지만, 회로 배선의 시점에서, 비접촉 단자를 이용하여, 검사 신호를 입력해도 된다. 센서칩은 센서 요소를 일렬로 배열한 라인형 센서이어도 된다. 그 경우, 센서칩을 수직 방향으로 이동시키고, 소정 영역의 회로 배선을 검사하면 된다. 또한, 에리어형 센서로서, 검사하는 회로 기판의 회로 배선이, 센서 요소의 배열 에리어보다 큰 경우에는, 기계적으로, 센서를 위치 이동시켜도 된다.

회로 배선의 형상이 센서의 수신 영역보다 커서 돌출되는 경우에는, 각각의 수신 데이터를 보관하여, 후에 합성해도 된다.

본 실시예에서는, 1 센서 요소 라인을 동시에 구동시키는 것으로 했지만, 이것에 한하지 않고, 복수개의 센서 요소 라인을 동시에 구동시켜도 되고, 또한, 라인형이 아닌 에리어형의 영역의 복수개의 센서 요소를 동시에 구동시켜도 된다. 그 경우에도, 검사하는 회로 배선의 형상에 대응하는 복수개의 센서 요소 그룹이, 다른 회로 배선의 형상에 대응하는 센서 요소 그룹의 일부와 중복되는 경우에는, 다른 회로 배선에 인가하는 타이밍을, 상이한 프레임의 선택 기간으로 한다.

이상 설명한 바와 같이 본 실시예에 따르면, 동일한 센서 요소를 이용하여 비교 대상의 표준 패턴을 생성하기 때문에, 센서 요소의 변동이나 경년 변화가 있더라도, 또한 일부에 동작 불량 등이 있더라도, 그 영향을 상쇄하여 최소로 한 신뢰성이 높은 검사가 가능하게 되는 검사 시스템이 실현된다.

(제2 실시예)

다음으로 도 16, 도 17, 도 18을 이용하여, 본 발명에 따른 제2 실시예의 검사 시스템에 대하여 설명한다. 제2 실시예의 검사 시스템은, 1 프레임 사이에 인접하는 2열의 회로 배선을 동시에 검사하는 점에 대하여, 상기 제1 실시예와 서로 다르다. 그 밖의 점에 대해서는, 제1 실시예와 마찬가지이기 때문에, 여기서는 설명을 생략하고, 도 16, 도 17, 도 18에서는, 동일한 구성 요소를 동일한 부호를 붙여 도시한다.

도 16은 본 발명에 따른 제2 실시예의 하나의 회로 기판에 복수개의 회로 배선이 있는 경우의 회로 배선에 대한 전압 인가 순서를 설명하는 도면, 도 17은 도 16에 도시하는 회로 배선에 대한 전압 인가 타이밍의 예를 도시하는 타이밍차트, 도 18은 도 17에 도시하는 타이밍에서 전압 인가를 행한 경우의 출력 화상예를 도시하는 도면이다.

도 16에 있어서, 도 10과 같이 설명을 간단히 하기 위해서, 검사 대상이 되는 회로 배선을 ○으로 표시하고, 회로 배선이, m행, n열의 매트릭스 형상으로 배열된 것으로 하고 있다.

제2 실시예에서는, 도 16에 도시된 바와 같이, 제1 프레임에서, 1번째 및 2번째의 열로 배열된 회로 배선을 도 16의 세로 방향으로 위로부터 순차적으로, 1행째, 2행째, … m 행째까지 전압 인가한다. 제2 프레임에서도, 3번째 및 4번째의 열로 배열된 회로 배선에 도 16의 세로 방향으로 위로부터 순차적으로 전압 인가한다. 이와 같이 하여 제 n/2 프레임에서 모든 회로 배선에 전압을 인가한다.

도 17은 도 16에 도시하는 회로 배선에 대한 전압 인가 타이밍의 예를 도시하는 타이밍차트이다.

도 17에 도시한 바와 같이, 1 프레임째(1번째의 Vsync에서 2번째의 Vsync까지의 사이)의, 1번째, 3번째, 5번째, 7번째의 Hsync에 대응하여, 1행, 1열째의 회로 배선 (1, 1)에 전압을 인가한다.

계속해서, 2번째, 4번째, 6번째, 8번째의 Hsync에 대응하여, 1행, 2열째의 회로 배선 (1, 2)에 전압을 인가한다. 마찬가지로, 9번째, 11번째, …의 Hsync에 대응하여, 1열째의 회로 배선에 전압을 인가하고, 10번째, 12번째, …의 Hsync에 대응하여, 2열째의 회로 배선 (1, 2)에 전압을 인가한다.

2 프레임째 이후에 대해서도 마찬가지로서, 홀수번째의 Hsync에 대응하여 홀수열째의 회로 배선에 전압을 인가하고, 짝수번째의 Hsync에 대응하여 짝수번째의 회로 배선에 전압을 인가한다.

즉, 홀수번째의 센서 요소 라인을 1열째의 회로 배선의 검출용으로 구동하여, 짝수번째의 센서 요소 라인을 2열째의 회로 배선의 검출용으로 구동하도록, 선택 신호의 입력 타이밍, 센서 요소 라인에서의 전위 변화의 검출 타이밍, 및, 회로 배선에의 검사 신호의 공급 타이밍을 제어한다.

바꿔 말하면, 1개의 회로 배선에 전압을 인가하는 타이밍을, 1 센서 요소 라인 간격으로 실행한다. 화상 데이터가 1 라인마다 나타난다.

이에 의해, 홀수열째의 회로 배선은, 홀수 라인만으로 화상 표시되고(도 18의 (a)), 짝수번째의 회로 배선은, 짝수 라인만으로 화상 표시된다(도 18의 (b)).

이와 같이, 홀수열째의 회로 배선과 짝수열째의 회로 배선에 대하여, 동일 프레임 내에서, 교대로 전압을 인가하면, 검사 시간을 1/2로 할 수 있다. 또한,화상 데이터를 처리하여, 누락된 라인을 보간함으로써, 회로 배선 전체의 외형을 얻는 것도 가능하다.

또한, 센서의 해상도에 따라서, 복수개의 열의 회로 배선의 검사를 1 프레임 기간에 행하여도 된다. 예를 들면, 5 열인 경우에는, 5 Hsync 마다 동일한 회로 배선에 전압을 인가하면 된다.

(제3 실시예)

다음으로 도 19 및 도 20을 이용하여, 본 발명에 따른 제3 발명의 실시예의 검사 시스템에 대하여 설명한다. 도 19는 본 발명에 따른 제3 실시예의 검사 시스템의 센서칩 구동 제어를 설명하기 위한 도면, 도 20은 제3 실시예의 센서칩의 구동 타이밍 및 회로 배선에의 전압 인가 타이밍을 도시하는 타이밍차트이다.

도 20에 도시한 바와 같이 제3 실시예의 검사 시스템에 있어서는, 1개의 회로 기판에 대하여 4개의 센서칩을 동시에 구동시키는 점에 특징을 갖고 있고, 다른 기본 구성은 상술한 제1 실시예와 마찬가지이기 때문에, 여기서는 상세 설명을 생략한다.

제3 실시예에서는, 1 센서칩의 수신 영역보다도 회로 기판이 큰 경우에, 검사 시간을 단축하기 위해서 4개의 센서칩을 동시에 구동시킨다.

4개의 센서칩을 동시에 구동시키는 것을 생각하는 경우, 단순하게는, 4개의 센서에 공통된 Hsync 신호가 입력되도록 제어하면, 4개의 센서를 동기 신호의 위상이 정합한 상태에서 구동시킬 수 있다.

그러나, 동시에 복수개의 회로 배선에 전압 인가할 수 없는 것을 고려하면,이 경우, 센서칩(1a)의 영역의 검사가 종료하고나서, 센서칩(1b)의 영역의 검사를 행하고, 이후 센서칩(1c, 1d)을 순서대로 선택하여 검사를 실행하는 것이 바람직하다. 이와 같이 제어한 경우, 센서칩 1개당 회로 배선이 n 프레임분 존재하고 있다고 하면, 4n 프레임의 검사 기간이 필요해진다.

그래서, 제3 실시예에서는 도 20의 타이밍차트에 도시한 바와 같이, 이 독립한 4개의 센서칩의 Hsync의 위상을 변이시키고, 1 프레임 기간에 4개의 회로 배선에 전압을 인가한다. 이 제어는 센서칩에서 수평 라인의 데이터를 센서 요소로부터 판독하는 기간 이외에는 다른 회로 배선에 전압을 인가하더라도 자신의 영상에 영향을 주지 않는 것을 이용한 것이다.

그러기 위해서는, 4개의 회로 배선(101a, 101b, 101c, 101d)에 전압 인가하는 타이밍이 중복되지 않도록, Hsync의 위상을 조금씩 어긋나게 하면 된다. 이 방법으로는, 서로 다른 회로 배선에는 동시에 전압 인가하지 않는다고 하는 원칙을 지키면서, 1개의 프레임의 기간에, 복수개의 회로 배선의 검사를 행할 수 있다.

결과적으로, 상기한 바와 같은, 4개의 센서칩에서 동기 신호의 위상을 정합시킨 경우에 비교하여, 검사 시간을 1/4로 단축할 수 있다.

이상 설명한 바와 같이 본 발명에 따르면, 센서 요소의 감도 특성의 변동이나 경년 변화 등에 영향 받지 않는, 신뢰성이 높은 회로 배선 검사 결과가 얻어지는 검사 장치 및 검사 방법을 제공할 수 있다.

Claims (10)

1. 회로 기판 위의 회로 배선을 검사하는 검사 장치에 있어서,

   상기 검사하고자 하는 회로 배선에 대하여 검사 신호를 공급하는 공급 수단과,

   상기 검사 신호가 공급되고 있는 회로 배선의 전위 변화를 복수개의 센서 요소를 이용하여 검출 가능한 검출 수단과,

   표준 회로 배선에 상기 공급 수단을 이용하여 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 표준 회로 배선의 형상을 나타내는 표준 화상 데이터를 생성하여 등록하는 표준 패턴 등록 수단과,

   상기 공급 수단을 이용하여 검사 대상 회로 배선에 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 검사 대상 회로 배선의 형상을 나타내는 화상 데이터를 생성하는 화상 데이터 생성 수단과,

   상기 화상 데이터 생성 수단으로 생성한 화상 데이터와 상기 표준 패턴 등록 수단에 등록되어 있는 상기 검사 대상 회로 배선에 대응하는 표준 화상 데이터를 비교하여 상기 검사 대상 회로 배선을 검사하는 검사 수단

   을 포함하는 것을 특징으로 하는 검사 장치.
2. 제1항에 있어서,

   상기 표준 패턴 등록 수단은, 회로 기판 위의 배선 패턴의 모든 배선 패턴을 표준 화상 데이터로서 생성하여 등록하고, 상기 검사 수단은, 회로 배선의 설계 상의 형상 데이터로부터 상기 검사 신호를 공급하는 회로 배선의 영역을 특정하고, 특정한 영역의 표준 화상 데이터를 상기 검사 신호를 공급하는 회로 배선에 대한 표준 화상 데이터로서 비교 대상으로 하는 것을 특징으로 하는 검사 장치.
3. 제1항 또는 제2항에 있어서,

   상기 공급 수단은, 서로 다른 상기 회로 배선에 대해서는, 서로 다른 타이밍에서 검사 신호를 공급하는 것을 특징으로 하는 검사 장치.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,

   상기 복수개의 센서 요소는 매트릭스 형상으로 배치되어 있고,

   상기 공급 수단은, 상기 복수개의 센서 요소 중, 수평 방향으로 1 라인을 구성하는 센서 요소 라인에 동시에 선택 신호를 입력하고,

   상기 검출 수단은, 상기 센서 요소 라인에 대응하는 회로 배선의 전위 변화를, 동시에 검출하는 것을 특징으로 하는 검사 장치.
5. 검사하고자 하는 회로 배선에 대하여 검사 신호를 공급하는 공급 수단과, 상기 검사 신호가 공급되고 있는 회로 배선의 전위 변화를 복수개의 센서 요소를 이용하여 검출 가능한 검출 수단을 구비하여, 회로 기판 위의 회로 배선을 검사하는 검사 장치에서의 검사 방법에 있어서,

   표준 회로 배선에 상기 공급 수단을 이용하여 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 표준 회로 배선의 형상을 나타내는 표준 화상 데이터를 생성하여 등록해 놓고,

   상기 공급 수단을 이용하여 검사 대상 회로 배선에 상기 검사 신호를 공급하고, 상기 검출 수단의 센서 요소로 전위 변화를 검출하고 이 전위 변화를 검출한 센서 요소의 위치 정보를 이용하여 상기 검사 대상 회로 배선의 형상을 나타내는 화상 데이터를 생성하고, 상기 생성한 화상 데이터와 상기 등록되어 있는 상기 검사 대상 회로 배선에 대응하는 표준 화상 데이터를 비교하여 상기 검사 대상 회로 배선을 검사하는 것을 특징으로 하는 검사 방법.
6. 제5항에 있어서,

   상기 등록되어 있는 상기 검사 대상 회로 배선에 대응하는 표준 화상 데이터는, 회로 기판 위의 배선 패턴의 모든 배선 패턴을 표준 화상 데이터로서 생성하여 등록하여 이루어지고, 상기 검사 대상 회로 배선의 검사는, 회로 배선의 설계 상의 형상 데이터로부터 상기 검사 신호를 공급하는 회로 배선의 영역을 특정하고, 특정한 영역의 표준 화상 데이터를 상기 검사 신호를 공급하는 회로 배선에 대한 표준 화상 데이터로서 비교 대상으로 하는 것을 특징으로 하는 검사 방법.
7. 제5항 또는 제6항에 있어서,

   상기 공급 수단은, 서로 다른 상기 회로 배선에 대해서는, 서로 다른 타이밍에서 검사 신호를 공급하는 것을 특징으로 하는 검사 방법.
8. 제5항 내지 제7항 중 어느 한 항에 있어서,

   상기 복수개의 센서 요소는 매트릭스 형상으로 배치되어 있고,

   상기 공급 수단은, 상기 복수개의 센서 요소 중, 수평 방향으로 1 라인을 구성하는 센서 요소 라인에 동시에 선택 신호를 입력하고,

   상기 검출 수단은, 상기 센서 요소 라인에 대응하는 회로 배선의 전위 변화를, 동시에 검출하는 것을 특징으로 하는 검사 방법.
9. 제5항 내지 제8항 중 어느 한 항에 기재된 검사 방법을 컴퓨터 제어로 실현하기 위한 컴퓨터 프로그램을 기억하는 것을 특징으로 하는 컴퓨터 판독 가능 기록 매체.
10. 제5항 내지 제9항 중 어느 한 항에 기재된 검사 방법을 컴퓨터 제어로 실현하기 위한 컴퓨터 프로그램 열.