KR20040029181A - 자기 메모리 장치 및 그 기록 제어 방법 - Google Patents

자기 메모리 장치 및 그 기록 제어 방법 Download PDF

Info

Publication number
KR20040029181A
KR20040029181A KR10-2004-7003920A KR20047003920A KR20040029181A KR 20040029181 A KR20040029181 A KR 20040029181A KR 20047003920 A KR20047003920 A KR 20047003920A KR 20040029181 A KR20040029181 A KR 20040029181A
Authority
KR
South Korea
Prior art keywords
magnetic field
current
recording
wiring
polarity
Prior art date
Application number
KR10-2004-7003920A
Other languages
English (en)
Other versions
KR100862322B1 (ko
Inventor
벳쇼가즈히로
가노히로시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20040029181A publication Critical patent/KR20040029181A/ko
Application granted granted Critical
Publication of KR100862322B1 publication Critical patent/KR100862322B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 장치를 구성하는 기억 소자의 고집적화 및 배선의 미세화에 대처할 수 있도록, 재료나 구조 등의 대폭적인 개조 변경을 수반하지 않고 배선의 전류 밀도에 대해 상한을 높일 수 있는 자기 메모리 장치이다. 자기 저항 효과형 기억 소자의 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선에 대해, 자계 발생을 위해 흘리는 전류의 방향을 쌍방향이 되도록 제어한다. 이에 따라, 전류가 흐르는 방향이 일방향으로 고정되지 않기 때문에, 일렉트로마이그레이션(electromigration)에 의한 열화나 단선이 쉽게 발생되지 않고, 신뢰성이 높아지며, 고밀도화가 실현된다.

Description

자기 메모리 장치 및 그 기록 제어 방법 {MAGNETIC MEMORY DEVICE AND ITS RECORDING CONTROL METHOD}
정보통신기기, 특히 휴대 단말기 등의 이동체 통신단말 장치로 대표되는 개인용 소형 정보기기가 비약적으로 보급되고 있는 가운데, 이들 기기를 구성하는 메모리소자나 로직(logic)소자 등에 대하여, 고집적화, 고속화, 저소비 전력화 등 한층더 고성능화가 요구되고 있다. 예를 들면, 비휘발성(불휘발성) 메모리의 고밀도화나 대용량화에 대해서는 자기 하드디스크 드라이브 장치와 같은 가동 부분을 가지는 자기기록 장치 등에 대하여 상보적인 기술로서 중요성을 가지고 있다. 즉, 가동 부분을 갖는 장치는 본질적으로 소형화, 고속화, 저소비 전력화가 곤란한 측면을 가지고 있기 때문에, 휴대성이나 운반성(portability)이 중시되는 분야에서 비휘발성 메모리의 역할이 점점 더 중요해진다.
비휘발성 메모리인 반도체 플래시 메모리나 강유전체 비휘발 메모리(FeRAM 등이 실용화되어 있고, 한층 더 고성능화를 향해서 연구 개발이 진행되고 있지만,근래, 자성체를 이용한 비휘발성 메모리로서, 터널자기저항(TMR)효과를 이용한 MRAM(Magnetic Random Access Memory)가 주목받고 있다(예를 들면, "Naji et al. ISSCC2001").
MRAM의 동작원리에 대해 간단히 설명하면, 이 메모리 디바이스는 자성체로 이루어지는 미소한 기억 담체(자성 기억 담체)를 다수 구비하고 있고, 이들을 규칙적으로 배치하는 동시에 각 기억 담체에 대하여 각각 액세스를 가능하게 하기 위한 배선을 설치한 구조를 가지고 있고, 자기적인 정보 기록을 행할 수 있게 되어 있다.
그리고, 정보 기록은, 예를 들면 2조(組)의 평행 도선군(導線群)을 서로 교차시켜 격자형 배치로 하고, 양자의 격자점에 상당하는 위치에 자성 기억 담체(메모리 셀)을 각각 배치 설치한 구조에 있어서, 자성 기억 담체의 일단부에 배치된 도선(워드선, word line)과 상기 자성 기억 담체의 타단부에 배치된 판독용 도선(비트선, bit line)의 양쪽에 소정의 전류를 흘려서 발생하는 자계(합성 전류 자계)를 이용하여 자성체의 자화를 제어함으로써 행하고 있다. 일반적으로는 자성체의 자화의 방향에 따라 논리값 "O"과 "1"의 정보를 구별하여 기억시킬 수 있다. 또, 정보의 판독과 관련해서는, 트랜지스터 등의 소자를 이용하여 셀 선택을 행하고, 전류자기효과를 통하여 해당 셀을 구성하는 자성체에 대해 자화 방향을 전압신호로서 인출할 수 있는 구성을 구비하고 있다. 또한, 셀의 막구성으로는, 예를 들면 강자성체, 절연체, 강자성체를 각각 포함하는 3층 구조(강자성 터널 접합, Magnetic Tunnel Junction ="MTJ"라고 함)를 기본구조로서 포함하는 것을 들 수 있고, 한 쪽의 강자성층을 고정 참조층으로 하고, 다른 쪽의 강자성층을 기억층으로 이용함으로써 TMR 효과를 통하여 기억층의 자화 방향과 전압 신호를 대응시키고 있다.
기록 시에 있어서도 원하는 셀을 선택하고 기억할 수 있도록 할 필요가 있는 것은 물론이며, 이하 셀 선택 방법에 대하여 설명한다.
일반적으로, 강자성체의 자화 용이 축 방향에 자화와 반대방향으로 자계를 인가하면, 어떤 임계값 ± Hsw("반전 자계"라고 함)에 있어서 자화가 자계의 방향으로 반전하는 것이 알려져 있고, 이 반전 자계의 값은 에너지 최소의 조건으로부터 이론적으로 구할 수 있다. 또한, 자화 용이 축 뿐만 아니라, 자화 곤란 축 방향으로도 자계를 인가한 경우에는 반전 자계의 절대값이 감소하는 것이 알려져 있다. 이것에 관해서도 역시 에너지 최소의 조건으로부터 구할 수 있으며, 자화 곤란 축 방향으로 인가한 자계를 "Hx"라고 하고, 이 때의 반전 자계를 "Hy"라고 할 때 양자간에는 하기에 나타내는 관계가 있다.
Hx2/3+ Hy2/3= Hc2/3
Hx, Hy를 각각 직교하는 2축으로 한, Hx - Hy 평면에서 상기 수식에 의해 표현되는 곡선(예를 들면, 도 4, 도 7참조)는 애스터로이드(asteroid, 성망형) 곡선이라고 불리고 있고, 셀 선택의 방법에 대해서는 이 애스터로이드를 이용하여 설명하는 것이 편리하다. 또한, "Hc"는 보자력이다.
기록 워드선으로부터의 발생 자계가 자화 용이 축 방향과 대략 일치하는 구성의 MRAM에서는 상기 워드선으로부터의 발생 자계에 의해서 자화를 반전시켜 기록을 행하지만, 기록 워드선으로부터 같은 거리에 위치하는 셀이 복수개 존재하기 때문에 반전 자계 이상의 계자(界磁)를 발생시키는 전류를 기록 워드선에 흘리게 되면, 의도하지 않는 셀(위치적으로 등가인 셀)에서도 기록이 행해지게 된다. 따라서, 선택하고자 하는 셀(선택 셀)에 닿는 비트선에 전류를 흘려 자화 곤란 축 방향의 자계를 발생시키면, 상기 셀의 반전 자계가 내려가는 것을 이용하여 다른 등가 셀에는 영향을 미치지 않고 기록을 행할 수 있다. 즉, 비트선에 전류를 흘린 경우의 선택 셀의 반전 자계를 "Hc(h)"로 나타내고, 비트선에 의한 자계가 영(zero)인 경우(즉, 전류를 흘리지 않은 경우)의 반전 자계를"Hc(0)"으로 나타낼 때, 기록 워드선의 전류에 의한 발생 자계 "H"가 "Hc(h) < H < Hc(0)"인 관계를 충족하도록 설정하면, 원하는 셀만을 선택하여 기록할 수 있다(이는, 선택 셀과 관련해서는 자계 H가 Hc(h)보다도 크기 때문에 자화 반전되지만, 등가 셀과 관련해서는 자계 H가 Hc(0)보다도 작기 때문에 자화 반전되지 않기 때문이다).
이상과 같이 자성체를 포함하는 다수의 기록 담체를 사용하여 구성되는 MRAM과 관련해서는, 예를 들면 다음에 나타내는 바와 같은 장점을 가지고 있기 때문에, 이후 비휘발성 메모리로서 유망시되고 있다.
(1) 비휘발성이고, 비파괴 판독 및 랜덤 액세스가 가능하다.
(2) 재기입 가능 회수 "N"이 크다(N > 1015).
(3) 고속동작(처리속도 < 5 나노초)이다.
(4) 소프트 에러가 없다.
(5) MOS형 소자의 제작 후에 배선 공정만으로 형성되기 때문에, 프로세스 정합성이 좋다.
특히, MRAM은 상기 1) 내지 3)의 점에서 플래시 메모리보다도 우수한 성능을 가지며, 또, (5)의 점에서 상기 FeRAM보다 낫다. 그리고, DRAM과 같은 정도의 고집적도와 SRAM과 같은 정도의 스피드를 양립시킬 수 있는 메모리로 기대되고 있으며, 시스템 LSI 혼성 메모리를 모두 치환할 정도로 잠재적인 가능성을 가지고 있다.
그런데, 상기 MRAM의 고성능화에 있어 장애가 될 우려가 있는 것은 정보의 기록을 전류에 의해서 행하고 있다는 점이다.
일반적으로, 배선에는 허용 가능한 전류 밀도의 상한값이 존재하고, 그 이상의 전류를 흘리면 일렉트로마이그레이션(electromigration)에 의해 열화나 단선이 발생하기 쉬워진다. 특히, 고집적화가 진행되어 배선 폭이 좁아짐에 따라, 기록선에 흘릴 수 있는 경계 전류값이 낮아지기 때문에, 전류에 의해 발생 자계의 크기가 작아진다. 따라서 기억 담체에 대해서는 기억 영역의 보자력(Hc)을 낮추지 않을 수 없게 되지만, 셀 사이즈가 작아지면 일반적으로 기억 영역의 보자력이 증대되는 경향이 있기 때문에, 여기에 기술적인 곤란성이 발생한다. 예를 들면, 소자의 구조설계나 재질의 선택 등 근본적인 사항에 대한 재고(再考)나 검토를 할 수 밖에 없게 된다.
따라서, 본 발명은 자기 메모리 장치를 구성하는 기억 소자의 고집적화 및배선의 미세화에 대처할 수 있도록, 재료나 구조 등의 대폭적인 변경을 수반하지 않고 배선의 전류 밀도에 대해 상한을 높이 끌어올리는 것을 과제로 한다.
본 발명은 정보를 기억하기 위한 메모리 디바이스(memory device)로 이용되는 자기 메모리 장치에 있어서, 자기 저항 효과형 기억 소자의 접속배선에 대해 신뢰성을 향상시키기 위한 기술에 관한 것이다.
도 1은 자기 메모리 장치의 기본적인 구성예를 나타내는 모식도이다.
도 2는 자기 메모리 장치의 구성예에 대하여 설명하기 위한 개략적인 사시도이다.
도 3는 단일 기억 소자의 단면 구조 및 배선과의 관계에 대한 구성예를 나타내는 도면이다.
도 4는 애스터로이드 곡선의 일례를 도시한 도면이다.
도 5는 종래의 기록 제어 방법에 대하여 설명하기 위한 도면이다.
도 6은 도 7과 함께 본 발명에 따른 기록 제어 방법의 일례에 대하여 설명하기 위한 도면이고, 이 도면은 각 배선 전류의 파형과 기록 상태를 도시한 도면이다.
도 7은 애스터로이드 곡선을 이용한 원리 설명도이다.
도 8은 본 발명에 따른 자기 메모리 장치에 대해 다른 구성예를 나타내는 모식도이다.
도 9는 도 10 및 도 11와 함께 본 발명에 따른 기록 제어 방법의 각종 형태에 대하여 설명하기 위한 도면이고, 이 도면은 각 배선 전류의 방향이 동일한 극성인 실시예를 나타낸다.
도 10은 비트선 전류의 극성을 시간 경과와 함께 교체시키는 실시예를 도시한 도면이다.
도 11은 비트선 전류의 극성을 임의로 변화시키는 실시예를 도시한 도면이다.
도 12는 본 발명에 따른 제어 회로의 구성예에 대하여 설명하기 위한 블록도이다.
본 발명은 상기 과제를 해결하기 위하여, 자기 저항 효과형 기억 소자의 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선에 대해, 자계 발생을 위해 흘리는 전류의 방향이 일방향으로 고정되지 않도록 한 것이다.
본 발명에 의하면 기억 영역의 자화 곤란 축 방향으로 자계를 발생시키기 위한 배선 전류에 대해, 그 방향을 쌍방향으로 함으로써(즉, 전류가 흐르는 방향이 항상 동일하지 않고, 다른 방향으로 흐르도록 쌍방향성 전류로 함으로써), 일렉트로마이그레이션에 의한 열화나 단선이 잘 일어나지 않게 된다. 따라서 기록배선의 열화나 단선 등에 대한 내성을 향상시키고, 신뢰성을 높일 수 있다.
본 발명은 자기 메모리 장치 및 그 기록 제어 방법에 관한 것이며, 자기 메모리 장치와 관련하여 자기 저항 효과형의 기억 소자를 구비하는 동시에, 상기 기억 소자의 기억 영역의 자화 방향의 변화를 이용하여 정보 기억을 행할 수 있도록 구성된 것이다. 또한, 자기 저항 효과 소자에는 거대 자기 저항(GMR) 효과 소자나, 터널 자기 저항(TMR) 효과 소자를 들 수 있으며, 예를 들면 상기한 MRAM(자기 랜덤 액세스 메모리) 등의 기억 장치에 적용할 수 있다. 또, 자기 메모리 장치와 관련하여 일반적으로 강자성막을 포함하는 단위 소자(기억 소자)로 구성되고, 상기 소자수는 다수일 수도 소수일 수도 있다.
도 1 및 도 2는 본 발명에 따른 자기 메모리 장치의 기본적인 구성을 나타내는 것이며, 도 1은 MRAM의 기본 구성예를 모식적으로 나타낸 평면도, 도 2는 소자 및 배선의 배치에 대해 개략적으로 나타낸 사시도이다.
자기 메모리 장치(1)는 매트릭스형으로 배치된 복수의 기억 소자(2, 2...) 를 구비하고 있고, 각 기억 소자에는 자기 저항 효과형 소자가 사용된다.
배선과 관련해서는 2조의 평행 배선군이 서로 직교 관계를 갖는 격자형으로 배치되고, 각 격자점에 각각의 기억 소자가 위치되어 있어 상기 소자를 포함하는 메모리 셀이 각각 별개로 형성되어 있다. 즉, 도 1의 상하 방향을 따라 연장되는 배선군이 워드선(3, 3, ...)을 나타내고(도면에는 편의상 가는 선으로 나타냄), 이 도면의 좌우 방향을 따라 연장되는 배선군이 비트선(4, 4, ...)을 나타내고 있다(도면에는 편의상 폭이 두꺼운 선으로 나타낸다. 또 비트선 및 워드선과 관련해서는 간단화를 위해 각각 3개씩의 배선을 나타낸다). 그리고, 각 기억 소자는 행 위치 및 열 위치에 각각 대응하는 비트선 및 워드선을 지정함으로써 특정할 수 있도록, 서로 교차하는 각 배선군이 기억 소자군을 종횡으로 가로지르는 배치가 된다.
도 2에 도시한 바와 같이, 각 기억 소자(2)는 워드선과 비트선 사이에 상하로부터 사이에 껴진 상태가 되고, 양 배선의 교차위치에 배치되어 있다. 또한 도면 중에 나타내는 "W", "L"은 기억 소자의 사이즈를 나타내고 있고, "W"가 비트선에 대해 평행한 방향의 폭을 나타내고, "L"이 워드선에 대해 평행한 방향의 길이를 나타내고 있다.
매트릭스형 배치의 기억 소자군의 주위에는 각 기억 소자(2)를 각각 개별적으로 구동하기 위한 주변 회로(5)(도 1의 사각형 프레임 내를 참조)가 설치되어 있고, 제어 회로를 구성한다. 이 주변 회로로는, 예를 들면 워드선 또는 비트선에 대해 선택적으로 전류를 인가하기 위한 회로(스위치 회로 또는 셀 선택용 논리 회로)를 들 수 있다.
또한, MRAM의 경우에는, 이 밖에 기억 소자로부터의 정보 판독용 트랜지스터(MOS형 FET 등)나 다이오드, 각 트랜지스터의 게이트에 접속되는 판독 워드선, 나아가 기억 소자의 형성 시에 필요한 베이스층 등이 설치된다(이들에 대한 설명은 생략한다).
각 기억 소자로는 상기와 같이 GMR 효과 소자를 사용하는 형태와, TMR 효과 소자를 사용하는 형태를 들 수 있지만, 이하로서는 후자의 예에 대하여 설명한다.
도 3는 비트선(4)과 (기록) 워드선(3) 사이에 끼워진 하나의 기억 소자(2)에 대해 구조예를 나타낸 것이며, 상기 기억 소자(2)는 기억층(2a), 절연 장벽층(2b), 참조층(2c)으로 이루어지는 MTJ라고 칭하는 3층 구조를 가지고 있다.
본 예에서는 기억 소자(2)의 일단(상단)에 참조층(2c)이 형성되어 있고, 이 층이 비트선(4)에 접속되어 있으며, 상기 비트선에서 멀어지는 방향으로 절연 장벽층(2b), 기억층(2a)가 차례로 형성되어 있다. 그리고, 기억층(2a)의 하층에는 층간 절연막(2d)가 형성되어 있고, 이것을 통하여 워드선(3)에 접속되어 있다.
소자의 기억 영역에 상당하는 기억층(2a)는 강자성체(CoFe 또는 NiFe 등)로 이루어지고, 그 자화 방향이 비교적 용이하게 회전하기 때문에, 워드선 및 비트선에 흐르는 전류에 의해 발생하는 전류 자계를 이용하여, 상기 자화 방향을 변화시킴으로써 정보의 쓰기(기록)을 행할 수 있게 되어 있다. 그 때문에, 기억층(2a)은 형상 이방성, 결정 이방성, 유도 이방성 등 중에 하나 또는 복수를 기원으로 하는 1축 이방성을 가지고 있다.
워드선, 비트선 중의 한쪽은 기억층(2a)의 자화 용이 축에 대략 평행한 방향으로 설치되고, 다른 쪽은 상기 기억층(2a)의 자화 곤란 축에 대략 평행한 방향으로 설치되어 있다. 예를 들면, 비트선(4)이 자화 용이 축과 대략 평행인 경우에는 상기 비트선에 흘리는 전류에 의해 발생하는 자계가 자화 곤란 축 방향의 자계가 되고, 워드선(3)에 흘리는 전류에 의해 발생하는 자계가 자화 용이 축 방향의 자계가 된다. 또한, 이하에서는 편의상, 이러한 형태를 상정하여 설명하기로 한다(물론, 본 발명의 적용에 있어서는 워드선이 자화 용이 축과 대략 평행한 형태일 수도 있다).
절연 장벽층(2b)은 절연체(알루미나 등)을 이용하여 형성되고, 기억층(2a)과 참조층(2c)의 자기적 결합을 단절시키는 동시에, 터널 전류를 흘리기 위한 역할을 담당하고 있다. 또, 참조층(2c)은 강자성체(CoFe 등)을 사용하여 형성되고, 그 자화 방향은 직접적 또는 간접적으로 반강자성체 등(예를 들면, PtMn 등)에 의해 고정되어 있다.
또한, GMR 소자를 이용하는 경우에는 다소 구조상의 차이는 있지만(장벽층이 없는 등), 기본적으로는 동일한 다층 구조를 가지고 있다(따라서 상세한 설명은 생략한다).
상기의 구조를 가진 TMR 형의 기억 소자를 구비한 MRAM에서는 각 소자가 워드선과 비트선이 교차하는 영역에 배치되어 있고, 상기한 애스터로이드 자화 반전 특성을 이용하여, 개개의 기억 소자를 선택하여 정보의 기록을 행할 수 있다.
도 4는 애스터로이드 곡선의 일례를 나타내며, 횡축에 상기 Hx(자화 곤란 축 방향의 자계)를 잡고, 종축에 Hy(자화 용이 축 방향의 자계)를 잡아 나타내고 있다. 또한, 이 경우 상기한 바와 같이, 비트선(4)이 자화 용이 축과 대략 평행하기 때문에, Hx가 비트선에 의한 발생 자계를 나타내고, Hy가 기록 워드선에 의한 발생 자계를 나타낸다.
도면 중에 나타내는 각 화살표의 의미는 하기와 같다.
·화살표 "W1" = "1"을 기록하는 경우의 워드선 발생 자계
·화살표 "W0" = "0"을 기록하는 경우의 워드선 발생 자계
·화살표 "B01" = "0", "1"을 기록하는 경우의 비트선 발생 자계
·화살표 "G1" = "1"을 기록하는 경우의 합성 자계
·화살표 "G0" = "0"을 기록하는 경우의 합성 자계
또한, G1에 나타내는 합성 자계는 W1과 B01이 나타내는 각 자계를 벡터 합성한 것이며, 마찬가지로 G0에 나타내는 합성 자계는 W0과 B01이 나타내는 각 자계를 벡터 합성한 것이다(G1, G0는 Hx 축에 관해서 선대칭이 된다). 또, "0", "1"은논리값 또는 상태값을 나타낸다. Hx-Hy 평면의 각 상한에 각각 나타나는 곡선 내에 둘러싸이는 다이아몬드형(성망형, 星芒形)의 범위가 기록 불능역을 나타내고 있다.
일반적으로 기록 워드선에 흘리는 전류는 그 흐르는 방향이 기억 영역의 자화를 반전시키고자 하는 방향(즉, 이제부터 반전하려고 하는 자화의 방향)에 대응하고 있고, 그 의미에서 "프로그램 전류"라고 불린다. 즉, 논리값 "1"로 재기록하는 경우와 "O"으로 재기록하는 경우는 전류의 방향이 반대로 되기 때문에, 상기 전류는 양 방향에 흘리는 경우가 있다.
이에 대해, 비트선에 흘리는 전류는 상기한 바와 같이 등가 셀에 영향을 미치지 않고 선택 셀에만 정보를 기록할 수 있도록, 상기 셀에 대해 반전 자계를 낮출 목적만을 위해 이용되고, 이 반전 자계의 저감 효과는 전류의 방향(각 방향)에 대칭이다. 즉, 애스터로이드 곡선에서 셀 선택(기억층의 선택)이라는 목적으로 있어, 본 예에서는 도 4의 좌측 절반에 나타내는 특성 부분만을 사용하면 충분하다(또는 실질적으로 동일한 것이지만, 도 4의 우측 절반만을 사용하고, 좌측 절반은 사용하지 않는 형태라도 좋다).
이와 같이, 비트선 전류에 대해 그 흐르는 방향을 일방향으로 규정하여 제어하는 것이 종래의 기록 방식이며, 그 상태를 나타낸 것이 도 5이다. 도면의 상단에 워드선 전류파형, 중단에 비트선 전류파형, 하단에 기록 상태를 각각 나타내고 있고, 2 화살표로 도시한 바와 같이 각 전류파형과 관련하여 도면의 상하 방향을 인가전류의 방향에 잡고, 좌우 방향으로 시간축 방향을 잡고 있다(시간 경과의 방향은 오른쪽 방향으로 하고 있다).
워드선에 흘리는 전류(워드선 전류)의 방향과 관련해서는 "i = O"을 중심으로 하여, "1"의 기록 시에 정방향(+ 방향)(i > 0)을 대응시키고, "0"의 기록 시에 부방향(- 방향)(i < 0)을 대응시키며, 본 예에서는 시간 경과와 동시에 교대로 정부(+ -)의 방향을 바꾼다. 이에 따라 "0", "1"을 교대로 기록하는 경우의 워드선 자계가 발생된다.
또, 비트선에 흘리는 전류(비트선 전류)의 방향은 "0"의 기록 시에 부방향(i < O)을 대응시키고 있고, 항상 동일한 방향(부방향)이 되며, 이에 따라 "O", "1"을 교대로 기록하는 경우의 비트선 자계가 발생된다.
그리고, 기록 상태와 관련해서는 "1"을 고저항 상태, "0"을 저저항 상태에 각각 대응시키고 있고, 워드선 전류가 정방향을 향하고 또한 비트선 전류가 부방향을 향할 때에 "1"의 상태가 기록되며, 워드선 전류가 부방향을 향하고 또한 비트선 전류가 부방향을 향할 때에 "O"의 상태가 기록된다.
이와 같이, 본 예에서는 각 전류의 인가 타이밍 및 파형으로부터 알 수 있듯이, 워드선에 흘리는 프로그램 전류에 대해, 기억 소자에 대하여 교대로 "1", "0"을 기록하는 패턴이 예시되어 있으며, 비트선에 흘리는 전류의 방향은 일방향(본 예에서는 부의 방향)에 규정되어 있다. 즉, 도 4의 애스터로이드 곡선 중 사용되는 것은 Hx-Hy 평면의 좌측 절반(제2 상한 및 제3 상한)뿐이며, 우측 절반(제1 상한 및 제4 상한)은 사용되지 않는다.
또한, 이것은 비트선 전류의 방향을 정방향으로 규정한 경우에도 동일하며,이 경우에 도 4의 애스터로이드 곡선 중 사용되는 것은 Hx-Hy 평면의 우측 절반(제1 상한 및 제4 상한)뿐이며, 좌측 절반(제2 상한 및 제3 상한)은 사용되지 않는다.
어느 경우든,비트선 전류의 극성을 일방향으로 고정하여 제어한 것은 애스터로이드 곡선의 한쪽 절반밖에 이용하지 않는 것이 되어, 일렉트로마이그레이션에 의해 열화나 단선이 일어나기 쉬워진다.
따라서, 본 발명에서는 기억 소자의 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선에 흘리는 전류의 방향이 일방향으로 고정하지 않도록 제어한다. 즉, 상기 예에서는 비트선 전류가 상이한 시각에 있어서 정방향으로도 부방향으로도 흐르도록 하여, 상기 전류의 방향을 쌍방향으로 한다.
도 6은 본 발명에 따른 기록 제어 방법에 대해 일례를 나타내는 것이며, 각 배선 전류의 인가 타이밍 및 기록 상태를 나타내고 있다. 또한, 도면의 설정이나 기호 등에 대해서는 도 5의 경우와 동일하다.
워드선 전류의 방향에 대한 설정이나 상기 전류파형은 도 5과 동일하다.
비트선 전류의 방향과 관련해서는 "i = 0"을 중심으로 하여, "1"의 기록 시에 정방향(i > O)을 대응시키고, "0"의 기록 시에 부방향(i < 0)을 대응시키며, 시간 경과와 함께 교대로 정부(正負) 방향을 바꾼다. 이에 따라 "0", "1"을 교대로 기록하는 경우의 비트선 자계가 발생된다.
그리고, 기록 상태와 관련해서는 워드선 전류 및 비트선 전류가 함께 정방향을 향할 때에 "1"의 상태(고저항 상태)가 기록되고, 워드선 전류 및 비트선 전류가함께 부방향을 향할 때에 "0"의 상태(저저항 상태)가 기록된다.
이와 같이, 비트선 전류를 쌍방향으로 흘리도록 제어하고 있어, 시간 경과에 따라 어느 시각(기록 시각)에서는 상기 전류가 정방향(또는 부방향)으로 흐르고, 다음 기록 시각에서는 부방향(또는 정방향)으로 흐르는 상태로, 교대로 전류의 방향을 바꾸도록 한 예를 나타내고 있다. 따라서 프로그램 전류에 따라서 "O"을 기록할 때와 "1"을 기록할 때에는 비트선 전류가 흐르는 방향(즉, 부호)가 상이하다.
도 7은 이 것에 대해 애스터로이드 곡선을 이용하여 설명하기 위한 도면이고, Hx, Hy의 설정은 도 4의 경우와 동일하며, Hc, "0", "1" 등은 이미 설명한 바와 같다.
또, 도면 중에 나타내는 화살표 "W1", "W0"의 의미는 상기와 동일하며, 화살표로 나타내는 자계벡터 중 도 4과 상위한 것은 하기와 같다.
·화살표 "B1" = "1"을 기록하는 경우의 비트선 발생 자계
·화살표 "B0" = "0"을 기록하는 경우의 비트선 발생 자계
·화살표 "K1" = "1"을 기록하는 경우의 합성 자계
·화살표 "K0" = "0"을 기록하는 경우의 합성 자계
도면으로부터 알 수 있는 바와 같이, B1로 나타내는 비트선 발생 자계는 Hx 축의 정방향(도면의 우측)을 향하고 있고, 이것과는 반대로 B0으로 나타내는 비트선 발생 자계는 Hx 축의 부방향(도면의 좌측)을 향하고 있다. 또, K1로 나타내는 합성 자계는 W1와 B1이 나타내는 각 자계를 벡터 합성한 것이며, 마찬가지로, K0으로 나타내는 합성 자계는 W0와 B0이 나타내는 각 자계를 벡터 합성한 것이며, 본예에서는 K1과 K0이 서로 반대방향이 된다.
종래와 같이 애스터로이드 곡선에 대해 우측 절반 또는 좌측 절반에 한정되지 않고, 양자를 사용하고 있는 점이 본 발명에 있어서 특징적인 사항이다.
즉, 기록용 보조 자계를 발생시키기 위한 배선(비트선)에 흘리는 전류의 방향을 일방향이 아니라 쌍방향으로 함으로써, 일렉트로마이그레이션에 의한 열화나 단선에 대한 내성을 종래보다도 향상시킬 수 있다. 그 이유에 대하여 설명하면, 비트선을 구성하는 재료의 원자가 운동하는 전자(전류)로부터 그 운동방향으로 받는 힘에 의해 변위되는 것이 일렉트로마이그레이션이지만, 전류를 쌍방향으로 함으로써 상기 변위도 쌍방향이 된다. 이로 인하여, 비트선과 관련해서는 이것에 전류를 인가하기 전의 위치 부근에서 진동에 유사한 쌍방향에의 운동이 반복됨으로써, 파단(破斷) 등에 이를 정도의 큰 변위가 발생할 때까지는 종래와 같이 비트전류를 일방향으로 흘리는 경우와 비교하여 더욱 긴 시간을 필요로 한다. 따라서, 열화나 단선에 대한 내성이 향상되어 배선의 신뢰성을 높일 수 있다. 또, 본 발명을 이용함으로써 배선의 미세 가공화나, 기억 소자 사이즈의 미소화에 수반하는 반전 자계의 증대 경향이 요인이 되어 지금까지 곤란하다고 생각되었던 MRAM의 고밀도화를 실현하는 것이 가능하게 된다.
또한, 도 6 및 도 7로 설명한 기록 제어는 본 발명의 일례를 나타낸 것이며, 그 요점은 기록용 보조 자계 발생을 위해 흘리는 전류의 방향이 일방향으로 고정하지 않도록 제어하면 되기 때문에, 이하에 나타내는 각종 형태를 들 수 있다.
즉, 비트선 전류의 극성 제어에 대해 대별하면, 다음과 같은 형태(또는 방식)이 존재한다.
(I) 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선 전류와, 기억 영역의 자화 용이 축 방향으로 기록용 자계를 발생시키기 위한 배선 전류가 항상 동일 극성 또는 반대 극성의 관계를 유지하도록 제어하는 형태
(II) 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선 전류의 극성이 기억 영역의 자화 용이 축 방향으로 기록용 자계를 발생시키기 위한 배선 전류의 극성에는 관계가 없고, 시간 경과에 따라서 교대로 변경 제어하는 형태
(III) 상기 이외의 형태.
먼저, (I)의 형태는, 예를 들면 워드선의 프로그램 전류의 극성과 비트선 전류의 극성이 동일 극성 또는 반대 극성이 되도록 극성을 결정하는 것이다. 도 6에 나타낸 예는 양 배선의 전류극성에 대해 동일 극성으로 한 경우를 나타내고 있지만, 반대 극성으로 하는 경우에는 워드선 전류의 방향이 정방향(또는 부방향)인 때에, 비트선 전류의 방향이 부방향(또는 정방향)이 되도록 규정하면 된다. 또한, 극성과 관련해서는 그 정의에 의해 변화하기 때문에 워드선의 신호와 비트선의 신호를 동조시킬 수 있다.
예를 들면, 도 8에 나타내는 장치(1A)와 같이, 워드선과 비트선에 각각 흘리는 전류를 구동하기 위한 구동 회로(주변 회로)를 양 배선에서 공유하는 구성이 가능하다. 즉, 양 배선 전류에 대해 동상(또는 역상) 관계의 신호를 이용할 수 있기때문에, 예를 들면 도시하는 "3 × 3"(3행 3열)의 매트릭스형 배치의 구성에 있어서, 위쪽에 위치하는 비트선과 오른쪽에 위치하는 워드선을 세트로 하고, 한 가운데에 각각 위치하는 비트선과 워드선을 세트로 하며, 아래쪽에 위치하는 비트선과 왼쪽에 위치하는 워드선을 세트로 하고, 각각에 대해 구동 회로(6)로부터 인가되는 전류에 의해 셀 선택 및 기록 제어가 가능하다. 도면에는 우측 상단(위에서 1번째행, 왼쪽에서 3번째 열)에 위치하는 격자점 상의 기억 소자가 선택되어 기록이 진행되고 있는 상태를 나타내고 있고, 위에서 1번째 행에 상당하는 비트선과 오른쪽에 위치하는 워드선에 각각 전류가 흐른다(동일한 3번째 열의 다른 소자에 워드선 전류가 흐르더라도, 위에서 2번째 행, 3번째 행에는 비트선 전류가 흐르지 않기 때문에 자화 반전은 일어나지 않는다)
이밖에, 워드선과 비트선을 단락(短絡)하여, 흐르는 전류를 공유하는 회로 구성 등이 가능해지기 때문에, 설계상의 자유도가 증대한다.
또, "1" 또는"0"의 한 쪽밖에 기록하지 않는 그러한 메모리는 존재하지 않기 때문에, 비트선 전류가 일방향으로 기우는 경우는 없고, 따라서 본 발명의 소기의 목적인 배선의 열화 등에 대한 내성의 향상에는 전혀 지장을 초래하지 않는다.
도 9는 형태 (I)이 갖는 특징을 용이하게 이해하기 위해 워드선에의 프로그램 전류를 "1001"로 한 경우에 대해 예시한 것이며, 워드선 전류 및 비트선 전류의 방향을 이 극성에 규정하고 있다. 또한, 기호 등에 대해서는 도 5, 도 6의 경우와 동일하다.
이 도면으로부터 알 수 있는 바와 같이, 워드선 전류, 비트선 전류 모두 그들의 극성의 발생 빈도가 정부 양극성에 대해 반반(1대1)으로 되어 있고, 이것은 가장 편향이 없는 상태의 일례이다(현실에서는 프로그램 전류의 정보 내용에 따른 약간의 편향을 갖는 것도 고려되지만, 장시간에 걸치는 평균을 보면, 거의 무시할 수 있는 정도의 것으로 기대된다).
상기 형태 (II)에서는 워드선의 프로그램 전류의 극성과는 관계없이, 비트선 전류의 극성을 교대로 변경함으로써 비트선의 신뢰성 향상이라는 관점에서는 가장 효율이 우수한 교체전류가 된다.
도 10은 기록 제어의 일례를 나타내고 있고, 기호 등에 대해서는 도 5, 도 6의 경우와 동일하다.
도 9의 경우와 마찬가지로, 워드선에의 프로그램 전류를 "1001"로 한 경우에 대해 예시하고 있지만, 비트선 전류의 극성과 관련해서는 프로그램 전류의 극성과는 관계없이 시간 경과에 따라서 교대로 역전한다. 즉, 비트선 전류의 극성이 매회 반대로 되기 때문에, 각 극성의 발생 빈도가 정확하게 반반으로 나누어진다.
상기 형태 (III)에서는 비트선 전류의 극성을 특정한 규칙에 따라서 변화시키는 형태와, 불규칙하게 변화시키는 형태를 들 수 있다. 예를 들면, 전자의 예로는 특정한 극성을 미리 결정된 회수만큼 발생시킨 후에 극성을 반대로 하고, 그 극성의 발생 회수를 세고 또 동일한 것을 반복하여 행하면 된다. 또, 후자에 대해서는 워드선의 프로그램 전류의 극성과는 전혀 관계를 갖지 않고 임의로 비트선 전류의 극성을 변화시키는 것(유사 난수를 사용하여 변조하는 방식 등)이 포함된다. 도 11은 기록 제어의 일례를 나타내고 있고(기호 등에 대해서는 도 5, 도 6의 경우와 동일하다), 워드선 전류 및 비트선 전류에 대해 겨우 일부분(정부 각 극성이 2개씩 나타나 있다)밖에 도시되어 있지 않지만, 장시간에 걸쳐 관찰하면 불규칙성이 인지된다. 그 경우에 비트선 전류의 정부 각 극성의 발생 확률이 이상적으로는 동일하게 되는 것이 바람직하다.
도 12는 본 발명에 따른 제어 회로의 구성에 대해 개략적으로 나타낸 것이다.
제어 회로(7)는 기록 워드선에 흘리는 프로그램 전류에 대해 제어하는 동시에, 상기 회로는 비트선에 흘리는 전류와 그 방향을 제어하기 위한 제어 수단을 구성하고 있다.
워드선 신호 발생부(9)는 데이터 신호 발생원(8)으로부터의 신호를 받아 프로그램 신호를 생성하여 워드선(3)에 송출한다. 이 프로그램 신호에 의해 상기 프로그램 전류가 제어되어 기억 담체(기억 소자(2))에 대해 기록용 자계가 발생한다.
또, 비트선 신호 발생부(10)는 데이터 신호 발생원(8)으로부터의 신호를 받아 자화 반전 어시스트 신호(assist signal)를 생성하여 비트선(4)에 송출한다. 이 자화 반전 어시스트 신호에 의해 비트선 전류가 제어되어, 기억 담체(기억 소자(2))의 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계가 발생된다. 그리고, 상기에 설명한 바와 같이 비트선 전류와 관련해서는 그 방향이 일방향으로 고정되지 않도록 쌍방향성을 가지고 제어된다.
또한, 도 12의 오른쪽에 나타내는 워드선, 비트선, 기억 소자를 포함하는 부분이 자기 메모리부를 구성하고 있고, 이들 이외의 왼쪽에 나타내는 각 부분이 상기 주변 회로부를 구성하고 있다.
상기한 실시예의 설명에서는 비트선이 자화 용이 축 방향으로 대략 평행인 경우를 상정하여 기억 영역의 자화 곤란 축 방향으로 자계를 발생시키기 위한 배선 전류에 대해, 그 방향을 쌍방향으로 함으로써(즉, 전류가 흐르는 방향이 항상 동일하지 않고, 시간 경과와 함께 다른 방향에 흐르도록 쌍방향성 전류로 함으로써), 기록배선의 열화나 단선 등에 대한 내성을 향상시키고, 신뢰성을 높일 수 있다. 이에 대해, 기록 워드선이 자화 용이 축 방향으로 대략 평행인 경우에는 이 워드선에 의한 발생 자계가 자화 곤란 축 방향의 자계가 되기 때문에, 기록 워드선의 신뢰성의 향상에 공헌한다. 배선재료와 일렉트로마이그레이션 내성의 관계에 있어서, 예를 들면 알루미늄(Al)은 구리(Cu)나 Al-Cu 합금보다도 내성이 떨어지는 것이 알려져 있기 때문에, 워드선에 사용하는 재료가 A1이고, 또한 비트선에 사용하는 재료가 Cu(또는 A 1-Cu 합금)인 경우에는 워드선이 자화 용이 축 방향에 대해 대략 평행한 배치를 채용하면 한층 효과적이다.
이상의 기재로부터 명백한 것처럼, 본 발명에 의하면 소자의 기억 영역의 자화 곤란 축 방향으로 자계를 발생시키는 배선에 대하여, 이것에 흘리는 전류의 방향을 쌍방향으로 함으로써, 즉 전류가 흐르는 방향이 일방향으로 고정되지 않도록 제어함으로써, 배선의 열화나 단선에 대한 내성을 향상시키고, 신뢰성을 높일 수 있다. 그리고, 재료나 구조 등의 대폭적인 개조 변경을 수반하지 않고 고밀도화를 실현하는 것이 가능하게 된다.
또, 본 발명에 의하면 각 배선 전류의 구동 회로를 포함하는 기억 소자의 주변 회로에 대해 설계의 폭을 넓힐 수 있는 동시에, 동기 관계를 가진 신호를 이용 함으로써 회로의 공유 및 구성의 간단화 등이 가능하게 된다.
또한, 본 발명에 의하면 기록용 보조 자계를 발생시키기 위한 배선 전류의 방향에 대해, 그 극성(즉, 부호)을 균등하게 발생시킬 수 있기 때문에 효율이 양호하다.

Claims (6)

  1. 자기 저항 효과형의 기억 소자를 구비하고, 상기 기억 소자의 기억 영역의 자화 방향의 변화를 이용하여 정보 기억을 행할 수 있도록 구성된 자기 메모리 장치로서,
    상기 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선에 대해, 자계 발생을 위해 흘리는 전류 및 그 방향을 제어하는 제어 수단을 구비하며,
    상기 전류의 방향이 일방향으로 고정되지 않도록 제어되는
    것을 특징으로 하는 자기 메모리 장치.
  2. 제1항에서,
    상기 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선 전류와, 상기 기억 영역의 자화 용이 축 방향으로 기록용 자계를 발생시키기 위한 배선 전류가, 항상 동일 극성 또는 반대 극성의 관계를 유지하도록 한 것을 특징으로 하는 자기 메모리 장치.
  3. 제1항에서,
    상기 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선 전류의 극성이, 상기 기억 영역의 자화 용이 축 방향으로 기록용 자계를발생시키기 위한 배선 전류의 극성과는 관계없이 시간 경과에 따라서 교대로 변경되는 것을 특징으로 하는 자기 메모리 장치.
  4. 자기 저항 효과형의 기억 소자의 기억 영역의 자화 방향의 변화를 이용하여 정보 기억을 행할 수 있도록 구성된 자기 메모리 장치의 기록 제어 방법으로서,
    상기 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선에 대해, 자계 발생을 위해 흘리는 전류의 방향이 일방향으로 고정되지 않도록 제어하는 것을 특징으로 하는 자기 메모리 장치의 기록 제어 방법.
  5. 제4항에서,
    상기 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선 전류의 극성과, 상기 기억 영역의 자화 용이 축 방향으로 기록용 자계를 발생시키기 위한 배선 전류의 극성이, 항상 동일 극성 또는 반대 극성의 관계를 유지하도록 제어하는 것을 특징으로 하는 자기 메모리 장치의 기록 제어 방법.
  6. 제4항에서,
    상기 기억 영역의 자화 곤란 축 방향으로 기록용 보조 자계를 발생시키기 위한 배선 전류의 극성을, 상기 기억 영역의 자화 용이 축 방향으로 기록용 자계를 발생시키기 위한 배선 전류의 극성과는 관계없이, 시간 경과에 따라서 교대로 변경하는 것을 특징으로 하는 자기 메모리 장치의 기록 제어 방법.
KR1020047003920A 2001-09-18 2002-09-18 자기 메모리 장치 및 그 기록 제어 방법 KR100862322B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00283153 2001-09-18
JP2001283153A JP2003091987A (ja) 2001-09-18 2001-09-18 磁気メモリ装置及びその記録制御方法
PCT/JP2002/009579 WO2003025943A1 (fr) 2001-09-18 2002-09-18 Support de memoire magnetique et procede de commande d'enregistrement associe

Publications (2)

Publication Number Publication Date
KR20040029181A true KR20040029181A (ko) 2004-04-03
KR100862322B1 KR100862322B1 (ko) 2008-10-13

Family

ID=19106691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047003920A KR100862322B1 (ko) 2001-09-18 2002-09-18 자기 메모리 장치 및 그 기록 제어 방법

Country Status (6)

Country Link
US (1) US7142474B2 (ko)
EP (1) EP1429341B1 (ko)
JP (1) JP2003091987A (ko)
KR (1) KR100862322B1 (ko)
DE (1) DE60229864D1 (ko)
WO (1) WO2003025943A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105328A1 (en) * 2003-11-17 2005-05-19 Ho Chiahua Perpendicular MRAM with high magnetic transition and low programming current
US7283384B1 (en) * 2004-03-24 2007-10-16 Silicon Magnetic Systems Magnetic memory array architecture
KR100568542B1 (ko) 2004-08-19 2006-04-07 삼성전자주식회사 자기 램 소자의 기록방법
US7330336B2 (en) * 2006-05-22 2008-02-12 Hitachi Global Storage Technologies Netherlands B. V. Dual polarity bias for prolonging the life of a heating element in magnetic data storage devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3977576B2 (ja) * 1999-09-17 2007-09-19 株式会社東芝 磁気メモリ装置
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6215707B1 (en) * 2000-04-10 2001-04-10 Motorola Inc. Charge conserving write method and system for an MRAM
DE10032278C1 (de) * 2000-07-03 2001-11-29 Infineon Technologies Ag Verfahren zur Verhinderung von Elektromigration in einem MRAM
US6236590B1 (en) * 2000-07-21 2001-05-22 Hewlett-Packard Company Optimal write conductors layout for improved performance in MRAM
JP3920564B2 (ja) * 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
US6522579B2 (en) * 2001-01-24 2003-02-18 Infineon Technologies, Ag Non-orthogonal MRAM device
JP2002334972A (ja) * 2001-05-10 2002-11-22 Sony Corp 磁気メモリ装置
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
JP3808799B2 (ja) * 2002-05-15 2006-08-16 株式会社東芝 磁気ランダムアクセスメモリ
US6667899B1 (en) * 2003-03-27 2003-12-23 Motorola, Inc. Magnetic memory and method of bi-directional write current programming

Also Published As

Publication number Publication date
JP2003091987A (ja) 2003-03-28
US20040233755A1 (en) 2004-11-25
EP1429341B1 (en) 2008-11-12
EP1429341A4 (en) 2007-07-18
DE60229864D1 (de) 2008-12-24
EP1429341A1 (en) 2004-06-16
WO2003025943A1 (fr) 2003-03-27
US7142474B2 (en) 2006-11-28
KR100862322B1 (ko) 2008-10-13

Similar Documents

Publication Publication Date Title
JP6280195B1 (ja) 磁気メモリ
JP5598697B2 (ja) 磁気抵抗効果素子、および磁気ランダムアクセスメモリ
JP5206414B2 (ja) 磁気メモリセルおよび磁気ランダムアクセスメモリ
US8976577B2 (en) High density magnetic random access memory
US9129692B1 (en) High density magnetic random access memory
JP5096690B2 (ja) 磁気メモリセル及びランダムアクセスメモリ
JP2007226951A (ja) マグネティックドメイン移動を利用する磁気メモリ装置
JPWO2010074132A1 (ja) 磁気メモリ素子及び磁気ランダムアクセスメモリ
WO2011052475A1 (ja) 磁気メモリ素子、磁気メモリ、及びその初期化方法
US7042036B2 (en) Magnetic memory using single domain switching by direct current
EP1568040B1 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
KR100862322B1 (ko) 자기 메모리 장치 및 그 기록 제어 방법
US10375698B2 (en) Memory system
US20060023490A1 (en) Magnetic memory architecture with shared current line
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
KR100999975B1 (ko) 자벽이동 기억 장치 및 그 동작 방법
US7020010B2 (en) Magnetic storage apparatus using ferromagnetic tunnel junction devices
EP1573744B1 (en) Current re-routing scheme for serial-programmed mram
JPWO2003052828A1 (ja) 半導体装置
JP2012253379A (ja) 磁気メモリセル及びランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee