KR20040027332A - 응력 감소 스티프너 링 - Google Patents

응력 감소 스티프너 링 Download PDF

Info

Publication number
KR20040027332A
KR20040027332A KR1020030063539A KR20030063539A KR20040027332A KR 20040027332 A KR20040027332 A KR 20040027332A KR 1020030063539 A KR1020030063539 A KR 1020030063539A KR 20030063539 A KR20030063539 A KR 20030063539A KR 20040027332 A KR20040027332 A KR 20040027332A
Authority
KR
South Korea
Prior art keywords
adhesive
thin film
stiffener
gap
lead
Prior art date
Application number
KR1020030063539A
Other languages
English (en)
Other versions
KR100637773B1 (ko
Inventor
제이.앨코어 데이비드
제이.블랙웰 킴
알.자드해브 버엔드라
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040027332A publication Critical patent/KR20040027332A/ko
Application granted granted Critical
Publication of KR100637773B1 publication Critical patent/KR100637773B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

본발명은 전자 구조물 및 이의 제조 방법에 관한 것이다. 박막은 전자 캐리어에 솔더로 결합되어 있다. 스티프너는 스티프너의 제 1 표면의 부분과 박막의 표면의 부분에 물리적으로 점착 접촉하는 스티프너 점착물에 의해 박막의 표면의 부분에 점착성으로 부착된다. 열 리드는 스티프너의 제 2 표면의 부분과 리드의 표면의 부분에 물리적으로 점착 접촉하는 리드 점착물에 의해 스티프너의 제 2 표면의 부분에 점착성으로 부착된다. 공극 영역은 열 리드의 표면 및 박막의 표면 사이에 배치된다.

Description

응력 감소 스티프너 링{Stress Reducing Stiffener Ring}
본발명은 전자 구조물(electronic structure) 및 관련된 제조 방법에 관한 것이고, 더욱 구체적으로는, 전자 캐리어(electronic carrier)에 솔더로(solderably) 결합된 박막에 점착성으로 부착되어 있으며, 전자 캐리어가 구부러질 때 박막내의 응력을 감소시키는 스티프너(stiffner)에 관한 것이다.
일반적인 구조에서, 박막(예를들어, 회로화된 유기 박막)은 회로 카드에 결합될 수 있다. 이러한 구조의 회로 카드는 다양한 이유로 구부러질 수 있다. 그와 같은 이유에는, 회로 카드 조립 동안 제조자에 의한 회로 카드 취급, 진동 또는 충격, 회로 카드상에 가해지는 압력 프로브(pressure probe)로부터 야기되는 힘, 구성 요소를 회로 카드에 솔더링 하는 동안 사용된 솔더 역류(reflow)등이 포함된다. 회로 카드의 그러한 구부러짐(flexure)은, 물질 특성 한계를 넘어서는 물질 특성(예를들어 연성 한계 또는 플라스틱 수율 응력 한계(plastic yield stress limit))을 야기하여 박막 내에서 물질에 대한 고 응력을 야기할 수 있다. 이는, 전기적 고장 및 분쇄(fracture)와 같은 박막에 대한 손상을 잠재적으로 야기시키고 박막 물질내의 고도의 변형(strain)을 야기할 수 있다.
따라서, 회로 카드에 결합된 박막내에서, 회로카드의 휨에 의해 유도되는, 물질에 대한 응력을 감소시킬 필요가 있다.
도 1은 본발명의 실시예에 따라, 전자 캐리어에 결합된 박막, 스티프너 점착물에 의해 박막에 점착성으로 결합된 스티프너 링 및 리드 점착물에 의해 스티프너 링에 점착성으로 결합된 열 리드로 구성된 전자 구조물의 횡단면도이다.
도 2는 본발명의 실시예에 따른, 도 1의 전자 구조물의 단순화된 평면도이다.
도 3은 본발명의 실시예에 따라 도 2의 전자 구조물의 모서리 부분(corner portion)을 나타내는, 도 2의 선3-3을 따라 취해진 횡단면도이다.
도 4는 본발명의 실시예에 따라, 전자 캐리어가 구부러지는 경우의 도 3을 도시한 것이다.
도 5는 본발명의 실시예에 따라 스티프너 링, 스티프너 점착물 및 리드 점착물내의 정사각형의 응력 제거 개구를 구비한 도 2의 전자 구조물의 평면도의 변형이다.
도 6은 본발명의 실시예에 따라 도 5의 전자 구조물의 모서리 부분을 나타내는 도 5의 선6-6을 따라 취하여진 횡단면도이다.
도 7은 본발명의 실시예에 따라 전자 캐리어가 구부러지는 경우의 도 6을 도시한 것이다.
도 8은 본발명의 실시예에 따라 정사각형의 응력 제거 개구가 원형의 응력 제거 개구에 의해 대체된 경우의 도 5를 도시한 것이다
도 9는 본발명의 실시예에 따라 정사각형의 응력 제거 개구가 삼각형의 응력 제거 개구에 의해 대체된 경우의 도 5를 도시한 것이다
도 10은 본발명의 실시예에 따라 정사각형의 응력 제거 개구가 배향된 슬롯(oriented slots)에 의해 대체된 경우의 도 5를 도시한 것이다
도 11은 본발명의 실시예에 따라 도 10의 전자 구조물의 모서리 부분을 나타내는 도 10의 선11-11을 따라 취하여진 횡단면도이다.
도 12은 본발명의 실시예에 따라 정사각형의 응력 제거 개구가 배향된 슬롯(oriented slots)에 의해 대체된 경우의 도 5를 도시한 것이다
도 13은 본발명의 실시예에 따라 도 12의 전자 구조물의 모서리 부분을 나타내는 도 12의 선13-13을 따라 취하여진 횡단면도이다.
도 14는 본발명의 실시예에 따라 도 5의 정사각형의 응력 제거 개구가 도 14의 해당 정사각형 응력 제거 개구에 의해 대체된 경우의 도 2의 전자 구조물의 평면도의 변형이다.
도 15는 본발명의 실시예에 따라 전자 캐리어가 구부러진 경우의 도 14의 전자 구조물의 모서리 부분을 나타내는 도 14의 선15-15를 따라 취하여진 횡단면도이다.
<도면의 주요부분에 대한 부호의 설명>
8 : 전자 구조물10 : 반도체 칩
15 : 스티프너 링16 : 스티프너 점착물
17 : 솔더 부재 20 : 박막
27 : 리드 점착물 28 : 열 리드
29 : 솔더 부재 30 : 전자 캐리어
44 : 응력 제거 개구 50 : 공극 영역
50, 65, 75 : 갭
본발명은, 전자 캐리어에 솔더로 결합된 박막과, 제 1 및 제 2 표면을 구비한 스티프너 점착물에 의해 박막의 주변부에서 박막의 표면에 점착성으로 부착된 스티프너 링-여기서 스티프너 점착물의 제 1 표면의 일부는 박막 표면의 일부와 점착성 접착을 하고, 스티프너 점착물의 제 2 표면의 일부는 스티프너 링의 제 1 표면의 일부와 점착성 접착을 하고,상기 주변부는 적어도 하나의 능동 전자 구성요소를 유지하기 위해 적용된 박막의 내부에 대한 주변이고, 상기 박막의 주변부는 임의의 능동 전자 구성요소를 유지하기 위해 적용된 것이 아님-과, 제 1 및 제 2 표면을 구비한 리드(lid) 점착물에 의해 스티프너 링의 제 2 표면의 일부에 점착성으로 부착된 열 리드-여기서, 리드 점착물의 제 1 표면의 일부는 스티프너 링의 제2 표면의 일부와 점착성 접착을 하고, 리드 점착물의 제 2 표면의 일부는 열적 리드의 표면의 일부와 점착성 접촉을 하고, 공극 영역은 박막표면과 열 리드 표면의 사이에 배치됨-를 포함하는 전자 구조물을 제공한다.
본발명은 전자 캐리어에 솔더로(solderably)박막을 결합하는 단계와, 제 1 표면 및 제 2 표면을 구비한 스티프너 점착물에 의해 박막의 주변부에 위치한 스티프너 링을 박막의 표면에 점착성으로 부착하는 단계-스티프너 점착물의 제 1 표면의 일부는 박막 표면의 일부와의 점착성으로 접착하고, 스티프너 점착물의 제 2 표면의 일부가 스티프너 링의 제 1 표면의 일부와의 점착성으로 접착하고, 주변부는 적어도 하나의 능동 전자 구성요소를 유지하기 위해 적용된 박막 내부의 주변부이며, 상기 박막의 주변부는 임의의 능동 전자 구성요소를 유지하기 위해 적용된 것이 아님-와, 제 1 표면 및 제 2 표면을 구비한 리드 점착물에 의해 스티프너 링의 제 2표면의 일부에 열 리드를 점착성으로 부착시키는 단계-여기서, 리드 점착물의 제 1 표면의 일부는 스티프너 링의 제 2 표면의 일부와 점착성 접촉을 하고 , 리드 점착물의 제 2 표면의 일부가 열 리드의 표면의 일부와 점착성으로 접촉하며, 공극 영역은 박막의 표면과 열 리드의 표면 사이에 배치됨-를 포함하는 전자 구조물 제조방법을 제공한다.
본발명은 회로 카드의 구부러짐에 의해 유도되어진, 회로 카드에 결합된 박막내의 물질에 대한 응력을 감소시킨다.
도 1은 본발명의 실시예에 따른 전자 구조물(8)의 횡단면도이다. 전자 구조물(8)은 전자 캐리어(30), 솔더 부재(29)에 의해 전자 캐리어(30)에 솔더로 결합된박막(20), 솔더 부재(17)에 의해 박막에 솔더로 결합된 반도체 칩(10), 스티프너 점착물(16)에 의해 박막(20)의 주변부(13)에 점착성으로 부착된 스티프너 링(15) 및 반도체 칩(10)의 표면(18) 및 스티프너 링(15)에 리드 점착물(20)에 의해 점착성으로 부착된 열 리드(28)로 구성된다.
스티프너 점착물(16)의 제 1 표면(11)의 일부가 박막(20)의 표면(23)의 일부와 점착성으로 접촉하고 스티프너 점착물(16)의 제 2 표면(12)의 일부가 스티프너 링(15)의 제 1 표면(21)의 일부와 점착성으로 접촉한다. 스티프너 링의 제 2 표면(22)의 일부가 리드 점착물(27)의 제 1 표면(31)의 일부와 점착성으로 접촉하고 리드 점착물(27)의 제 2 표면(32)의 알부가 열 리드(28)의 표면(35)의 일부와 점착성으로 접촉한다.
전기적 캐리어(30)은 특히 회로 카드로 구성될 수 있다. 솔더 부재(29)는 특히 볼 그리드 어레이(BGA) 솔더 볼로 구성될 수 있다. 박막(20)은 특히 칩 캐리어(예를들어, 유기 칩 캐리어)로 구성될 수 있다. 상기 박막(20)은 륵히 2 내지 50mils의 두께(24 방향으로)를 가질 수 있다. 박막(20)은 특히 20 내지 53mm의 측면 치수(25방향으로)를 가질 수 있다. 솔더 부재(17)은 특히 제어된 붕괴 칩 접속(controlled collapse chip connection C4) 솔더 볼로 구성될 수 있다.
스티프너 링(15)는, 특히 유기 칩 캐리어와 같은 유연성 박막과 같이 사용될 때 박막(20)을 평평하게 유지하는 기능을 가지며 따라서, 기계적으로 견고한(stiff) 물질로 구성된다. 스티프너 링(15)는 가장 안쪽에 있는 주변 경계부(33)를 가지며 가장 바깥쪽의 경계부(34)를 갖는다. 스티프너 링(15)는 특히스테인레스 스틸, 구리 등과 같은 금속성 물질로 구성된다. 스티프너 링(15)는 특히 10 내지 40mils의 두께(24 방향으로)를 가질 수 있다.
스티프너 링(15)이 점착성으로 부착된 박막(20)의 주변부(13)는 박막(20)의 내부(interior portion)(19)에 대한 주변이다. 상기 박막(20)의 내부(19)는 적어도 하나의 능동 구성 요소(예를들어 반도체 칩(10))을 유지할 수 있도록 적용된다. 박막(20)의 주변부(13)는 임의의 능동 전자 구성 요소를 유지하도록 적용되어지지는 않으나 캐패시터 또는 레지스터와 같은 수동 전자 소자를 유지할 수는 있다.
스티프너 점착물(16)은 박막(2)의 표면(14)상의 전지적으로 전도성인 프처(features)의 전기적 단락에 대해 보호하기 위해서 전기적으로 절연성일 수 있다. 스티프너 점착물(16)은 열 방산(dissipation)을 촉진하기 위해 열적으로 전도성일 수 있다. 스티프너 점착물(16)은 특히 폴리이미드 캐리어인 PYRALUX??를 포함할 수 있다. 스티프너 점착물(16)은 특히 5mils?? 1mil의 두께(24 방향으로)를 가질 수 있다.
열 리드(28)은 반도체 칩(10)에 의해 발생된 열을 방산하는 것을 돕는 열 발산(spreading) 기능을 갖는다. 열 리드(28)은 특히, 구리, 알루미늄, 실리콘 카바이드 합금 등으로 구성될 수 있다. 열 리드(28)은 특히 10 내지 50mils의 두께(24 방향으로)를 가질 수 있다.
상기 리드 점착물(27)은 전기적으로 전도성 또는 전기적으로 절연성일 수 있다. 상기 리드 점착물(27)은 열 방산을 촉진하기 위해 열적으로 전도성일 수 있다.상기 리드 점착물(27)은 특히 알루미늄 필러(filler)와 같은 필러를 구비한 열-경화된 실리콘 에폭시 물질로 구성될 수 있다. 상기 리드 점착물(27)은 특히 1 내지 10mils의 두께(24 방향으로)를 가질 수 있다.
도 2는 본발명의 실시예에 따라 도 1의 전자 구조물(8)의 단순화된 평면도를 도시한 것이다. 도 1에 나타난 박막(20)의 내부(19)에 대한 창인 중앙의 개구(36)은 도 1에 나타난 박막 주변부(13) 위로 투영하는 주변 링(39)에 의해 둘러싸여 있다. 도 1과 결합하여 위에 나타난 바와 같이, 반도체 칩(10)은 박막(20)의 내부(19)상에 위치되어지고 스티프너 링(15)는 박막(20)의 주변부 상에 위치된다. 도 2에서 상기 주변부 개구(37)은 캐패시터와 같은 수동소자를 포함할 수 있는 영역으로 투영한다.
도 3은 본발명의 실시예에 따라 도 2의 전자 구조물(8)의 모서리(corner) 부분을 나타내는, 도 2의 선 3-3을 따라 취해진 횡단면도이다. 도 3에 나타난 모서리부는 도 1의 박막(20)의 주변부(13)의 내부, 하부, 상부 공간 내에 전체가 포함된다. 도 3에 있어서, 박막(20)은 솔더 부재(29)에 의해 전자 캐리어(30)에 솔더로 결합될 수 있고, 스티프너 링(15)는 스티프너 점착물(16)에 의해 박막에 점착성으로 부착될 수 있으며, 열 리드(28)는 리드 점착물(27)에 의해 스티프너 링(15)에 점착성으로 부착될 수 있다. 열 리드(28)의 어떠한 구부러짐도 박막(20)이 반응하여 많이 구부러지도록 강제적으로 힘을 가하지 않기 위해서, 열 리드(28)와 스티프너 링(15) 사이의 공간(38)은 스티프너 링(15)으로부터 열 리드(28)를 부분적으로 분리한다.
도 4는 본발명의 실시예에 따라 전자적 캐리어(30)가 26방향으로 박막(20)으로부터 떨어지도록 구부러진(flexed away)경우의 도 3을 도시한다. 스트프너 링(15)와 솔더 부재(29)가 박막(20)보다 현저하게 더 견고하다면 26 방향으로 전자 캐리어(30)가 구부러짐으로 인해, 박막(20)이 솔더 부재(29)와 접촉(interaface)하는 위치들(40)에서 26방향으로 최대한 스트레칭하게 될 것이다. 그러나 박막(20)은 두개의 인접한 솔더 부재(29)사이의 중간점(29)의 위치(41)에서 26방향으로 최소한으로 스트레칭할 것이다. 전술한 박막(20)의 차이나는 스트레칭으로 인해 박막(20)의 왜곡의 결과로서 박막(20) 상에서의 응력은 솔더 부재(29)의 에지 근처로 전개될 것이고 이는 박막(20) 및 솔더 부재(29)가 균열 되도록(cracking) 할 것이다.
본발명은 도 5-14와 결합하여 아래에 기재된 바와 같이, 스티프너(15), 스티프너 점착물(16) 또는 두개 모두 내에 공극 영역(void region) 및 갭(gaps)의 생성을 개시한다. 그러한 공극영역 및 갭은 박막(20)이 왜곡없이 또는그와같은 공극 영역이나 갭이 없는 경우보다 더 적은 왜곡으로 (전자 캐리어(30)의 구부러짐에 반응하여) 구부러지도록 허락한다.
도 5는 본발명의 실시예에 따라서, 스티프너 링(15), 스티프너 점착물(16) 및 리드 점착물(27)내에 정사각형의 응력 제거 개구(44)를 구비한 도 2의 전자 구조물의 평면도의 변형을 도시한다.
도 6은 본발명의 실시예에 따라서, 도 5의 전자 구조물의 모서리 부분을 나타내는 도 5의 선6-6을 따라 취해진 횡단면도를 도시한다. 도 6에 나타난 모서리 부분은 도 1의 박막(20)의 주변부(13)의 내부, 하부 및 상부 공간에에 전체가 포함된다. 도 6에서 박막(20)은 솔더 부재(29)에 의해 전자 캐리어(30)에 솔더로 결합되고, 스티프너 링(15)는 스티프너 점착물(16)에 의해 박막(20)에 점착성으로 부착되며 열 리드(28)은 리드 점착물(27)에 의해 스티프너 링(15)에 점착성으로 부착된다.
도 6에서, 도 5의 정사각형의 응력 제거 개구(44) 내의 공극영역(50)이 열 리드(28)의 표면(35)와 박막(20)의 표면(14) 사이에 배치된다. 특히, 공극 영역(50)은 열 리드(28)의 표면(35)로부터 박막(20)의 표면(14)으로 연장된 갭이다. 상기 갭(50)은 내부 말단(51) 및 외부 말단(52)로 구성된다. 상기 갭(50)의 내부 말단(51)은 스티프너 링(15)의 내부(46), 스티프너 점착물(16)의 내부(48) 및 리드 점착물(27)에 의해 경계가 정해진다. 상기 갭(50)의 외부 말단(52)는 스티프너 링(15)의 외부(47)와 스티프너 점착물(16)의 외부(49)에 의해서 경계가 정하여진다. 상기 갭(50)의 외부(52)는 리드 점착물(27)에 의해 경계가 정하여지지는 않는다.
도 7은 본발명의 실시예에 따라 전자 캐리어(30)가 구부러진 경우의 도 6을 도시한 것이다. 도 4와는 대조적으로, 도 7의 박막(20)은, 박막(20)과 솔더 부재(29)가 접촉하고 있는 위치(40) 및 두개의 인접 솔더 부재(29) 사이의 중간점 위치에 있는 위치(41) 사이에서 26방향으로 차이가 나게 스트래칭하지는 않는다. 결과적으로, 박막(20) 및 솔더 부재(29)위의 응력은 도 4에서와 같이 솔더 부재(29)의 에지 까까이로 전개되지 않는다.따라서, 갭(50)은 박막(20)이 왜곡없이 또는 갭(50)이 없는 경우보다 적은 왜곡으로 (전자 캐리어(30)의 구부러짐에 반응하여) 구부러지도록 허락한다. 그러나 도 7에 나타난 바와 같이, 스티프너 링(15)의 잔존하는 내부(46)과 외부(47)은 박막(20)을 (전자 캐리어(30)의 구부러짐 없이) 거의 평편하게 유지하기에 부족하다.
대안적인 구조로서, 도 7의 스티프너 링(15) 및 스티프너 점착물(16) 각각의외부(47 및 49)가 제거될 수 있으며 이는 박막(20)이 더욱 자유롭게 더 적은 압력(constraint)으로 구부러지게 할 수 있다. 비록 이 대안이 박막(20)을 완벽하게 편평하게 유지하는 스티프너 링(15)의 성능을 감소시킨다 하더라도, 그럼에도 불구하고 갭(50)의 측면 길이(lateral extent, 즉 25방향으로)가 박막(20)의 평면도(즉, 편평함)로부터 최대 수용가능한 편차 및 물질 특성(예를들어, 모듈러스 또는 스티프니스)에 따라서 충분히 짧다면 박막(20)은 수용가능하게 편평하게 유지될 수 있다. 이 대안적인 구조는 갭(50)의 외부 말단(52)이 스티프너 링(15) 및 스티프너 점착물(16)에 의해 경계 지어져(bounded) 있지 않다는 것을 제외하고는 도 7에 나타난 구성과 본질적으로 동일하다.
도 8은 본발명의 실시예에 따라 정사각형 응력 제거 개구(44)가 원형의 응력 제거 개구(42)에 의해 대체된 도 5를 도시한다. 도 9는 본발명의 실시예에 따라 정사각형 응력 제거 개구(44)가 삼각형의 응력 제거 개구(43)에 의해 대체된 도 5를 도시한다. 일반적으로 상기 개구(44, 42, 43 등과 대응하는 공극 또는 갭 50)는 (정사각형, 직사각형, 원형, 타원형, 삼각형, n이 3이상의 양의 정수인 n-측 다각형 등) 기하학적 형상을 가질 수 있다.
도 10은 본발명의 실시예에 따라 정사각형 응력 제거 개구(44)가 배향된 슬롯(56)에 의해 대체된 도 5의 전자 구조물(8)의 평면도이다.
도 11은 본 발명의 실시예에 따라 도 10의 전자 구조물(8)의 모서리 부분을 나타내는 도 10의 선 11-11을 따라 취해진 횡단면도이다. 도 11에 나타난 모서리 부분은 도 1의 박막(20)의 말단부분(13)의 내부, 하부, 상부에 전체가 포함된다. 도 11에 있어서, 스티프너 링(15)는 상대적으로 두꺼운 부분(61 및 63)과 이 상대적으로 두꺼운 부분(61 및 63)사이의 인터페이스(그리고 연속적으로 접촉하는)인 상대적으로 얇은 부분(62)로 구성된다. 상기 스티프너 링(15)는 또한 스티프너 링(15)의 상대적으로 얇은 부분(62)의 표면 (66)으로부터 스티프너 점착물(16)의 제 2 표면(12)로 연장되는 공극 영역 또는 갭(65)으로 구성된다. 공극 영역 또는 갭(65)는 또한 스티프너 링(15)의 상대적으로 두꺼운 부분(61)로부터 상대적으로 얇은 부분(61)로 연장된다. 완벽하게 봉해지는(enclosed) 상기 공극 영역 또는 갭(65)은 "없어진 갭(losed gap)"으로서 보여질 수 있다.
비록 도 11의 갭(65)은 전자 캐리어(30)의 구부러짐에 반응하여 약간의 왜곡 또는 왜곡 없이 박막(20)이 자유롭게 움직이는 것을 다소 제한한다 하더라도, 그럼에도 불구하고 갭(65)는 도 11의 박막(20)이 스티프너 링(15)내에 갭이 없는 도 3의 박막(20)보다는 덜 제한되도록한다.
도 6과는 대조적으로, 갭(65)와 박막(20)사이의 스티프너 점착물(16)의 존재는 유리하게 리드 점착물(27)의 입자 및 리드 점착물(27)의 단편 또는 이와같은 리드 점착물 입자의 방출 또는 이동에 의한 오염으로부터 박막(20)을 보호한다. 또한 도 6과는 대조적으로, 도 11의 박막(20) 및 갭(65)사이의 스티프너 점착물(16)의존재는 또한 유리하게 갭(65)와 박막(20) 사이에 존재하는 스티프너 점착물(16)의 부분을 제거하기 위한 추가적인 공정 시간을 피할 수 있다. 그럼에도 불구하고 본발명의 범주에는 갭(65)과 박막(20) 사이의 스티프너 점착물(16)의 전부 또는 일부의 제거가 또한 포함되는데 이와같이 제거함으로써 도 3의 박막(20)보다 덜 제한 받는 도 11의 박막(20)이 구비하는 이점을 유지된다.
도 12는 본발명의 실시예에 따라 정사각형 응력 제거 개구(44)가 배향된 슬롯(58)에 의해 대체된 도 5의 전자 구조물(8)의 평면도이다.
도 13은 본 발명의 실시예에 따라 도 10의 전자 구조물(8)의 모서리 부분을 나타내는 도 12의 선 13-13을 따라 취해진 횡단면도이다. 도 13에 나타난 모서리 부분은 도 1의 박막(20)의 말단부분(13)의 내부, 하부, 상부에 전체가 포함된다. 도 13에 있어서, 스티프너 링(15)는 상대적으로 두꺼운 부분(71)과 가장 바깥에 있는 상대적으로 얇은 부분(72)으로 구성된다. 상기 스티프너 링(15)는 또한 스티프너 링(15)의 상대적으로 얇은 부분(72)의 표면 (76)으로부터 스티프너 점착물(16)의 제 2 표면(12)로 연장되는 공극 영역 또는 갭(75)으로 구성된다. 상기 공극 영역 또는 갭(75)은 또한 스티프너 링(15)의 상대적으로 두꺼운 부분(71)로부터 상기 공극 영역 또는 갭(75)의 개방 말단(77) 쪽으로 외부로 연장된다. 상기 공극 영역 또는 갭(65)은 개방 말단(77)에 의해 경계가 지어지기 때문에 공극역역 또는 갭(75)은 "펜 갭(pen gap)"으로서 보여질 수 있다.
도 13의 갭(75)는 개방 갭이고 유리하게 도 11의 폐쇄 갭(65)보다 전자 캐리어(30)의 구부러짐에 반응하여 박막(20)의 자유로운 움직임에 대해 덜 제한적이다.도 13의 개방 갭(75)은 도 11의 폐쇄 갭(65)에 대하여 또한 상술한 이점, 즉 리드 점착물(27) 입자에 의한 오염으로부터 박막(20)을 보호하고 갭(65)와 박막(20)사이에 존재하는 스티프너 점착물(16)의 부분을 제거하는 추가적인 공정시간을 피하는 이점을 가진다. 그러나, 도 11에는 스티프너 링(15)의 부분(63)이 존재하고 도 13에는 해당하는 스티프너 링 부분이 존재하지 않기 때문에, 박막(20)을 편평하게 유지하는데 있어서, 도 11의 스티프너 링(15)보다 도 13의 스티프너 링(15)은 덜 효과적이다. 본발명의 범주에는 또한 갭(75)와 박막(20)사이의 스티프너 점착물(16)의 전부 또는 일부의 제거가 포함되는데 그러한 제거가 도 13의 박막(20)이 도 3의 박막(20)보다 덜 제한을 받는 이점을 유지하기 때문이다.
도 14는 본발명의 실시예에 따라 도 5의 응력 방출 개구(44)가 대응하는 정사각형 응력 제거 개구(80)에 의해 대체된 도 5의 전자 구조물(8)의 평면도의 변형을 도시한 것이다.
도 15는 본 발명의 실시예에 따라 전자 캐리어(30)가 구부러진 경우의 도 14의 전자 구조물(8)의 모서리 부분을 나타내는 도 14의 선 15-15을 따라 취해진 횡단면도이다. 도 15에서, 도 14의 사각형 응력 제거 개구(80)내의 공극 영역(82)는 스티프너 링(15)의 표면(21)과 박막(20)의 표면(14) 사이에 배치된다. 특히, 공극 영역(82)는 스티프너 링(15)의 표면(21)로부터 박막의 표면(20)으로 연장되는 갭이다. 상기 갭(82)는 내부 말단(83)과 외부 말단(84)로 구성된다. 상기 갭(82)의 상기 내부 말단(83)의 스티프너 점착물(16)의 내부(87)에 의해 경계가 정하여진다. 갭(82)의 외부 말단(84)응 점착물(16)의 외부(88)에 의해 경계가 정하여진다. 완벽하게 둘러싸인 공극 영역 또는 갭(80)은 폐쇄된 갭이다.
도 15의 갭(80)이 스티프너 점착물내에만 존재하고 스티프너 링(15)내에는 존재하지 않는다는 것이다. 비록 도 15가 스티프너 점착물(16)내에 단일 갭(80)을 나타낸다고 하더라도, 전자 구조물(8)의 조립 전에 형성된 스티프너 점착물(16)내의 개구와 같이 펀치된(punched) 갭과 같은, 스티프너 점착물(16)내의 복수개의 그러한 갭(80)이 존재할 수 있다. 상기 갭(80)은 외부 모서리 근처(즉, 스티프너 점착물(16)의 외부(88)부근)을 제외하고 갭의 길이를 가로질러 어느곳에서나 박막(20)으로부터 스티프너 링(15)을 분리한다. 상기 갭(80)이, 박막(20)이 전자 캐리어 (30)의 구부러짐에 반응하여 다소 자유롭게 구부러지도록 허락하는데, 외부모서리에서 박막(20)에 대한 스티프너 링(15)의 점착적인 부착으로 인해 그러한 박막(20)의 구부러짐은 외부 모서리 근처(스티프너 점착물(16)의 외부(88) 부근)를 심각하게 구부러뜨린다. 비록 이러한 외부 모서리 효과가 바람직하지 않다 하더라도 도 15의 실시예는 도 4의 구조에서보다 박막(20)의 더욱 자유로운 구부러짐을 허락한다. 외부 모서리 효과는 전자 구조물(8)내의 대부분의 회로가 반도체 칩(10) 근처에 위치하고(도 1 참조) 외부 모서리 근처에는 위치하지 않는다는 사실에 의해 완화될 수 있다. 따라서, 박막(20)이 외부 모서리에서 균열된다 하더라도 그러한 국부적인 균열(cracking)은 전자 구조물(8)내의 회로에 손상을 야기하지는 않으며 감소된 박막(20)의 압박(constraint)은 솔더 부재(29) 상에 감소된 응력을 제공할 것이다.
본발명의 실시예는 예시의 목적으로 기재되었으며 당업자에게 다양한 변형및 변경이 자명할 것이다. 따라서, 첨부된 특허 청구 범위는 본발명의 범주 및 진정한 정신내에서 가능한 모든 변형과 변경을 포함하도록 의도되어진다.
종래 기술에서는, 회로 카드 조립 동안 제조자에 의한 회로 카드 취급, 진동 또는 충격, 회로 카드상에 가해지는 압력 프로브로부터 야기되는 힘, 구성 요소를 회로 카드에 솔더링 하는 동안 사용된 솔더 역류(reflow)등에 의해 회로 카드가 구부러질(flexure) 경우, 박막 내에서 물질에 대한 고 응력이 발생하여 전기적 고장 및 분쇄(fracture)와 같은 박막에 대한 손상을 잠재적으로 야기시키고 박막 물질내의 고도의 변형(strain)을 야기할 수 있었다. 본발명에 의하면 이와 같은 종래 기술의 문제점을 해결하여 회로 카드에 결합된 박막내에서, 회로카드의 휨에 의해 유도되는, 물질에 대한 응력이 감소되는 효과가 있다.

Claims (20)

  1. 전자 구조물에 있어서, 상기 구조물은
    전자 캐리어에 솔더로 결합된 박막과,
    제 1 및 제 2 표면을 구비한 스티프너 점착물에 의해 박막의 주변부에서 박막의 표면에 점착성으로 부착된 스티프너 링-여기서 스티프너 점착물의 제 1 표면의 일부는 박막 표면의 일부와 점착성 접착을 하고, 스티프너 점착물의 제 2 표면의 일부는 스티프너 링의 제 1 표면의 일부와 점착성 접착을 하고,상기 주변부는 적어도 하나의 능동 전자 구성요소를 유지하기 위해 적용된 박막의 내부에 대한 주변이고, 상기 박막의 주변부는 임의의 능동 전자 구성요소를 유지하기 위해 적용된 것이 아님-과,
    제 1 및 제 2 표면을 구비한 리드(lid) 점착물에 의해 스티프너 링의 제 2 표면의 일부에 점착성으로 부착된 열 리드-여기서, 리드 점착물의 제 1 표면의 일부는 스티프너 링의 제 2 표면의 일부와 점착성 접착을 하고, 리드 점착물의 제 2 표면의 일부는 열적 리드의 표면의 일부와 점착성 접촉을 하고, 공극 영역은 박막표면과 열 리드 표면의 사이에 배치됨-
    를 포함하는 전자 구조물.
  2. 제 1항에 있어서, 상기 공극 영역은 열 리드의 표면으로부터 박막의 표면까지 연장되는 갭을 포함하는 전자 구조물.
  3. 제 2항에 있어서, 상기 갭은 내부 말단 및 외부 말단을 포함하고, 상기 내부 말단은 스티프너 링의 내부, 스티프너 점착물의 내부 및 리드 점착물에 의해 경계가 정해지며, 상기 외부 말단은 스티프너 링의 외부, 스티프너 점착물의 외부에 의해 경계가 정해지며 리드 점착물에 의해 경계가 정하여지지 않는 전자 구조물.
  4. 제 2항에 있어서, 상기 갭은 내부 말단 및 외부 말단을 포함하고, 상기 내부 말단은 스티프너 링의 내부, 스티프너 점착물의 내부 및 리드 점착물에 의해 경계가 정해지며, 상기 외부 말단은 스티프너 링, 스티프너 점착물 및 리드 점착물의 어느것에 의해서도 경계가 정하여지지는 않는 전자 구조물.
  5. 제 1항에 있어서, 상기 스티프너 링은 제 1 부분과 제 1부분보다 두꺼운 제 2 부분을 포함하며 여기서 상기 공극 영역은 스티프너 링의 제 2 부분의 표면과 박막의 표면 사이에 배치되는 전자 구조물.
  6. 제 5항에 있어서, 상기 공극 영역은 스티프너 링의 제 2 부분의 표면으로부터 스티프너 점착물의 제 2 표면까지 연장되는 갭을 포함하는 전자 구조물.
  7. 제 6항에 있어서, 상기 갭은 폐쇄된 갭인 전자 구조물.
  8. 제 6항에 있어서, 상기 갭은 개방 갭인 전자 구조물.
  9. 제 1항에 있어서, 상기 공극 영역은 스티프너 링의 제 1 표면으로부터 박막의 표면으로 연장되는 폐쇄된 갭을 포함하고, 상기 갭은 내부말단 및 외부 말단을 포함하며. 상기 내부 말단은 스티프너 점착물의 내부에 의해 경계가 정하여지고 상기 외부 말단은 스티프너 점착물의 외부에의해서 경계가 정하여 지는 전자 구조물.
  10. 제 1항에 있어서, 박막에 결합된 반도체 칩을 추가로 더 포함하고, 상기 열 리드는 상기 반도체 칩과 점착 접촉을 하고 여기서 박막은 칩 캐리어를 포함하며 상기 전자 캐리어는 회로 카드를 포함하는 전자 구조물.
  11. 전자 구조물을 제조하는 방법에 있어서, 상기 방법은
    전자 캐리어에 솔더로(solderably)박막을 결합하는 단계와,
    제 1 표면 및 제 2 표면을 구비한 스티프너 점착물에 의해 박막의 주변부에 위치한 스티프너 링을 박막의 표면에 점착성으로 부착하는 단계-스티프너 점착물의 제 1 표면의 일부는 박막 표면의 일부와의 점착성으로 접착하고, 스티프너 점착물의 제 2 표면의 일부가 스티프너 링의 제 1 표면의 일부와의 점착성으로 접착하고, 주변부는 적어도 하나의 능동 전자 구성요소를 유지하기 위해 적용된 박막 내부의 주변부이며, 상기 박막의 주변부는 임의의 능동 전자 구성요소를 유지하기 위해 적용된 것이 아님-와,
    제 1 표면 및 제 2 표면을 구비한 리드 점착물에 의해 스티프너 링의 제 2표면의 일부에 열 리드를 점착성으로 부착시키는 단계-여기서, 리드 점착물의 제 1 표면의 일부는 스티프너 링의 제 2 표면의 일부와 점착성 접촉을 하고 , 리드 점착물의 제 2 표면의 일부가 열 리드의 표면의 일부와 점착성으로 접촉하며, 공극 영역은 박막의 표면과 열 리드의 표면 사이에 배치됨-
    를 포함하는 전자 구조물 제조방법.
  12. 제 11항에 있어서, 상기 공극 영역은 열 리드의 표면으로부터 박막의 표면까지 연장되는 갭을 포함하는 전자 구조물 제조방법.
  13. 제 12항에 있어서, 상기 갭은 내부 말단 및 외부 말단을 포함하고, 상기 내부 말단은 스티프너 링의 내부, 스티프너 점착물의 내부 및 리드 점착물에 의해 경계가 정해지며, 상기 외부 말단은 스티프너 링의 외부, 스티프너 점착물의 외부에 의해 경계가 정해지며 리드 점착물에 의해 경계가 정하여지지 않는 전자 구조물 제조방법.
  14. 제 12항에 있어서, 상기 갭은 내부 말단 및 외부 말단을 포함하고, 상기 내부 말단은 스티프너 링의 내부, 스티프너 점착물의 내부 및 리드 점착물에 의해 경계가 정해지며, 상기 외부 말단은 스티프너 링, 스티프너 점착물 및 리드 점착물의 어느것에 의해서도 경계가 정하여지지는 않는 전자 구조물 제조방법.
  15. 제 11항에 있어서, 상기 스티프너 링은 제 1 부분과 제 1부분보다 두꺼운 제 2 부분을 포함하며 여기서 상기 공극 영역은 스티프너 링의 제 2 부분의 표면과 박막의 표면 사이에 배치되는 전자 구조물 제조방법.
  16. 제 15항에 있어서, 상기 공극 영역은 스티프너 링의 제 2 부분의 표면으로부터 스티프너 점착물의 제 2 표면까지 연장되는 갭을 포함하는 전자 구조물 제조방법.
  17. 제 16항에 있어서, 상기 갭은 폐쇄된 갭인 전자 구조물 제조방법.
  18. 제 16항에 있어서, 상기 갭은 개방 갭인 전자 구조물 제조방법.
  19. 제 11항에 있어서, 상기 공극 영역은 스티프너 링의 제 1 표면으로부터 박막의 표면으로 연장되는 폐쇄된 갭을 포함하고, 상기 갭은 내부말단 및 외부 말단을 포함하며. 상기 내부 말단은 스티프너 점착물의 내부에 의해 경계가 정하여지고 상기 외부 말단은 스티프너 점착물의 외부에의해서 경계가 정하여 지는 전자 구조물 제조방법.
  20. 제 11항에 있어서, 반도체 칩을 박막에 결합시키는 단계-여기서 상기 열 리드는 반도체 칩과 점착 접촉을 하고 상기 박막은 칩 캐리어를 포함하며 상기 전자캐리어는 회로 카드를 포함함-를 더 포함하는 전자 구조물 제조 방법.
KR1020030063539A 2002-09-25 2003-09-15 응력 감소 스티프너 링 KR100637773B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/254,391 2002-09-25
US10/254,391 US6703704B1 (en) 2002-09-25 2002-09-25 Stress reducing stiffener ring

Publications (2)

Publication Number Publication Date
KR20040027332A true KR20040027332A (ko) 2004-04-01
KR100637773B1 KR100637773B1 (ko) 2006-10-24

Family

ID=31887863

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030063539A KR100637773B1 (ko) 2002-09-25 2003-09-15 응력 감소 스티프너 링

Country Status (3)

Country Link
US (1) US6703704B1 (ko)
JP (2) JP3872458B2 (ko)
KR (1) KR100637773B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440342B1 (ko) * 2012-09-20 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
WO2017105644A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Systems, methods and devices for stiffener construction for use in pick and place media

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744132B2 (en) * 2002-01-29 2004-06-01 International Business Machines Corporation Module with adhesively attached heat sink
US6943436B2 (en) * 2003-01-15 2005-09-13 Sun Microsystems, Inc. EMI heatspreader/lid for integrated circuit packages
US6956285B2 (en) * 2003-01-15 2005-10-18 Sun Microsystems, Inc. EMI grounding pins for CPU/ASIC chips
JP4067529B2 (ja) * 2003-03-26 2008-03-26 富士通株式会社 半導体装置
JP4115326B2 (ja) * 2003-04-15 2008-07-09 新光電気工業株式会社 半導体パッケージの製造方法
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US6909043B1 (en) 2003-11-12 2005-06-21 Sun Microsystems, Inc. EMI seal for system chassis
US7239507B1 (en) 2004-03-24 2007-07-03 Sun Microsystems, Inc. Slot frame with guide tabs for reducing EMI gaps
WO2005096731A2 (en) * 2004-03-30 2005-10-20 Honeywell International Inc. Heat spreader constructions, integrated circuitry, methods of forming heat speader contruictions, and methods of forming integrated circuitry
JP4846019B2 (ja) * 2007-02-27 2011-12-28 富士通株式会社 プリント基板ユニットおよび半導体パッケージ
US8313984B2 (en) 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
US7923850B2 (en) * 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US8216887B2 (en) 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8048794B2 (en) * 2009-08-18 2011-11-01 International Business Machines Corporation 3D silicon-silicon die stack structure and method for fine pitch interconnection and vertical heat transport
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
US10121734B2 (en) 2016-01-20 2018-11-06 Micron Technology, Inc. Semiconductor device
US10629545B2 (en) * 2017-03-09 2020-04-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10636746B2 (en) 2018-02-26 2020-04-28 International Business Machines Corporation Method of forming an electronic package
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998020533A2 (en) 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
US6051888A (en) * 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US6317333B1 (en) * 1997-08-28 2001-11-13 Mitsubishi Denki Kabushiki Kaisha Package construction of semiconductor device
US6002171A (en) 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US5909057A (en) 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US5949137A (en) * 1997-09-26 1999-09-07 Lsi Logic Corporation Stiffener ring and heat spreader for use with flip chip packaging assemblies
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
US6198635B1 (en) 1999-05-18 2001-03-06 Vsli Technology, Inc. Interconnect layout pattern for integrated circuit packages and the like
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
JP2000349178A (ja) * 1999-06-08 2000-12-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP3367554B2 (ja) 1999-10-13 2003-01-14 日本電気株式会社 フリップチップパッケージ
US6437436B2 (en) 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440342B1 (ko) * 2012-09-20 2014-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
WO2017105644A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Systems, methods and devices for stiffener construction for use in pick and place media
US9799610B2 (en) 2015-12-18 2017-10-24 Intel Corporation Plurality of stiffeners with thickness variation

Also Published As

Publication number Publication date
KR100637773B1 (ko) 2006-10-24
JP4366370B2 (ja) 2009-11-18
JP3872458B2 (ja) 2007-01-24
JP2006270108A (ja) 2006-10-05
JP2004118827A (ja) 2004-04-15
US6703704B1 (en) 2004-03-09

Similar Documents

Publication Publication Date Title
JP4366370B2 (ja) 電子部品実装構造体及びこれを形成するための方法
US11488886B2 (en) Semiconductor device
JP6962371B2 (ja) 高周波モジュール
EP0602298A1 (en) Process for dissipating heat from a semiconductor package
US7952177B2 (en) Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
JPH07221218A (ja) 半導体装置
JPH10308419A (ja) 半導体パッケージ及びその半導体実装構造
WO2018159453A1 (ja) モジュール
JPH11251483A (ja) 半導体装置
JP4975584B2 (ja) 半導体装置及び半導体装置の製造方法。
US11177189B2 (en) Module including heat dissipation structure
JP4986464B2 (ja) スロット付基板
US20190385956A1 (en) Semiconductor chip
JP4636827B2 (ja) 回路モジュール
JP4398223B2 (ja) 半導体装置
JP3303825B2 (ja) 半導体装置の製造方法
JP6322764B2 (ja) 回路基板の実装構造体および回路基板の実装方法
JP5437670B2 (ja) 電子回路ユニット
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP2005216878A (ja) 半導体パッケージ及びその実装構造
CN114551368A (zh) 一种封装结构
JPH11145321A (ja) 半導体装置
JP2002314015A (ja) 半導体装置
JP2005347659A (ja) 薄膜電子部品を備えた回路基板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee