KR20040023757A - 칩형 전자 부품 - Google Patents

칩형 전자 부품 Download PDF

Info

Publication number
KR20040023757A
KR20040023757A KR1020030062608A KR20030062608A KR20040023757A KR 20040023757 A KR20040023757 A KR 20040023757A KR 1020030062608 A KR1020030062608 A KR 1020030062608A KR 20030062608 A KR20030062608 A KR 20030062608A KR 20040023757 A KR20040023757 A KR 20040023757A
Authority
KR
South Korea
Prior art keywords
glass layer
alkali metal
electronic component
glass
ceramic
Prior art date
Application number
KR1020030062608A
Other languages
English (en)
Other versions
KR100498682B1 (ko
Inventor
기시모토아츠시
니이미히데아키
안도아키라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20040023757A publication Critical patent/KR20040023757A/ko
Application granted granted Critical
Publication of KR100498682B1 publication Critical patent/KR100498682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • C04B35/4682—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates based on BaTiO3 perovskite phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224—Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3262—Manganese oxides, manganates, rhenium oxides or oxide-forming salts thereof, e.g. MnO
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Glass Compositions (AREA)

Abstract

본 발명은 세라믹 소체(素體)의 표면에 유리층을 형성할 때에, 유리층에 금이나 균열에 의한 세라믹 소체에의 도금액 침입을 방지할 수 있으며, 충분한 내전압(耐電壓)을 얻을 수 있는 칩형 전자 부품을 제공하는 것을 목적으로 한다.
본 발명의 구성에 따르면, 세라믹 소체의 표면에 형성되는 단자 전극의 표면에, 도금막이 형성되어 이루어지는 칩형 전자 부품에 있어서, 상기 세라믹 소체의 표면 중에서 적어도 상기 단자 전극이 형성되어 있지 않은 부분에 유리층이 형성되고, 상기 유리층이 되는 유리에, Li, Na, 및 K에서 선택되는 알칼리 금속 원소 중 적어도 2종류가 포함되어 있으며, 또한 상기 알칼리 금속 원소의 원자 총량이 상기 유리의 산소를 제외하는 원자 총량 중 20atom%이상 포함되는 것을 특징으로 한다.

Description

칩형 전자 부품{Chip electronic component}
본 발명은 세라믹 소체의 표면에 형성되는 단자 전극에 도금막을 형성한 칩형 전자 부품에 관한 것이다.
최근, 전자 부품의 면실장 대응의 요구가 강해지고, 많은 전자 부품에 있어서 칩화가 진행되고 있다. 예를 들면, 적층형 PTC 서미스터는 BaTiO3로 이루어지는 세라믹 그린시트와 Ni 등의 도전성 분말을 포함하는 도전성 페이스트를 번갈아 적층하고, 이것을 일체 소성하여 세라믹 소체(素體)를 얻은 후, 세라믹 소체의 단면에 Ag 등의 단자 전극을 베이킹하여 제작된다.
이와 같이 하여 형성된 칩형 전자 부품을 기판에 실장할 때, 통상 솔더링이 행해지고 있다. 솔더링을 행할 때, 솔더의 온도가 단자 전극의 융점보다도 높은 경우, 및 솔더링에 필요로 하는 시간이 너무 긴 경우에 단자 전극이 용융하여 솔더 안으로 녹아 나오는, 이른바 솔더 침식이 발생하는 경우가 있다. 이 솔더 침식을 방지하기 위하여, 솔더링을 행하기 전에 단자 전극의 표면에 전해 도금법에 의해 Ni 등의 도금막을 형성하는 방법이 사용되고 있었다.
그러나, 세라믹 소체가 절연체라도, 세라믹 소체의 소결 밀도가 낮은 경우에는, 도금액이 세라믹 소체의 내부에 침입하여, 세라믹 소체의 특성이 열화한다. 또한, 반도체의 성질을 갖는 세라믹 소체에 베이킹된 단자 전극에 전해 도금을 실시하는 경우, 단자 전극이 베이킹되어 있지 않은 세라믹 소체에도 도금막이 형성된다는 문제가 발생한다.
이것을 해결하는 방법으로서, Na/Si 원자비가 0.6인 규산나트륨 수용액에 세라믹 소체를 침지하여, 세라믹 소체의 표면에 유리층을 형성한다는 방법이 사용되고 있었다(예를 들면, 일본국 특허공개공보 2002-43167호(제 2-3 페이지) 참조). 이와 같이 절연체인 유리층을 세라믹 소체의 표면에 형성함으로써, 도금막이 형성되는 것을 방지할 수 있었다. 또한, 유리 분말에, 알칼리 금속 원소 중 1종류를 다량으로 함유시킴으로써, 유리의 융점이 낮아지기 때문에, 세라믹층과 유리층의 수축량의 차이를 저감할 수 있으며, 유리층에 금이 발생하는 것을 방지할 수 있다고 생각되고 있었다.
그러나, 알칼리 금속 원소 중 1종류를 다량으로 함유한 유리에 의해 유리층이 형성된 칩형 전자 부품은 통전(通電) 시험을 행한 결과, 내전압(耐電壓)이 대폭으로 저하하는 것을 알 수 있었다. 그래서, 본 발명의 목적은 세라믹 소체의 표면에 유리층을 형성할 때에, 유리층에 금이나 균열에 의한 세라믹 소체에의 도금액 침입을 방지할 수 있음과 아울러, 충분한 내전압을 얻을 수 있는 칩형 전자 부품을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 칩형 전자 부품의 한 실시예를 나타내는 개략 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 적층형 PTC 서미스터2 : 세라믹층
3 : 내부 전극 4 : 세라믹 소체
5 : 단자 전극6 : 유리층
7 : Ni도금막`8 : Sn도금막
본 발명은 상기 과제를 해결하기 위하여, 본원 제 1의 칩형 전자 부품은 세라믹 소체의 표면에 형성되는 단자 전극의 표면에, 도금막이 형성되어 이루어지는 칩형 전자 부품에 있어서, 상기 세라믹 소체의 표면 중에서 적어도 상기 단자 전극이 형성되어 있지 않은 부분에 유리층이 형성되고, 상기 유리층이 되는 유리에, Li, Na, 및 K에서 선택되는 알칼리 금속 원소 중 적어도 2종류가 포함되어 있으며, 또한 상기 알칼리 금속 원소의 원자 총량이 상기 유리의 산소를 제외하는 원자 총량 중 20atom%이상 포함되는 것을 특징으로 한다.
이와 같은 칩형 전자 부품을 사용함으로써, 유리층에 금이나 균열이 발생하는 것을 방지할 수 있음과 아울러 칩형 전자 부품의 내전압이 저하하는 것을 방지할 수 있다. 보다 구체적으로 설명하면, 유리층이 되는 유리에 알칼리 금속 원소가 다량으로 포함되는 경우, 알칼리 금속 원소가 이온화하여 이온 전도가 발생한다. 이에 따라 칩형 전자 부품의 표면을 전류가 흐르고, 내전압이 급격하게 저하하는것이 판명되었다. 그래서, 본 발명자들은 이온 전도가 알칼리 이온의 전유 위치를 경유하여 발생하는 것으로부터, 미리 2종류 이상의 알칼리 이온을 사용함으로써 2종류 이상의 전유 위치를 발생시키고, 각각의 알칼리 이온의 움직임을 억제시키는 것에 착안하였다. 이와 같은 구성으로 함으로써, 유리층이 되는 유리에 알칼리 원소가 다량으로 포함되어 있어도, 칩형 전자 부품의 내전압의 저하를 방지할 수 있다. 이와 아울러, 종래보다도 유리에 알칼리 원소를 다량으로 포함시킬 수 있으며, 유리의 융점을 더욱 저하시키는 것이 가능해지기 때문에, 유리의 금이나 균열을 보다 방지할 수 있다.
또한, 본원 제 2 발명의 칩형 전자 부품은 상기 알칼리 금속 원소로서, 적어도 Li와 K가 포함되는 것이 바람직하다. 이와 같이 2종류 이상의 알칼리 금속 원소로서, Li와 K의 조합을 선택하는 경우, Li이온과 K이온의 이온 반경의 차이가 크기 때문에, 보다 이온 전도를 억제할 수 있다. 또한, 칩형 전자 부품의 특성에 영향을 주지 않고 저렴하게 제조할 수 있으며, 대량 생산에 적합하다.
또한, 본원 제 3 발명의 칩형 전자 부품은 유리층에 포함되는 알칼리 금속 원소 중, 함유량이 많은 상위 2종류의 알칼리 금속 원소의 원자비가 2:8∼8:2인 것이 바람직하다. 유리층에 포함되는 알칼리 금속 원소의 원자비를 이와 같은 범위로 함으로써, 상술한 이온 전도를 보다 효과적으로 억제하고, 현저한 내전압 저하 억제 효과를 발휘할 수 있다.
또한, 본원 제 4 발명의 칩형 전자 부품은 상기 세라믹 소체가 반도체 세라믹으로 구성되어 있는 것이 바람직하다. 세라믹 소체가 반도체 세라믹인 경우, 세라믹 소체에 도금막이 형성되기 쉬우나, 제 1 또는 제 2 발명과 같이 구성함으로써 도금막이 형성되는 것을 방지할 수 있기 때문에, 보다 유용하다.
<발명의 실시형태>
이하, 본원 발명의 칩형 전자 부품을 도면에 기초하여 상세하게 설명한다.
도 1은 본원 발명의 칩형 전자 부품의 한 실시예를 나타내는 개략 단면도이다. 본원 발명의 칩형 전자 부품(1)은 세라믹층(2)과 내부 전극(3)과 전기적으로 접속되도록 단자 전극(5)이 형성되어 있다. 세라믹 소체(4)의 표면에는 유리층(6)이 형성되어 있으며, 단자 전극(5)의 표면에는 Ni도금막(7)과 Sn도금막(8)이 형성되어 있다.
이 유리층(6)이 되는 유리에 포함되는 알칼리 금속 원소로서 구체적으로 사용되는 것은 Li(이온 반경:0.068), Na(이온 반경:0.097), 및 K(이온 반경:0.133)이다. 이와 같은 알칼리 금속 원소 중에서 2종류 이상을 함유시킴으로써, 알칼리 금속 원소의 이온 전도를 방지할 수 있다. 이 2종류 이상의 알칼리 금속 원소의 조합으로서, 다양한 조합을 생각할 수 있으나, Li와 K의 조합이 보다 바람직하다. 이 2종류의 알칼리 금속의 조합은 이온 반경의 차이가 커서 이온 전도를 보다 방지하는 것이 가능해지며, 또한 칩형 전자 부품의 전기 특성에 영향을 주지 않고 저렴하게 제조할 수 있다.
또한, 유리층에 포함되는 알칼리 금속 원소 중, 함유량이 많은 상위 2종류의 알칼리 금속 원소의 원자비가 2:8∼8:2인 것이 바람직하다. 이 범위 외인 경우, 2종류 이상의 전유 위치를 발생시킴으로써 얻어지는 효과가 약해진다.
또한, 이 2종류 이상의 알칼리 금속 원소의 원자 총량이 유리에 포함되는 산소를 포함하지 않는 원자의 총량 중 20atom%이상인 것이 바람직하다. 이에 따라, 유리층(6)에 균열이나 금이 발생하는 것을 방지할 수 있다. 알칼리 금속 원소의 원자 총량이 유리에 포함되는 산소를 제외하는 원자 총량 중 20atom%보다도 적은 경우, 유리의 융점을 저하시킨다는 효과가 약해진다. 이 때문에, 유리층(6)과 세라믹층(2)의 수축량을 저감할 수 없고, 유리층(6)에 균열이나 금이 발생하기 때문에 바람직하지 않다. 상한은 특별히 한정하지 않으나, 알칼리 금속 원소의 원자 총량이 유리에 포함되는 산소를 제외하는 원자 총량 중 70atom%이하가 바람직하다. 이것보다도 많은 경우, 유리가 얻어지지 않아, 세라믹 소체(4)의 표면에 유리층(6)으로서 형성되지 않는다.
또한, 유리층(6)을 형성하는 방법으로서, 유리 분말을 유기 바인더와 함께 유기 용제에 분산 혼합하고, 유리 페이스트로서 세라믹 소체(4)의 단면에 도포 베이킹한다는 방법을 사용할 수 있다. 그 외에도, 유리 분말을 물에 녹여서 유리 수용액을 생성하고, 세라믹 소체(4)를 유리 수용액에 침지하고 건조시킴으로써 유리층(6)을 형성할 수 있으나, 이들에 한정되는 것은 아니다.
또한, 세라믹층(2)으로서 사용하는 세라믹은 반도체, 유전체, 압전체, 자성체, 및 절연체 등의 어떠한 것이라도 좋다. 특히 반도체 세라믹에 있어서는 현저한 효과가 발생하는데, 반도체 세라믹으로서는 PTC 특성을 갖는 티탄산 바륨계 외에, NTC 특성을 갖는 천이(遷移) 원소계 산화물, 배리스터(varistor) 특성을 갖는 산화 아연계 등을 들 수 있으나 이것에 한정되는 것은 아니다.
또한, 단자 전극(5)은 Ag 이외에 Pd, Ag－Pd, Pt 등의 산화하기 어려운 귀금속 분말을 사용하여 형성되는 것이 바람직하지만, 비산화성 분위기에서 베이킹할 수 있다면, Ni, Cu 등의 비금속(卑金屬) 분말을 사용해도 된다. 한편, 단자 전극(5)의 형성 방법으로서는, 소성후의 세라믹 소체(4)에 도전성 페이스트를 도포하여 베이킹하는 방법 외에, 세라믹층(2)과 내부 전극(3)이 되는 Ni전극 페이스트와 단자 전극(5)이 되는 도전성 페이스트를 동시 소성함으로써 세라믹 소체(4)의 양 단면에 단자 전극(5)을 형성하는 방법을 채용할 수 있다. 구체적으로는, 세라믹층(2)이 되는 세라믹 그린시트와, 내부 전극(3)이 되는 Ni전극 페이스트를 번갈아 겹쳐 쌓아서 압착하고, 일정한 칫수로 절단하여 얻어진 그린 칩의 단면에 단자 전극용 도전성 페이스트를 도포한 후, 환원성 분위기 중에서 일체 소성함으로써 세라믹 소체(4)의 단면에 단자 전극(5)을 형성한다. 또한, 도금막으로서는, Ni도금막(7)과 Sn도금막(8)을 형성하고 있으나, 단자 전극(5)에 사용한 금속 분말과의 화합성(compatibility)에 의해 적절하게 변경할 수 있으며, 상기의 도금막 이외에도 솔더 도금 등을 사용할 수 있다.
이하, 본 발명의 칩형 전자 부품의 제조 방법에 대하여, 칩형 PTC 서미스터의 제작과 아울러, 더욱 구체적으로 설명한다.
<실시예 1>
우선, 출발 원료로서, BaTiO3, TiO2, Sm2O3, 및 MnCO3를 준비하여 이하의 식을 만족하도록 조합하였다.
(Ba0.997Sm0.003)TiO3＋0.0005Mn
다음으로, 조합한 분말에 순수한 물을 첨가하여 지르코니아볼과 함께 16시간 혼합 분쇄하고, 건조 후 1200℃에서 2시간 하소하고, 분쇄하여 하소 분말을 얻었다. 이 하소 분말에, 유기 바인더, 분산제, 및 물을 첨가하고, 지르코니아볼과 함께 10시간 혼합하여, 세라믹 슬러리를 얻었다. 이 세라믹 슬러리를 닥터블레이드법에 의해 시트 형상으로 성형하고, 건조시켜 세라믹 그린시트를 얻었다. 다음으로, 세라믹 그린시트의 주면(主面)상에, 스크린 인쇄에 의해 원하는 패턴이 되도록 Ni전극 페이스트를 도포하였다. 그 후, Ni전극 페이스트가 세라믹 그린시트를 개재하여 대향하도록 세라믹 그린시트를 겹쳐 쌓고, 또한 Ni전극 페이스트를 도포하지 않은 보호용 세라믹 그린시트를 상하에 배치하여 압착하며, 2.2mm×1.4mm×1.4mm의 칫수로 절단하여 그린 칩을 얻었다. 한편, 그린 칩의 양 단면에 Ni전극 페이스트가 번갈아 도출되도록 하였다. 이 그린 칩을 H2/N2＝3%의 환원 분위기하에 있어서 1200℃에서 2시간 소성하여 세라믹층(2)과 내부 전극(3)이 번갈아 적층된 세라믹 소체(4)를 얻었다.
다음으로, 표 1의 시료 1∼시료 19에 나타내는 조성이 되도록 알칼리 유리 수용액을 준비하였다. 한편, 여기에서의 알칼리 유리 수용액의 고형분은 20wt%로 하였다. 이 알칼리 유리 수용액에, 상기와 같이 하여 제작한 세라믹 소체(4)를 침지하고, 건조한 후, 대기중에서 600℃에서 베이킹하여 유리층(6)을 형성하였다. 이 유리층(6)을 형성하는 공정을 2회 반복함으로써 유리층(6)을 2층 형성하였다. 다음으로 유리층(6)이 형성된 세라믹 소체(4)의 양 단면에, Ag분말을 유기 비이클(organic vehicle) 중에 분산시켜 얻은 도전성 페이스트를 도포하였다. 다음으로, 대기중 700℃에서 도전성 페이스트를 베이킹함과 아울러 세라믹 소체(4)와 단자 전극(5) 사이에 존재하고 있는 유리층(6)을 단자 전극(5) 중에 확산시킴으로써, 세라믹 소체(4)와 단자 전극(5)의 도통(導通)을 확보된 상태로 하였다. 한편, 이 도전성 페이스트의 베이킹 공정이 세라믹 소체(4)의 재산화를 겸하고 있다. 마지막으로 단자 전극(5)이 형성된 세라믹 소체(4)에 전해 도금법에 의해, Ni도금(7)과 Sn도금(8)을 순서대로 도금 성막(成膜)하고, 이에 따라 적층형 PTC 서미스터(1)를 얻었다.
시료번호 조성(mol%) 조성식 알칼리금속량(atom%)
제 1 알칼리 금속원소 제 2 알칼리 금속원소 SiO2
*1 Li 4 K 4 92 4(Li2O)4(K2O)92(SiO2) 14.8
*2 Li 5 K 5 90 5(Li2O)5(K2O)90(SiO2) 18.2
3 Li 6 K 6 88 6(Li2O)6(K2O)88(SiO2) 21.4
4 Li 8 K 8 84 8(Li2O)8(K2O)84(SiO2) 27.6
5 Li 10 K 10 80 10(Li2O)10(K2O)80(SiO2) 33.3
6 Li 15 K 15 70 15(Li2O)15(K2O)70(SiO2) 46.2
*7 Li 20 - 0 80 20(Li2O)80(SiO2) 33.3
*8 K 20 - 0 80 20(K2O)80(SiO2) 33.3
*9 Na 20 - 0 80 20(Na2O)80(SiO2) 33.3
*10 Na 4 K 4 92 4(Na2O)4(K2O)92(SiO2) 14.8
*11 Na 5 K 5 90 5(Na2O)5(K2O)90(SiO2) 18.2
12 Na 6 K 6 88 6(Na2O)6(K2O)88(SiO2) 21.4
13 Na 10 K 10 80 10(Na2O)10(K2O)80(SiO2) 33.3
14 Li 17 K 3 80 17(Li2O)3(K2O)80(SiO2) 33.3
15 Li 16 K 4 80 16(Li2O)4(K2O)80(SiO2) 33.3
16 Li 15 K 5 80 15(Li2O)5(K2O)80(SiO2) 33.3
17 Li 5 K 15 80 5(Li2O)15(K2O)80(SiO2) 33.3
18 Li 4 K 16 80 4(Li2O)16(K2O)80(SiO2) 33.3
19 Li 3 K 17 80 3(Li2O)17(K2O)80(SiO2) 33.3
이상의 시료를 사용하여 이하의 점에 대하여 특성 및 물성의 평가를 행하고, 그 결과를 표 2에 나타내었다.
(유리의 균열이나 금의 유무)
시료 1∼시료 19의 적층형 PTC 서미스터의 세라믹 소체의 표면에 형성되어 있는 유리층의 표면을 광학 현미경에 의해 균열, 또는 금을 판단하였다.
(도금액 침입의 유무)
시료 1∼시료 19의 적층형 PTC 서미스터로부터, Ni도금, 및 Sn도금막이 형성되어 있는 단자 전극을 박리하였다. 그리고, 단자 전극이 박리된 세라믹 소체를 산으로 용해하여 용액상(溶液狀)으로 하고, 이 용액 중에 포함되는 Sn의 함유량을, Sn원소가 갖는 광에너지와 나머지 조성물이 갖는 광에너지의 차이로 정량분석하는 ICP－AES분석에 의해 평가하였다.
(내전압)
세라믹 소체 표면에 있어서의 이온 전도의 유무를 조사하기 위하여, 시료 1∼시료 19의 적층형 PTC 서미스터에, 소정의 전압을 3분간씩 인가하였다. 그리고 3분간의 전압 인가에 의해 적층형 PTC 서미스터가 파괴되는 전압(내전압)을 측정하였다. 한편, 얻어진 내전압의 수치는 소수점 이하를 반올림하였다.
시료 번호 유리의 균열의유무 도금액의 침입세라믹 소체중의 Sn량(ppm) 내전압(V)
*1 있음 65 6
*2 있음 25 15
3 없음 ≤10 23
4 없음 ≤10 24
5 없음 ≤10 23
6 없음 ≤10 22
*7 없음 ≤10 12
*8 없음 ≤10 13
*9 없음 ≤10 12
*10 있음 45 8
*11 있음 20 13
12 없음 ≤10 20
13 없음 ≤10 20
14 없음 ≤10 15
15 없음 ≤10 22
16 없음 ≤10 22
17 없음 ≤10 22
18 없음 ≤10 22
19 없음 ≤10 16
표 2로부터 알 수 있는 바와 같이, 본 발명의 청구범위에 해당하는 시료 3∼6, 및 12∼19에 대해서는, 유리의 균열이 발생하고 있지 않으며, 도금액의 침입도 10ppm이하로 문제없을 정도로밖에 발생하고 있지 않는 것을 알 수 있다. 또한, 시료 3∼시료 6, 및 12∼19의 유리를 사용하여 유리층이 형성된 칩형 전자 부품의 내전압은 모두 약 15V이상으로, 충분한 내전압이 얻어지고 있는 것을 알 수 있다. 특히 2종류 이상의 알칼리 금속 원소의 조합으로서 Li와 K를 사용하고 있으며, 그 원자비가 2:8∼8:2의 범위 내에 있는 시료 3∼6, 15∼18에 대해서는, 내전압이 약 22V이상으로 우수하다는 것을 알 수 있다. 한편, 알칼리 금속 원소가 유리의 산소를 제외하는 원자 총량 중 20atom%보다도 적은 시료 1, 2, 10 및 11에 대해서는, 알칼리 금속 원소의 충분한 효과가 얻어지지 않아 유리에 균열이 발생하고, 도금액이 25ppm이상 침입하는 것을 알 수 있다. 또한, 적어도 2종이상의 알칼리 금속 원소를 포함하고 있지 않은 시료 7∼시료 9에 대해서는, 유리의 균열이 발생하지 않아, 도금액의 침입은 충분히 방지할 수 있으나, 이온 전도가 발생하여 충분한 내전압이 얻어지지 않는 것을 알 수 있다. 또한, 유리층에 포함되는 알칼리 금속 원소 중, 함유량이 많은 상위 2종류의 알칼리 금속 원소의 원자비가 2:8∼8:2의 범위 외에 있는 시료 14, 19에 대해서는 본 발명의 범위 내이지만, 약간 내전압이 저하하는 것을 알 수 있다.
이상과 같이, 본 발명에 따르면, 본원 제 1 발명의 칩형 전자 부품을 사용함으로써, 유리층에 금이나 균열이 발생하는 것을 방지할 수 있음과 아울러 충분한 내전압을 갖는 칩형 전자 부품을 얻을 수 있다.
또한, 본원 제 2 발명의 칩형 전자 부품을 사용함으로써, 2종류 이상의 알칼리 금속 원소로서, Li원소와 K원소의 조합을 선택하는 경우, Li이온과 K이온의 이온 반경의 차이가 크기 때문에, 보다 이온 전도를 억제할 수 있다. 또한, 칩형 전자 부품의 특성에 영향을 주지 않고 저렴하게 제조할 수 있으며, 대량 생산에 적합하다.
또한, 본원 제 3 발명과 같이, 유리층에 포함되는 알칼리 금속 원소 중, 함유량이 많은 상위 2종류의 알칼리 금속 원소의 원자비가 2:8∼8:2로 함으로써, 이온 전도를 보다 효과적으로 억제하고, 현저한 내전압 저하 억제 효과를 발휘할 수 있다.
또한, 본원 제 4 발명과 같이 도금액이 침입하기 쉬운 반도체 세라믹이어도, 세라믹 소체에 도금액이 침입하는 것을 방지하고, 칩형 전자 부품의 내전압의 저하를 방지하는데 보다 유용하다.

Claims (4)

  1. 세라믹 소체(素體)의 표면에 형성되는 단자 전극의 표면에, 도금막이 형성되어 이루어지는 칩형 전자 부품으로서,
    상기 세라믹 소체의 표면 중에서 적어도 상기 단자 전극이 형성되어 있지 않은 부분에 유리층이 형성되고,
    상기 유리층이 되는 유리에, Li, Na, 및 K에서 선택되는 알칼리 금속 원소 중 적어도 2종류가 포함되어 있으며, 또한 상기 알칼리 금속 원소의 원자 총량이 상기 유리의 산소를 제외하는 원자 총량 중 20atom%이상 포함되는 것을 특징으로 하는 칩형 전자 부품.
  2. 제 1 항에 있어서, 상기 알칼리 금속 원소로서, 적어도 Li와 K가 포함되는 것을 특징으로 하는 칩형 전자 부품.
  3. 제 1 항 또는 제 2 항에 있어서, 유리층에 포함되는 알칼리 금속 원소 중, 함유량이 많은 상위 2종류의 알칼리 금속 원소의 원자비가 2:8∼8:2인 것을 특징으로 하는 칩형 전자 부품.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 세라믹 소체가 반도체 세라믹으로 구성되어 있는 것을 특징으로 하는 칩형 전자 부품.
KR10-2003-0062608A 2002-09-10 2003-09-08 칩형 전자 부품 KR100498682B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002264579 2002-09-10
JPJP-P-2002-00264579 2002-09-10
JPJP-P-2003-00289321 2003-08-07
JP2003289321A JP4311124B2 (ja) 2002-09-10 2003-08-07 チップ型電子部品

Publications (2)

Publication Number Publication Date
KR20040023757A true KR20040023757A (ko) 2004-03-18
KR100498682B1 KR100498682B1 (ko) 2005-07-01

Family

ID=31996133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0062608A KR100498682B1 (ko) 2002-09-10 2003-09-08 칩형 전자 부품

Country Status (5)

Country Link
US (1) US6791163B2 (ko)
JP (1) JP4311124B2 (ko)
KR (1) KR100498682B1 (ko)
CN (1) CN1303621C (ko)
TW (1) TWI239020B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611188B1 (ko) * 2004-07-26 2006-08-10 조인셋 주식회사 어레이형 다중 칩 부품 및 이의 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586963B1 (ko) * 2004-05-04 2006-06-08 삼성전기주식회사 유전체 형성용 조성물, 이로 제조된 캐패시터층 및 이를포함하는 인쇄회로기판
JP4227597B2 (ja) * 2005-04-01 2009-02-18 Ｔｄｋ株式会社 バリスタ
JP4970318B2 (ja) 2007-06-12 2012-07-04 Ｔｄｋ株式会社 積層型ｐｔｃサーミスタ及びその製造方法
EP2015318B1 (en) 2007-06-12 2012-02-29 TDK Corporation Stacked PTC thermistor and process for its production
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法
JP4998800B2 (ja) * 2008-07-17 2012-08-15 Ｔｄｋ株式会社 積層チップバリスタおよびその製造方法
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
CN101789294B (zh) * 2009-12-16 2012-03-07 深圳顺络电子股份有限公司 电子元件及其制作方法
JP5212660B2 (ja) * 2010-08-04 2013-06-19 Ｔｄｋ株式会社 積層型セラミックｐｔｃ素子の製造方法
JP5218499B2 (ja) * 2010-08-23 2013-06-26 Ｔｄｋ株式会社 セラミック積層電子部品の製造方法
JP5304757B2 (ja) 2010-09-06 2013-10-02 Ｔｄｋ株式会社 セラミック積層ｐｔｃサーミスタ
DE112013005441B4 (de) 2012-11-15 2022-01-05 Murata Manufacturing Co., Ltd. Thermistor mit positivem Temperaturkoeffizienten und Herstellungsverfahren für denselben
JP6416188B2 (ja) 2013-03-14 2018-10-31 ダウ シリコーンズ コーポレーション 硬化性シリコーン組成物、導電性シリコーン粘着剤、これらの製造及び使用方法、並びにこれらを含有する電気デバイス
WO2014150302A1 (en) 2013-03-14 2014-09-25 Dow Corning Corporation Conductive silicone materials and uses
WO2020040197A1 (ja) * 2018-08-23 2020-02-27 三菱マテリアル株式会社 保護膜付きサーミスタおよびその製造方法
CN112567484B (zh) * 2018-08-23 2022-08-12 三菱综合材料株式会社 热敏电阻及热敏电阻的制造方法
JP7268393B2 (ja) * 2019-02-22 2023-05-08 三菱マテリアル株式会社 サーミスタの製造方法
CN112802647B (zh) * 2021-01-13 2021-11-23 江苏新林芝电子科技股份有限公司 一种耐还原性气氛强的正温度系数陶瓷热敏电阻元件及其制备方法
WO2024100941A1 (ja) * 2022-11-11 2024-05-16 株式会社村田製作所 電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878208A (ja) * 1994-06-30 1996-03-22 Tdk Corp ガラス封止型サーミスタ素子およびその製造方法
JPH08115804A (ja) * 1994-10-14 1996-05-07 Murata Mfg Co Ltd 表面実装型セラミック電子部品とその製造方法
JPH08264372A (ja) * 1995-03-17 1996-10-11 Taiyo Yuden Co Ltd 無電解メッキ膜付電子部品の製造方法
JPH1070012A (ja) * 1996-06-03 1998-03-10 Matsushita Electric Ind Co Ltd バリスタの製造方法
JP3555563B2 (ja) * 1999-08-27 2004-08-18 株式会社村田製作所 積層チップバリスタの製造方法および積層チップバリスタ
JP3460683B2 (ja) * 2000-07-21 2003-10-27 株式会社村田製作所 チップ型電子部品及びその製造方法
JP2002050536A (ja) * 2000-07-31 2002-02-15 Murata Mfg Co Ltd 耐還元性誘電体セラミックおよび積層セラミックコンデンサ
JP2003151805A (ja) * 2001-11-15 2003-05-23 Murata Mfg Co Ltd チップ型電子部品およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611188B1 (ko) * 2004-07-26 2006-08-10 조인셋 주식회사 어레이형 다중 칩 부품 및 이의 제조방법

Also Published As

Publication number Publication date
JP4311124B2 (ja) 2009-08-12
JP2004128488A (ja) 2004-04-22
TW200418053A (en) 2004-09-16
TWI239020B (en) 2005-09-01
KR100498682B1 (ko) 2005-07-01
CN1487534A (zh) 2004-04-07
US6791163B2 (en) 2004-09-14
US20040048052A1 (en) 2004-03-11
CN1303621C (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
KR100498682B1 (ko) 칩형 전자 부품
US9328014B2 (en) Ceramic electronic component and glass paste
US10636541B2 (en) Conductive paste and method for forming terminal electrodes of multilayer ceramic component
CN104282438A (zh) 陶瓷电子部件及其制造方法
JP3636075B2 (ja) 積層ｐｔｃサーミスタ
JP2009509906A (ja) 銅製電極に使用するｃｏｇ誘電体組成物
KR100476158B1 (ko) 글래스 코팅막을 갖는 세라믹 칩 소자 및 그의 제조방법
KR102527726B1 (ko) 적층 세라믹 콘덴서
JP2008130770A (ja) 電子部品及びその製造方法
KR100433950B1 (ko) 도전성 페이스트 및 세라믹 전자 부품
US11842854B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
US20230386748A1 (en) Multilayer ceramic electronic device
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
US10593475B2 (en) Multi-layer ceramic capacitor
CN115036135A (zh) 陶瓷电子部件
JP2004099378A (ja) 絶縁性ガラスセラミックおよびこれを用いた積層電子部品
CN215911261U (zh) 芯片型半导体陶瓷电子元件
JP3985352B2 (ja) 導電性ペースト及びそれを用いたセラミック電子部品
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
CN115036131A (zh) 陶瓷电子部件
JPH04293214A (ja) チップ型電子部品用導電性ペースト
JP4419487B2 (ja) 酸化物磁器組成物、セラミック多層基板およびセラミック電子部品
JPH05129152A (ja) 積層磁器コンデンサ及びその製造方法
JP2003151805A (ja) チップ型電子部品およびその製造方法
JPH0447448B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 14