KR102527726B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR102527726B1
KR102527726B1 KR1020180128821A KR20180128821A KR102527726B1 KR 102527726 B1 KR102527726 B1 KR 102527726B1 KR 1020180128821 A KR1020180128821 A KR 1020180128821A KR 20180128821 A KR20180128821 A KR 20180128821A KR 102527726 B1 KR102527726 B1 KR 102527726B1
Authority
KR
South Korea
Prior art keywords
conductor layer
ceramic
main component
base conductor
layer
Prior art date
Application number
KR1020180128821A
Other languages
English (en)
Other versions
KR20190051807A (ko
Inventor
노리히로 아라이
다께시 노사끼
마스미 이시이
조지 아리가
히로유끼 모떼끼
마나부 오자와
Original Assignee
다이요 유덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이요 유덴 가부시키가이샤 filed Critical 다이요 유덴 가부시키가이샤
Publication of KR20190051807A publication Critical patent/KR20190051807A/ko
Application granted granted Critical
Publication of KR102527726B1 publication Critical patent/KR102527726B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/252Terminals the terminals being coated on the capacitive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

외부 전극에의 악영향을 억제할 수 있는 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서는, 세라믹 유전체층과, 철족 이외의 전이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와, 상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고, 상기 외부 전극은, 상기 세라믹 적층체에 접하여 형성되며 철족 이외의 전이 금속 혹은 귀금속을 주성분으로 하는 하지 도체층과, 상기 하지 도체층을 덮는 제1 도금층을 구비하고, 상기 하지 도체층에 있어서, 상기 세라믹 적층체와 접하지 않는 2차상에 있어서의 Si 및 B의 합계 농도는, 0.3wt% 이하인 것을 특징으로 한다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
근년의 전자 기기의 다기능화나 고주파수화에 수반하여, 적층 세라믹 콘덴서의 고용량화ㆍ소형화ㆍ고주파 영역에 있어서의 등가 직렬 저항(Equivalent Series Resistance : ESR)의 저감 등의 각종 특성의 개량ㆍ개선이 요구되고 있다. 이들 용도로 사용되는 적층 세라믹 콘덴서의 외부 전극으로서는, 적층 세라믹 콘덴서의 세라믹 적층체 소성 후에 베이킹한 후부착 외부 전극과, 적층 세라믹 콘덴서의 세라믹 적층체 소성 시에 동시에 소성하는 동시 소성 외부 전극이 있다.
후부착 외부 전극에 있어서의 소결 온도의 저온화, 단자 전극의 고착력의 확보 등을 목적으로 하여, 외부 전극을 형성하는 도전성 페이스트에 Si나 B를 포함하는 유리 성분이 첨가되는 것이 알려져 있다(예를 들어, 특허문헌 1 참조). 또한, 동시 소성의 외부 전극에 있어서는, 소결 온도의 지연화를 목적으로 하여, 소체부의 유전체와 동일 혹은 유사한 유전체 분말을 첨가하지만(예를 들어, 특허문헌 2 참조), 이들 유전체 성분에는 Si나 B를 포함하는 것이 알려져 있다.
국제 공개 제WO2014/175013호 일본 특허 공개 제2000-348964호 공보
그러나, 외부 전극 중의 Si나 B를 포함하는 유리 성분은, 내부 전극층과 외부 전극의 계면, 소체와 외부 전극의 계면, 외부 전극 표면 등에 석출되기 쉬워진다. 이와 같이 석출된 유리 성분은, 저항 성분으로서 고주파 영역에서의 ESR을 악화(증가)시키거나, 도금 부착성을 악화시키거나, 도금 시에 용해된 공극에 도금액이 침입하여 땜납 파열이나 신뢰성의 저하를 야기하는 등, 외부 전극에 악영향을 미칠 우려가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 외부 전극에의 악영향을 억제할 수 있는 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
본 발명에 관한 적층 세라믹 콘덴서는, 적층 세라믹 콘덴서는, 세라믹 유전체층과, 철족 이외의 전이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와, 상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고, 상기 외부 전극은, 상기 세라믹 적층체에 접하여 형성되며 철족 이외의 전이 금속 혹은 귀금속을 주성분으로 하는 하지 도체층과, 상기 하지 도체층을 덮는 제1 도금층을 구비하고, 상기 하지 도체층에 있어서, 상기 세라믹 적층체와 접하지 않는 2차상에 있어서의 Si 및 B의 합계 농도는, 0.3wt% 이하인 것을 특징으로 한다.
상기 적층 세라믹 콘덴서에 있어서, 상기 하지 도체층의 상기 2차상은, 상기 세라믹 유전체층의 주성분과 동일한 세라믹을 포함하고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 2차상에 포함되는 상기 세라믹은, CaZrO3를 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 세라믹 유전체층은, CaZrO3를 주성분으로 해도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 제1 도금층을 덮고, 상기 제1 도금층의 주성분의 전이 금속과는 상이한 전이 금속을 주성분으로 하는 제2 도금층을 구비하고 있어도 된다.
상기 적층 세라믹 콘덴서에 있어서, 상기 하지 도체층 및 상기 제1 도금층은, Cu를 주성분으로 하고, 상기 제2 도금층은, Sn을 주성분으로 해도 된다.
본 발명에 따르면, 외부 전극에의 악영향을 억제할 수 있는 적층 세라믹 콘덴서를 제공할 수 있다.
도 1은 실시 형태에 관한 적층 세라믹 콘덴서를 예시하는 도면.
도 2의 (a) 내지 (c)는 도 1의 점선으로 둘러싼 영역의 확대도.
도 3은 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면.
도 4의 (a)는 금속상의 측정 결과를 나타내고, (b)는 금속상과 2차상의 계면의 측정 결과를 나타내고, (c)는 2차상의 측정 결과를 나타내는 도면.
이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
(실시 형태)
도 1은 실시 형태에 관한 적층 세라믹 콘덴서(100)를 예시하는 도면이다. 또한, 도 1에서 예시하는 적층 세라믹 콘덴서(100)는, 일 실시 형태이며, 도 1에 도시한 형상 이외의 것에도 적용할 수 있다. 또한, 어레이에 사용할 수도 있다.
도 1에서 예시한 바와 같이, 적층 세라믹 콘덴서(100)는, 대략 직육면체 형상의 세라믹 적층체(10)와, 적어도 1쌍의 외부 전극(20a, 20b)을 구비한다. 세라믹 적층체(10)는 세라믹 유전체층(30)과 내부 전극층(40)이 교대로 적층된 구조를 갖는다. 또한, 도 1에 있어서, 세라믹 유전체층(30)의 해치를 생략하였다. 세라믹 적층체(10)에 있어서, 적층된 복수의 내부 전극층(40)은 교대로 상이한 단부면에 노출되도록 적층되어 있다. 본 실시 형태에 있어서는, 적층된 복수의 내부 전극층(40)은 대향하는 2단부면에 교대로 노출되도록 적층되어 있다. 외부 전극(20a)은 당해 2단부면의 한쪽에 형성되어 있다. 외부 전극(20b)은 당해 2단부면의 다른 쪽에 형성되어 있다.
세라믹 유전체층(30)은, 일반식 ABO3로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 비화학 양론 조성의 ABO3 를 포함한다. 예를 들어, 당해 세라믹 재료로서, CaZrO3(지르콘산칼슘), BaTiO3(티타늄산바륨), CaTiO3(티타늄산칼슘), SrTiO3(티타늄산스트론튬), 페로브스카이트 구조를 형성하는 Ba1 -x- yCaxSryTi1 - zZrzO3(0≤x≤1, 0≤y≤1, 0≤z≤1) 등을 사용할 수 있다.
내부 전극층(40)은 철족(Fe(철), Co(코발트), Ni(니켈)) 이외의 전이 금속(Cu(구리) 등)을 주성분으로 하는 도전 박막이다.
외부 전극(20a, 20b)은, 세라믹 적층체(10)에 접하여 형성된 하지 도체층(21)과, 하지 도체층(21)에 접하여 덮는 제1 도금층(22)과, 제1 도금층(22)에 접하여 덮는 제2 도금층(23)을 구비한다. 하지 도체층(21)은, 세라믹을 함유하고, 철족 이외의 전이 금속(Cu 등) 혹은 귀금속(Ag(은), Au(금), Pt(백금), Pd(팔라듐) 등)을 주성분으로 한다. 하지 도체층(21)이 철족 이외의 전이 금속 혹은 귀금속을 주성분으로 하기 때문에, 양호한 고주파 특성을 얻을 수 있다. 하지 도체층(21)은, 예를 들어 4㎛ 내지 10㎛ 정도의 두께를 갖는다.
하지 도체층(21)은, 세라믹 적층체(10)의 소성 후에 세라믹 적층체(10)에 베이킹하거나(이하, 후부착이라 칭함), 세라믹 적층체(10)의 소성 시에 동시에 소성(이하, 동시 소성이라 칭함)함으로써 형성할 수 있다.
후부착의 경우에는, 하지 도체층(21)의 소결 온도의 제어, 하지 도체층(21)의 고착력의 제어 등을 목적으로 하여, 하지 도체층(21)에 유리 성분 등이 첨가되는 경우가 있다. 이 경우, 하지 도체층(21)에 2차상이 석출된다. 2차상이란, 하지 도체층(21)의 주성분 금속의 결정과 상이한 조성을 갖는 상이다. 동시 소성의 경우에는, 하지 도체층(21)의 소결성의 제어를 목적으로 하여, 세라믹 유전체층(30)과 동일 혹은 유사한 성분 등의 공재나, 첨가제가 첨가되는 경우가 있다. 이 경우에 있어서도, 하지 도체층(21)에 2차상이 석출된다.
후부착의 경우에는, 유리 성분으로서 Si(규소)나 B(붕소)를 첨가하는 경우가 있다. 동시 소성의 경우에는, 공재나 첨가제에 Si나 B가 포함되는 경우가 있다. 이들 Si나 B는, 유리 성분으로서 석출된다. 따라서, 하지 도체층(21)에 있어서, 유리 성분이 2차상으로서 석출된다. 유리 성분은, 특별히 한정되는 것은 아니지만, 1종 이상의 망목 형성 산화물과 1종 이상의 망목 수식 산화물을 포함하는 비정질체이다. 예를 들어, 망목 형성 산화물로서, B2O3, SiO2 등을 들 수 있다. 망목 수식 산화물로서, Al2O3, ZnO, CuO, Li2O, Na2O, K2O, MgO, CaO, BaO, ZrO2, TiO2 등을 들 수 있다.
유리 성분이 많이 첨가되면, 도 2의 (a)에서 예시한 바와 같이, 내부 전극층(40)과 하지 도체층(21)의 계면, 세라믹 유전체층(30)과 하지 도체층(21)의 계면, 하지 도체층(21)의 표면 등에, 유리 성분을 많이 포함하는 2차상(24)이 석출되기 쉬워진다. 또한, 도 2의 (a)는 도 1의 점선으로 둘러싼 영역의 확대도이다. 이 경우, 유리 성분이, 저항 성분으로서 고주파 영역에서의 ESR을 악화(증가)시키거나, 제1 도금층(22)의 도금 부착성을 악화시키거나, 제1 도금층(22)의 도금 처리 시에 용해된 공극에 도금액이 침입하여 땜납 파열이나 신뢰성의 저하를 야기하는 등의 악영향을 미치는 요인이 된다.
한편, 유리 성분량이 적은 2차상(24)은, 내부 전극층(40)과 하지 도체층(21)의 계면, 세라믹 유전체층(30)과 하지 도체층(21)의 계면, 하지 도체층(21)의 표면 등에 있어서 석출되기 어려워진다. 그 결과, 내부 전극층(40)과 하지 도체층(21)의 계면, 세라믹 유전체층(30)과 하지 도체층(21)의 계면, 하지 도체층(21)의 표면 등에 있어서의 유리 성분량이 적어진다. 따라서, 본 실시 형태에 있어서는, 하지 도체층(21)에 첨가하는 유리 성분량을 적게 하거나, 또는 하지 도체층(21)에 유리 성분을 첨가하지 않는다. 구체적으로는, 하지층(21)에 접하지 않는 각 2차상(24)에 있어서의 Si 및 B의 합계 농도를 0.3wt% 이하로 한다. 이 경우, 도 2의 (b)에서 예시한 바와 같이, 내부 전극층(40)과 하지 도체층(21)의 계면, 세라믹 유전체층(30)과 하지 도체층(21)의 계면, 하지 도체층(21)의 표면 등에 있어서의 2차상(24)의 석출이 억제된다. 또한, 도 2의 (b)는 도 1의 점선으로 둘러싼 영역의 확대도이다. 그것에 의해, 유리 성분의 악영향이 억제되어, 고주파 영역에서의 ESR을 저하시킬 수 있고, 제1 도금층(22)의 도금 부착성이 양호해지고, 땜납 파열이나 제1 도금층(22)의 신뢰성의 저하를 억제할 수 있다. 또한, 유리 성분의 영향을 보다 억제하기 위해, 하지층(21)에 접하지 않는 각 2차상(24)에 있어서의 Si 및 B의 합계 농도를 0.2wt% 이하로 하는 것이 바람직하다. 또한, 세라믹 유전체층(30)으로부터 유리 성분이 확산되어 오는 경우도 있다. 이 경우, 도 2의 (c)에서 예시한 바와 같이, 세라믹 유전체층(30)에 접하는 2차상(24)이 석출되는 경우가 있다. 이 경우에 있어서는, 세라믹 유전체층(30)에 접하는 2차상(24)에 있어서의 Si 및 B의 합계 농도는, 0.3wt%를 상회하고 있어도 된다.
또한, 하지 도체층(21)에 대한 유리 성분의 첨가량을 적게 하거나, 또는 하지 도체층(21)에 유리 성분을 첨가하지 않음으로써, 하지 도체층(21)의 광범위에 있어서의 각 2차상(24)의 Si 및 B의 합계 농도의 평균값은 낮아진다. 따라서, 1000배의 배율의 SEM 화상에서 확인할 수 있었던 모든 2차상(24)의 Si 및 B의 합계 농도의 평균값이 0.3wt% 이하로 되어 있어도 된다.
예를 들어, 2차상(24)은 세라믹 유전체층(30)의 주성분 세라믹을 주성분으로 하는 것이 바람직하다. 예를 들어, 세라믹 유전체층(30)의 주성분 세라믹이 CaZrO3인 경우에는, 2차상(24)도 CaZrO3를 주성분으로 하는 것이 바람직하다.
또한, 적층 세라믹 콘덴서(100)의 실장 시에 사용하는 땜납과의 친화성을 고려하면, 제1 도금층(22)의 형성에 Ni 도금을 사용하는 것이 바람직하다. 제2 도금층(23)은, 제1 도금층(22)의 주성분의 전이 금속과는 상이한 전이 금속을 주성분으로 하는 것이 바람직하다. 예를 들어, 적층 세라믹 콘덴서(100)의 실장에 사용하는 땜납과의 친화성을 고려하여, 제2 도금층(23)은 Sn(주석) 등의 전이 금속을 주성분으로 하는 것이 바람직하다. 고주파대의 전기 특성을 고려하면, Ni 등의 비투자율이 높은 철족 전이 금속 성분이 신호선 상에 존재하는 것은, 고주파 영역에 있어서의 표피 효과에 의해 저항 성분이 증가된다. 그 결과, 유전 손실의 증대를 초래할 우려가 있다. 따라서, 제1 도금층(22)의 주성분 및 제2 도금층(23)의 주성분으로서 철족 이외의 전이 금속(Cu, Sn 등)을 사용하는 것이 바람직하다.
계속해서, 적층 세라믹 콘덴서(100)의 제조 공정에 대하여 설명한다. 도 3은 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
(원료 분말 제작 공정)
먼저, 세라믹 유전체층(30)의 주성분의 세라믹 재료의 분말에, 목적에 따라서 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는, Mg(마그네슘), Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀뮴), Er(에르븀), Tm(툴륨) 및 Yb(이테르븀))의 산화물, 및, Co, Ni, Li(리튬), B, Na(나트륨), K(칼륨) 및 Si의 산화물 혹은 유리를 들 수 있다. 예를 들어, 먼저, 세라믹 재료의 분말에 첨가 화합물을 포함하는 화합물을 혼합하여 하소를 행한다. 계속해서, 얻어진 세라믹 재료의 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 재료의 분말을 제조한다.
다음에, 얻어진 세라믹 재료의 분말에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 프탈산디옥틸(DOP) 등의 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코터법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 5 내지 20㎛의 띠 형상의 유전체 그린 시트를 도공하여 건조시킨다.
(적층 공정)
다음에, 유전체 그린 시트의 표면에, 내부 전극 형성용 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층(40)의 패턴을 배치한다. 내부 전극층 형성용 도전 페이스트는, 내부 전극층(40)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라서 기타 보조제를 포함하고 있다. 바인더 및 용제는, 상기한 세라믹 페이스트와 마찬가지의 것을 사용할 수 있다. 또한, 내부 전극 형성용 도전 페이스트에는, 공재로서, 세라믹 유전체층(30)의 주성분의 세라믹 재료를 분산시켜도 된다.
다음에, 내부 전극층 패턴이 인쇄된 유전체 그린 시트를 소정의 크기로 펀칭하고, 펀칭된 유전체 그린 시트를, 기재를 박리한 상태에서, 내부 전극층(40)과 세라믹 유전체층(30)이 교대로 되도록, 또한 내부 전극층(40)이 세라믹 유전체층(30)의 길이 방향 양 단부면에 단연이 교대로 노출되어 극성이 상이한 한 쌍의 외부 전극에 교대로 인출되도록, 소정 층수(예를 들어 4 내지 50층)만큼 적층하여, 대략 직육면체 형상의 성형체를 얻는다. 또한, 적층체의 상하에는 커버층으로 되는 유전체 그린 시트가 적층되어 있다.
(도포 공정)
다음에, 얻어진 적층체의 내부 전극층 패턴이 노출되는 2단부면에, 하지 도체층 형성용 도전 페이스트를 도포한다. 그것에 의해, 성형체를 얻는다. 하지 도체층 형성용 도전 페이스트는, 하지 도체층(21)의 주성분 금속의 분말과, 바인더와, 용제와, 필요에 따라 기타 보조제를 포함하고 있다. 바인더 및 용제는, 상기한 내부 전극층 형성용 도전 페이스트와 마찬가지의 것을 사용할 수 있다. 또한, 하지 도체층 형성용 도전 페이스트에는, 공재로서, 예를 들어 세라믹 유전체층(30)의 주성분의 세라믹 재료를 분산시킨다. 단, 하지 도체층 형성용 도전 페이스트에는, Si 및 B를 포함시키지 않거나, 매우 소량의 Si 및 B만을 포함시킨다.
(소성 공정)
다음에, 얻어진 성형체를, 예를 들어 H2가 1.5체적% 정도인 환원 분위기 중에 있어서, 900℃ 내지 1050℃ 정도의 온도에서 2시간 정도 소성한다. 그것에 의해, 세라믹 유전체층(30) 및 내부 전극층(40)의 소성과, 하지 도체층(21)의 베이킹을 동시에 행할 수 있어, 적층 세라믹 콘덴서(100)의 반제품을 얻을 수 있다.
(제1 도금 형성 공정, 제2 도금 형성 공정)
다음에, 반제품의 하지 도체층(21) 상에, 전해 도금에 의해 제1 도금층(22)을 형성한다. 또한, 제1 도금층(22) 상에, 전해 도금에 의해 제2 도금층(23)을 형성한다.
본 실시 형태에 관한 제조 방법에 따르면, 하지 도체층 형성용 도전 페이스트에, 유리 성분을 첨가하지 않거나, 매우 소량의 유리 성분을 첨가하기 때문에, 유리 성분량이 억제된다. 그것에 의해, 2차상(24)에 있어서의 Si 및 B의 합계 농도를 0.3wt% 이하로 할 수 있다. 이 경우, 도 2의 (b)에서 예시한 바와 같이, 내부 전극층(40)과 하지 도체층(21)의 계면, 세라믹 유전체층(30)과 하지 도체층(21)의 계면, 하지 도체층(21)의 표면 등에 있어서의 유리 성분의 석출이 억제된다. 그 결과, 유리 성분의 악영향이 억제되어, 고주파 영역에서의 ESR을 저하시킬 수 있고, 제1 도금층(22)의 도금 부착성이 양호해지고, 땜납 파열이나 제1 도금층(22)의 신뢰성의 저하를 억제할 수 있다. 또한, 유리 성분의 영향을 보다 억제하기 위해, 2차상(24)에 있어서의 Si 및 B의 합계 농도를 0.2wt% 이하로 하는 것이 바람직하다.
[실시예]
이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.
(실시예 1 내지 3)
세라믹 유전체층(30)의 주성분의 세라믹 재료로서, CaZrO3를 사용하였다. 또한, Zr에 대한 Ca의 몰 비율(Ca/Zr)을 1.05로 하였다. 세라믹 유전체층(30)에, BN(3.5mol%), SiO2(3.5mol%), Li2CO3(1.75mol%), 및 MnCO3(3.5mol%)를 첨가재로서 첨가하였다. 내부 전극층(40)의 주성분으로서, Cu를 사용하였다. 외부 전극(20a, 20b)의 하지 도체층(21)의 주성분으로서 Cu를 사용하고, 공재로서 CaZrO3를 6중량부 첨가하였다. 하지 도체층 형성용 도전 페이스트에는, Si 및 B 모두 포함시키지 않았다. 동시 소성의 조건으로서, H2가 1.5체적% 정도의 환원 분위기, 980℃의 소성 온도로 하였다. 제1 도금층(22)에는, Ni를 사용하였다. 제1 도금층의 두께를 5㎛로 하였다. 제2 도금층(23)에는, Sn을 사용하였다. 제2 도금층(23)의 두께를 2.5㎛로 하였다. 실시예 1에서는, 적층 세라믹 콘덴서(100)의 사이즈를, 길이 0.4㎜, 폭 0.2㎜, 높이 0.2㎜로 하였다. 실시예 2에서는, 적층 세라믹 콘덴서(100)의 사이즈를, 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜로 하였다. 실시예 3에서는, 적층 세라믹 콘덴서(100)의 사이즈를, 길이 2.0㎜, 폭 1.25㎜, 높이 0.95㎜로 하였다.
(비교예)
비교예에서는, 적층체의 소성 후에 하지 도체층 형성용 도전 페이스트를 도포하고, 질소 분위기 중에서, 800℃에서의 베이킹을 행하였다. 하지 도체층 형성용 도전 페이스트에, CaZrO3는 첨가하지 않고, 망목 형성 산화물로서 SiO2 및 B2O3, 망목 수식 산화물로서 Na2O, Al2O3, TiO2 및 ZnO를 사용한 유리 성분을 첨가제로서 6중량부 첨가하였다. 그 밖의 조건은, 실시예 1과 마찬가지로 하였다.
(분석)
하지 도체층(21)에 있어서 세라믹 유전체층(30)과 접하지 않는 2차상(24)의 각 성분을 EPMA에 의해 측정하였다. 측정 개소는, 하지 도체층(21)의 금속상(하지 도체층(21)의 금속 부분을 중심으로 한 점), 금속상과 2차상의 계면(금속상과 2차상이 접하는 부분을 중심으로 한 점), 2차상(2차상을 중심으로 한 점)으로 하였다. 또한, EPMA의 측정 조건은, 표 1에 나타낸다.
Figure 112018105983324-pat00001
도 4의 (a)는 금속상의 측정 결과를 나타낸다. 도 4의 (b)는 금속상과 2차상의 계면의 측정 결과를 나타낸다. 도 4의 (c)는 2차상의 측정 결과를 나타낸다. 도 4의 (a) 및 도 4의 (b)에 도시한 바와 같이, 금속상, 금속상과 2차상의 계면에 있어서는, 실시예 1 내지 3 중 어느 것에 있어서도, Si 및 B의 합계 농도가 0.3wt% 이하였다. 한편, 비교예에 있어서는, 금속상, 금속상과 2차상의 계면 중 어느 것에 있어서도, Si 및 B의 합계 농도가 0.4wt% 이상이었다. 게다가, 도 4의 (c)에서 예시한 바와 같이, 2차상에 있어서는, 실시예 1 내지 3에서는 Si 및 B의 합계 농도가 0.3wt% 이하였지만, 비교예에서는 Si 농도가 7.0wt%, B 농도가 15.0wt%로 되었다. 이것은, 첨가제로서 유리 성분을 첨가하였기 때문이다. 또한, 실시예 1 내지 3 중 어느 개소에 있어서도, B는 검출되지 않았다.
다음에, 내부 전극층(40)과 하지 도체층(21)의 접속 상태를 확인한 결과, 비교예에서는, 내부 전극층(40)과 하지 도체층(21)의 계면에 2차상(24)이 확인되고, 일부가 접속 불량의 상태였다. 이에 반해, 실시예 1 내지 3에서는, 내부 전극층(40)과 하지 도체층(21)의 계면에 2차상(24)이 거의 확인되지 않고, 내부 전극층(40)과 하지 도체층(21)의 접속 상태가 양호하였다. 다음에, 1㎓의 Q값을 측정한 결과, 실시예 1 내지 3에서는 양호한 것에 반해, 비교예에서는 20% 정도 저하되어 있는 것이 확인되었다. 이것은, 내부 전극층(40)과 하지 도체층(21)의 접속 상태가, 주파수 특성에 영향을 미친 것으로 생각된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정한 실시예에 한정되는 것은 아니고, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형ㆍ변경이 가능하다.
10 : 세라믹 적층체
20a, 20b : 외부 전극
21 : 하지 도체층
22 : 제1 도금층
23 : 제2 도금층
30 : 세라믹 유전체층
40 : 내부 전극층
100 : 적층 세라믹 콘덴서

Claims (6)

  1. 세라믹 유전체층과, 철족 이외의 전이 금속을 주성분으로 하는 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 상이한 단부면에 노출되도록 형성된 세라믹 적층체와,
    상기 세라믹 적층체의 상기 내부 전극층이 노출되는 단부면에 형성된 적어도 1쌍의 외부 전극을 구비하고,
    상기 외부 전극은, 상기 세라믹 적층체에 접하여 형성되며 철족 이외의 전이 금속 혹은 귀금속을 주성분으로 하는 하지 도체층과, 상기 하지 도체층을 덮는 제1 도금층을 구비하고,
    상기 하지 도체층은, 상기 세라믹 적층체와 접하지 않는 2차상인 제1 부분과, 상기 세라믹 적층체와 접하는 2차상인 제2 부분을 포함하고,
    상기 하지 도체층에 있어서, 상기 제1 부분은, Si 및 B의 적어도 한쪽을 포함하고, 상기 제1 부분에 있어서의 Si 및 B의 합계 농도는, 0.3wt% 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 하지 도체층의 상기 제1 부분 및 상기 제2 부분은, 상기 세라믹 유전체층의 주성분과 동일한 세라믹을 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제2항에 있어서,
    상기 제1 부분 및 상기 제2 부분에 포함되는 상기 세라믹은, CaZrO3를 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 세라믹 유전체층은, CaZrO3를 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 도금층을 덮고, 상기 제1 도금층의 주성분의 전이 금속과는 상이한 전이 금속을 주성분으로 하는 제2 도금층을 구비하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제5항에 있어서,
    상기 하지 도체층 및 상기 제1 도금층은, Cu를 주성분으로 하고,
    상기 제2 도금층은, Sn을 주성분으로 하는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020180128821A 2017-11-07 2018-10-26 적층 세라믹 콘덴서 KR102527726B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017214392A JP6996945B2 (ja) 2017-11-07 2017-11-07 積層セラミックコンデンサ
JPJP-P-2017-214392 2017-11-07

Publications (2)

Publication Number Publication Date
KR20190051807A KR20190051807A (ko) 2019-05-15
KR102527726B1 true KR102527726B1 (ko) 2023-05-03

Family

ID=66327580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180128821A KR102527726B1 (ko) 2017-11-07 2018-10-26 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US10930436B2 (ko)
JP (1) JP6996945B2 (ko)
KR (1) KR102527726B1 (ko)
CN (1) CN109755020B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020068262A (ja) * 2018-10-23 2020-04-30 株式会社村田製作所 誘電体磁器組成物及び積層セラミックコンデンサ
KR102671970B1 (ko) 2019-08-16 2024-06-05 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7421313B2 (ja) * 2019-11-22 2024-01-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7432470B2 (ja) 2020-08-27 2024-02-16 太陽誘電株式会社 電子部品、回路基板および電子部品の製造方法
JP2023057491A (ja) * 2021-10-11 2023-04-21 株式会社村田製作所 積層セラミックコンデンサ
WO2024034187A1 (ja) * 2022-08-10 2024-02-15 太陽誘電株式会社 電子部品、回路基板、電子機器および電子部品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017027987A (ja) * 2015-07-16 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993425B2 (ja) * 1995-12-20 1999-12-20 株式会社村田製作所 積層セラミックコンデンサ
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3039417B2 (ja) * 1997-02-07 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3535998B2 (ja) 1999-03-29 2004-06-07 太陽誘電株式会社 積層セラミック電子部品
JP3391322B2 (ja) * 1999-12-10 2003-03-31 株式会社村田製作所 積層コンデンサ及びその製造方法
JP2002198253A (ja) 2000-12-27 2002-07-12 Kyocera Corp セラミック電子部品及び導電性ペースト
JP4776913B2 (ja) * 2004-01-08 2011-09-21 Tdk株式会社 積層型セラミックコンデンサ及びその製造方法
JP4826881B2 (ja) 2005-05-25 2011-11-30 株式会社村田製作所 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP2011162401A (ja) * 2010-02-10 2011-08-25 Murata Mfg Co Ltd 誘電体セラミックおよび積層セラミックコンデンサ
CN104145317B (zh) 2012-03-05 2016-12-21 株式会社村田制作所 电子部件
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101771742B1 (ko) * 2012-11-26 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품
JP5950033B2 (ja) 2013-04-25 2016-07-13 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP6287882B2 (ja) * 2014-03-27 2018-03-07 株式会社村田製作所 積層セラミックコンデンサ
US9633793B2 (en) * 2014-09-09 2017-04-25 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6520610B2 (ja) * 2015-09-25 2019-05-29 Tdk株式会社 電子部品
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN105957710B (zh) * 2016-05-12 2018-08-31 广东风华高新科技股份有限公司 陶瓷生坯的研磨方法及多层陶瓷电容器的制备方法
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017027987A (ja) * 2015-07-16 2017-02-02 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
JP6996945B2 (ja) 2022-01-17
US10930436B2 (en) 2021-02-23
CN109755020A (zh) 2019-05-14
CN109755020B (zh) 2022-04-01
KR20190051807A (ko) 2019-05-15
JP2019087627A (ja) 2019-06-06
US20190139704A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102527726B1 (ko) 적층 세라믹 콘덴서
CN109559892B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
US11688556B2 (en) Ceramic electronic device with inflected external electrodes
CN110223840B (zh) 层叠陶瓷电容器的制造方法和层叠陶瓷电容器
CN107452504B (zh) 多层陶瓷电容器以及多层陶瓷电容器的制造方法
JP2021122068A (ja) 積層セラミックコンデンサの製造方法
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
US11842854B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
KR20210063238A (ko) 세라믹 전자 부품 및 그 제조 방법
KR20210060319A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2017216358A (ja) 積層セラミックコンデンサ
US11232909B2 (en) Multilayer ceramic capacitor
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
US11763993B2 (en) Ceramic electronic device and mounting substrate
JP2019021817A (ja) 積層セラミックコンデンサおよびその製造方法
US11756733B2 (en) Ceramic electronic device
US20240212938A1 (en) Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component
KR20240104031A (ko) 적층 세라믹 전자 부품, 및 적층 세라믹 전자 부품의 제조 방법
CN118263027A (en) Laminated ceramic electronic device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant