KR20040023274A - 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법 - Google Patents

요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법 Download PDF

Info

Publication number
KR20040023274A
KR20040023274A KR1020020054975A KR20020054975A KR20040023274A KR 20040023274 A KR20040023274 A KR 20040023274A KR 1020020054975 A KR1020020054975 A KR 1020020054975A KR 20020054975 A KR20020054975 A KR 20020054975A KR 20040023274 A KR20040023274 A KR 20040023274A
Authority
KR
South Korea
Prior art keywords
package
stack
substrate
bga
tape
Prior art date
Application number
KR1020020054975A
Other languages
English (en)
Other versions
KR100608349B1 (ko
Inventor
백형길
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020054975A priority Critical patent/KR100608349B1/ko
Publication of KR20040023274A publication Critical patent/KR20040023274A/ko
Application granted granted Critical
Publication of KR100608349B1 publication Critical patent/KR100608349B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 요철 형상의 스택기판을 사용한 BGA 스택 패키지 및 그 제조방법에 관한 것으로, 종래의 TSOP나 SOJ 타입 패키지의 스택구조는 사이즈 및 높이가 커지는 단점이 있었고, 폴디드 스택 패키지(Folded Stack Package)를 구현하는 경우, 테이프를 접는 과정에서 테이프에 데미지(damage)가 가해지고, 접는 공정을 진행하는데 어려움이 있기 때문에 양산에 어려움이 있었다.
본 발명은, 패키지 실장을 위한 홈이 형성되어 요철 형상을 가진 스택 기판을 제작하고, 그 스택기판의 홈에 BGA 패키지를 실장하되, 트레이스를 통해 솔더볼을 전기적으로 접속하고, 비아홀을 통해 외부와 전기적으로 연결하는 스택 솔더볼을 부착하여 패키지를 구성한다. 또 본 발명은, 상부에 TSOP 타입과 같은 패키지를 추가하여 스택함으로써 3개이상의 패키지를 스택할 수 있고, 스택 솔더볼을 이용하여 다층으로 접합 함으로써 4쌍 이상의 패키지를 스택 할 수도 있다.

Description

요철 형상의 스택기판을 사용한 ＢＧＡ 스택 패키지 및 그 제조방법{BGA stack package and it's fabrication using stack substrate with high and low form}
본 발명은 BGA 스택 패키지에 관한 것으로, 특히 패키지를 실장하기 위한 영역을 하프 에칭으로 형성한 스택 기판을 제작하고, 트레이스(trace)와 솔더 볼을 이용하여 적층된 패키지를 전기적으로 도통되게 함으로써 높이를 최소화 할 수 있도록 한 요철 형상을 가진 스택 기판을 이용한 BGA 스택 패키지 및 그 제조방법에 관한 것이다.
도 1은 종래 스택 패키지의 일예를 보인 구조도로서, 이에 도시된 바와 같이, 하부 패키지(11)의 상부 몸체를 일반적인 SOJ 타입보다 작게 형성함에 따라 하부 패키지(11)의 리드프레임(11a)중 상면에 노출된 부분(13) 위에 또다른 SOJ 패키지(12)의 리드프레임(12a)을 접착하는 구조를 가지고 있다.
그런데 이러한 방식은, 모듈에 실장된 포인트부터 하부 칩까지의 길이보다 상부측의 칩까지의 길이가 길게 됨에 따라 전기의 특성 차이를 보이게 된다는 문제점이 있다.
또한 도 2는 종래 스택 패키지의 다른예를 보인 구조도로서, 이에 도시된 바와 같이, 두개의 칩(21)(22)을 업셋과 다운셋으로 접착하고 각각의 리드프레임(21a)(22a)을 트랜스퍼-몰딩한 후에 트림/포밍을 같이 진행하는 구조를갖고 있다.
상기 도 2와 같은 구조에서는 2개의 리드프레임(21a)(22a)을 동시에 트림/포밍을 함에따라 정확한 아웃리드 형상이 나오지 않으며, 트림 펀치등의 마모가 쉽게 발생될 우려가 있다. 또한, 패키지의 내부에 2개의 칩(21)(22)을 위치하도록 함에 따라 2개의 칩중에 1개의 칩이라도 불량일 경우 사용을 할 수 없는 경우가 발생된다.
또한, 도 3은 종래 스택 패키지의 또다른 예를 보인 구조도로서, 이에 도시된 바와 같이, SOJ 및 TSOP 타입의 패키지(31)에서 아웃리드(31a)의 측면 경사각을 조정하여 그 아웃리드(31a)의 경사진 측면에 측면 리드(32a)만 형성된 별도의 패키지(32)를 접착시켜 2개의 패키지(31)(32)를 적층한 구조를 갖고 있다.
그러나, 측면부위에 2개의 리드가 접착됨에 따라 리드가 정확한 각도로 포밍되어야 하는 문제점들을 들수 있다.
또한, 도 4는 종래 스택 패키지의 또다른 예를 보인 구조도로서, 이에 도시된 바와 같이, 별도의 리드(43)를 사용하여 각 패키지(41)(42)에서 형성된 아웃리드(41a)(42a)와의 연결을 한 후에 별도로 사용한 리드(43)의 끝부분을 꺽어 TSOP 타입의 리드 형상으로 만들어서 실장이 가능토록 한 구조를 갖고 있다.
상기 도 4와 같은 구조는, 별도의 리드를 사용함에따라 원가 상승의 원인이 되고, 적층하는데 있어서 복잡한 공정을 거침에 따라 이 또한 원가 상승의 원인이 되어 전체적인 고가 패키징이 되는 단점이 있다.
상기와 같은 종래 기술에 있어서는, 전체적인 패키지 높이가 높아진다는 문제점과, 아웃리드를 이용하여 스택을 함에 따라 최종 패키지의 형상은 TSOP 또는 SOJ 타입을 이루게 되므로 패키지 몸체보다 리드의 폭이 커지게 되어 CSP(Chip scale package)의 구현이 어렵다는 문제점이 있었다.
또한, 상기와 같은 TSOP 또는 SOJ타입이 아닌 BGA 타입에서 폴디드 스택 패키지(Folded Stack Package)를 구현하는 경우, 테이프를 접는 과정에서 테이프에 데미지(damage)가 가해지고, 접히는 부분에서 응력이 발생하여 전기적 접속이 끊어질 우려가 있으며, 접는 공정을 진행하는데 어려움이 있기 때문에 양산에 어려움이 있었다.
본 발명의 목적은, BGA로 스택 패키지를 구현하는데 있어서 기판을 접거나 변형을 가하지 않고, 패키지 외곽으로 형성된 기판에 솔더 볼을 직접 연결함으로써 스택 패키지를 구현하기 위한 것이다.
또한, 본 발명의 다른 목적은, 기존의 BGA 스택 패키지를 구현하기 위해서는 기존의 솔더 볼에 의해 패키지 높이가 높은 경향이 있으나 본 발명에서는 스택 기판을 하프 에칭(half etching)하여 그 요홈부에 패키지를 실장함으로써 높이를 최소화 할 수 있도록 하기 위한 것이다.
또한, 본 발명의 또 다른 목적은, 적어도 2개의 칩을 스택 기판을 이용하여 스택한 패키지에 있어서 그 상부에 TSOP 타입과 같은 패키지를 추가하여 스택함으로써 3개이상의 패키지를 스택 할 수 있도록 하기 위한 것이다.
또한, 본 발명의 또 다른 목적은, 스택 기판에 접착한 솔더볼을 이용하여 다층으로 접합 함으로써 4쌍 이상의 패키지를 스택 할 수 있도록 하기 위한 것이다.
도 1 내지 도 4는 종래 SOJ 또는 TSOP 타입 스택 패키지의 예를 보인 구조도.
도 5는 본 발명에 의한 요철 형상의 스택기판을 사용한 BGA 스택 패키지 구조도.
도 6a 내지 도 6d는 본 발명에 의한 스택기판의 제조 공정도.
도 7은 본 발명에 의한 다른 실시예를 보인 스택 패키지 구조도.
도 8은 본 발명에 의한 또다른 실시예를 보인 스택 패키지 구조도.
<도면의 주요 부분에 대한 부호의 설명>
100, 100a, 100b :스택 기판 110, 120 : 패키지 실장홈
130, 140 : 트레이스 150 : 측벽부
160 : 비아홀 170 : 스택 솔더볼
210, 220 : 상하부 패키지 211, 221 : 패키지의 솔더볼
310, 320 : UV 테이프 400 : 픽-업 툴
500 : TSOP 타입 패키지 510 : 아웃리드
600 : 접착제
상기 목적을 달성하기 위한 본 발명은, 패키지를 실장하기 위한 실장홈이 형성된 스택 기판을 구비하고, BGA 패키지를 패키지 실장홈에 접착하여 스택 패키지를 구성하되, 상기 스택 기판은, 패키지가 실장될 수 있도록 기판의 상하 양쪽에서 홈이 파여진 패키지 실장홈이 형성되고, 그 상하 패키지 실장홈의 바닥면에는 각각 실장될 패키지의 솔더볼을 전기적으로 연결시키기 위한 회로 패턴으로 형성된 상하 트레이스가 접착되며, 그 패키지 실장홈의 양측의 측벽부에는 비아홀이 형성되어 그 비아홀을 통해서 상기 상하 트레이스와 전기적으로 연결되는 스택 솔더 볼이 부착되어 구성됨에 특징이 있다.
상기 스택 기판의 제조방법은, 기판의 상하면에 패키지 솔더볼과 전기적으로 연결하기 위한 회로패턴으로 형성된 트레이스를 상하면에 형성하고, 패키지가 실장될 영역에 UV 테이프와 같은 재료를 접합한 후, 빌드 업(build up) 공정을 통해서 기판의 두께를 증가시킨다. 이어서 상기 테이프가 부착된 영역을 소우잉(sawing)하여 픽-업툴을 이용해 제거하고 테이프를 제거하여 패키지 실장홈을 형성하며, 패키지 실장홈의 양측에 남아 있는 측벽부의 하부에서 비아홀을 형성하여 상기 상하 트레이스 패턴과 연결되는 스택 솔더볼을 접착 할 수 있도록 구성된다.
또한, 본 발명은, 상기 스택 패키지의 상부에 TSOP 타입 또는 SOJ 타입 패키지를 더 적층하여 접착하고 그 패키지의 아웃리드를 상기 스택 기판의 측벽부의 상면에서 비아홀을 통해서 하면의 스택 솔더볼에 전기적으로 연결되게 구성함으로써 3개 이상의 패키지를 스택 할 수 있다.
또한, 본 발명은 상기 스택 패키지의 스택 솔더볼을 이용하여 다층으로 스택 패키지를 적층시켜 4개 이상의 패키지를 스택할 수 있다.
상기와 같은 요철 형상의 스택기판을 사용한 BGA 스택 패키지의 제조방법은, 패키지를 스택하기 위한 기판의 상하면에 패키지 솔더볼과 전기적으로 연결하기 위한 회로패턴으로 형성된 트레이스를 상하면에 형성하는 단계; 패키지가 실장될 영역에 테이프를 접합하는 단계; 상기 테이프가 접착된 후, 빌드 업(build up) 공정을 통해서 상기 기판의 두께를 증가시키는 단계; 상기 테이프가 부착된 영역을 소우잉(sawing)하여 픽-업툴을 이용해 제거한 후 테이프를 제거하여 상하부 패키지 실장홈을 형성하는 단계; 상기 패키지 실장홈의 양측에 남아 있는 측벽부의 하부에서 비아홀을 형성하는 단계; 상기 상하부 패키지 실장홈에 각각 상하 BGA 패키지를 실장하는 단계; 상기 비아홀을 통해서 트레이스와 외부가 전기적으로 도통되도록 스택 솔더볼을 접착하는 단계를 수행하여 스택 패키지를 구성함에 특징이 있다.
또한, 상기 테이프는, UV 테이프를 포함하여 접착력을 갖은 후 제거될 수 있는 재질의 모든 테이프를 사용할 수 있다.
또한, 상기 패키지 실장홈을 형성하는 단계는, 소우잉 및 픽업 툴을 사용하지 않고, 화학적 에칭공정 또는 그와 유사한 제조공정을 통해 테이프의 위의 기판 부위를 제거하여 패키지 실장 영역에 홈을 형성할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
도 5는 본 발명에 의한 스택 기판을 이용한 BGA 스택 패키지 구조도이다.
패키지가 실장될 수 있도록 스택 기판(100)의 상하 양쪽에서 홈이 파여진 패키지 실장홈(110)(120)이 형성되고, 그 상하 패키지 실장홈(110)(120)의 바닥면에는 각각 실장될 패키지(210)(220)의 솔더 볼(211)(221)을 전기적으로 연결시키기 위한 회로 패턴으로 형성된 상하 트레이스(130)(140)가 접착되며, 그 패키지 실장홈(110)(120)의 양측의 측벽부(150)에는 비아홀(160)이 형성되어 스택 기판(100)이 구성되고, 상기 패키지 실장홈(110)(120)에 각각 상하 패키지(210)(220)가 실장되어 패키지의 솔더볼(211)(221)이 상기 트레이스(130)(140)에 전기적으로 연결되며, 그 트레이스(130)(140)는 각각 비아홀(160)을 통해 스택 솔더볼(170)에 전기적으로 연결되어 구성된다.
도 6a 내지 도 6d는 본 발명에 사용되는 스택 기판의 제조 공정도이다.
스택 기판(100)을 제작하는 방법은, 도 6a와 같이, 패키지를 스택하기 위한 기판의 상하면에 패키지 솔더볼(211)(221)과 전기적으로 연결하기 위한 회로패턴으로 형성된 트레이스(130)(140)를 상하면에 형성하는 단계 및 패키지가 실장될 영역에 테이프(310)(320)를 접합하는 단계를 수행한다. 즉, 딱딱한(rigid) 기판(100a)의 상하면에 회로패턴으로 형성되는 트레이스(130)(140)가 접착되고, 패키지를 실장할 위치에 UV 테이프(310)(320)를 접합한다. 여기서 상기 UV테이프와 같이 접착되었다가 제거될 수 있는 재질의 테이프를 사용할 수 있다.
이어서, 도 6b와 같이, 테이프(310)(320)를 접합 후 빌드 업(build up) 공정을 통해서 기판(100b)의 두께를 계속 증가시키는 단계를 수행한다.
기판을 빌드 업한 후, 도 6c와 같이, 빌드업 공정을 통해서 증가된 기판에 초기의 기판 만큼 소우잉(sawing) 한 후 UV를 조사하고, 픽-업 툴(pick-up tool)(400)을 이용하여 필요없는 부위를 제거하고, 상기 테이프(310)(320)를 제거하여 패키지 실장홈을 형성하는 단계를 수행한다. 여기서, 상기 소우잉 및 픽-업 툴을 사용하는 방법으로만 한정되는 것은 아니고, 화학적 에칭이나 기타 유사한 제조 기술을 이용하여 테이프의 상부에 있는 기판을 제거하고 테이프를 제거할 수도 있다.
그리고, 도 6d와 같이, 패키지 실장홈(130)(140)의 양측벽을 이루는 측벽부(150)의 하부에 상기 트레이스(130)(140)와 추후 접착될 스택 솔더볼(170)과 전기적으로 연결하기 위한 비아홀(160)을 형성하는 단계를 수행하여 스택 기판(100)의 제작을 완료한다.
이후, 상기와 같이 스택 기판(100)이 제작되면, BGA 패키지(210)(220)를 상하부에 형성된 패키지 실장홈(110)(120)에 각각 접합시키는 단계 및 비아홀 하면에 스택 솔더볼(170)을 부착하는 단계를 수행하여 스택 패키지를 제조한다. 이때 각 패키지(210)(220)의 솔더볼(211)(221)은, 각각 상하면에 형성된 트레이스(130)(140)와 전기적으로 연결된다. 그리고, 각 트레이스(130)(140)는, 각각 비아홀(160)을 통해서 스택 솔더 볼(170)과 전기적으로 연결된다.
이와 같이 본 발명의 스택 기판(100)은, PCB제조방법과 유사한 방법으로 제조되는데, 패키지가 놓이는 위치는 에칭 등을 통해 파여있기 때문에 전체적으로 요철을 형성하고 있다. 또한 상부 패키지(210)와 하부 패키지(220)를 전기적으로 도통시키기 위해 상부와 하부에 각각 트레이스(trace)(130)(140)가 형성되어 있으며, 최종적으로 비아홀(via)(160)을 통해 스택 솔더 볼(170)과 접합하도록 되어 있는 구조이다. 상기 스택 기판(100)은 기존 프렉시블한 타입이 아닌 딱딱한(rigid) 기판(100a)(100b)을 사용함으로써 충분한 두께를 형성할 수 있고, 요철 형상을 구현할 수 있도록 구성되어 있다.
상기와 같이 스택 기판(100)이 제조되면, 스택 기판(100)에 플럭시(flux)를 도포하고, 상부와 하부에 패키지(210)(220)를 실장한 후 리 플로우(reflow)를 실시함으로써 패키지(210)(220)를 스택 기판(100)에 완전 접합 시킨다. 패키지(210)(220)를 실장한 후 비아홀(160)을 통해서 상기 트레이스(130)(140)를 통해서 상기 패키지(210)(220)의 솔더볼(211)(221)들과 전기적으로 연결시키도록 에 스택 솔더볼(170)을 접착함으로써 스택 패키지의 제작을 완료한다.
한편, 본 발명의 다른 실시예로서 도 7에 도시된 바와 같이, 상기 스택 패키지의 상부에 TSOP 타입 패키지(500)를 더 적층하여 접착하고, 그 TSOP 패키지(500)의 아웃리드(510)를 상기 스택 기판(100)의 측벽부(150)의 비아홀(160)을 통해서 하면의 스택 솔더볼(170)에 전기적으로 연결되게 구성함으로써 3개 이상의 패키지를 스택 할 수 있다. 이때 상기 TSOP 패키지(500)는 상기 상부 패키지(210)의 상면에 접착제(600) 또는 테이프등을 이용하여 접착할 수 있다. SOJ 패키지도 상기TSOP 패키지와 동일하게 상부에 적층시켜 스택할 수 있다.
또한, 본 발명은 또다른 실시예로서, 도 8에 도시된 바와 같이, 스택 기판(100)에 상하부 패키지(210)(220)를 스택한 스택 패키지를 적층시켜 스택 솔더볼(170)을 통해 전기적으로 연결되도록 접합 함으로써 4단 이상의 BGA패키지를 다층으로 스택시킬 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명은 BGA 타입 패키지를 스택하는 패키지로서 폴디드 기판(folded substrate)을 사용하지 않기 때문에 폴디드 기판에서 발생하는 크랙(crack)등의 문제를 해결할 수 있다.
또한 높이가 충분한 리지드 기판을 사용함으로써 기존의 패키지의 두께를 감소시키면서 발생할 수 있는 공정상의 문제를 해결할 수 있다.
또한, 본 발명을 통해 BGA 타입 패키지를 쉽게 스택 시킬 수 있으며, 스택 패키지가 가지고 있는 장점을 모두 가지고 있다.
또한, 전기적으로 폴디드 스택 패키지의 경우 트레이스가 길어짐으로서 전기적인 특성에 부정적인 영향을 미치지만 본 발명은 하나의 기판을 통해 해결함으로써 전기적인 특성을 우수하게 유지할 수 있다.
또한, 상부와 하부 패키지가 상하로 대칭적으로 연결되어 있기 때문에 열응력을 최소화 할 수 있으며, 스택 기판과 PCB간에 열팽창 계수의 차이가 존재하지 않기 때문에 솔더 볼 모두에 신뢰성을 확보할 수 있으며, 넓은 단면적을 갖는 스택기판에 의해 열적인 문제를 쉽게 해결할 수 있다.

Claims (6)

  1. 스택 기판의 상하 패키지 실장홈에 각각 상하 BGA 패키지를 실장시켜 스택 패키지를 구성하되,
    상기 스택 기판은, 패키지가 실장되는 영역의 상하에서 홈이 파여진 상하 패키지 실장홈이 형성되고, 그 패키지 실장홈의 바닥면에는 실장될 패키지의 솔더볼을 전기적으로 연결시키기 위한 회로 패턴으로 형성된 상하 트레이스가 형성되며, 그 패키지 실장홈 양측의 측벽부에는 비아홀이 형성되고, 그 비아홀을 통해서 상기 트레이스가 외부와 전기적으로 연결되는 스택 솔더 볼이 부착되어 구성됨을 특징으로 하는 요철 형상의 스택기판을 사용한 BGA 스택 패키지.
  2. 제 1 항에 있어서,
    상기 스택 패키지의 상부에 TSOP 타입 또는 SOJ 타입 패키지를 더 적층하여 3개 이상의 패키지를 스택 하여 구성한 것을 특징으로 하는 요철 형상의 스택기판을 사용한 BGA 스택 패키지.
  3. 제 1 항에 있어서, 상기 2개의 패키지를 스택 기판에 접합시킨 스택 패키지를 다층으로 적층하고 상기 스택 솔더볼을 통해 전기적으로 연결하여 다층으로 스택시킨 것을 특징으로 하는 요철 형상의 스택기판을 사용한 BGA 스택 패키지.
  4. 패키지를 스택하기 위한 기판의 상하면에 패키지 솔더볼과 전기적으로 연결하기 위한 회로패턴으로 형성된 트레이스를 상하면에 형성하는 단계;
    패키지가 실장될 영역에 테이프를 접합하는 단계;
    상기 테이프가 접착된 후, 빌드 업(build up) 공정을 통해서 상기 기판의 두께를 증가시키는 단계;
    상기 테이프가 부착된 영역을 소우잉(sawing)하여 픽-업툴을 이용해 제거한 후 테이프를 제거하여 상하부 패키지 실장홈을 형성하는 단계;
    상기 패키지 실장홈의 양측에 남아 있는 측벽부의 하부에서 비아홀을 형성하는 단계;
    상기 상하부 패키지 실장홈에 각각 상하 BGA 패키지를 실장하는 단계;
    상기 비아홀을 통해서 트레이스와 외부가 전기적으로 도통되도록 스택 솔더볼을 접착하는 단계를 수행하여 스택 패키지를 구성하는 것을 특징으로 하는 요철 형상의 스택기판을 사용한 BGA 스택 패키지 제조방법.
  5. 제 4 항에 있어서, 상기 테이프는,
    UV 테이프를 포함하여 접착력을 갖은 후 제거될 수 있는 재질의 테이프인 것을 특징으로 하는 요철 형상의 스택기판을 사용한 BGA 스택 패키지 제조방법.
  6. 제 4 항에 있어서, 상기 패키지 실장홈을 형성하는 단계는,
    화학적 에칭 공정을 통해 테이프의 외측 기판 부위를 제거하는 것을 특징으로 하는 요철 형상의 스택기판을 사용한 BGA 스택 패키지 제조방법.
KR1020020054975A 2002-09-11 2002-09-11 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법 KR100608349B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020054975A KR100608349B1 (ko) 2002-09-11 2002-09-11 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020054975A KR100608349B1 (ko) 2002-09-11 2002-09-11 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20040023274A true KR20040023274A (ko) 2004-03-18
KR100608349B1 KR100608349B1 (ko) 2006-08-09

Family

ID=37326933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020054975A KR100608349B1 (ko) 2002-09-11 2002-09-11 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법

Country Status (1)

Country Link
KR (1) KR100608349B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650731B1 (ko) * 2004-12-28 2006-11-27 주식회사 하이닉스반도체 스택 패키지
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107067A (ja) * 1995-10-09 1997-04-22 Hitachi Ltd 半導体装置
KR19980053150A (ko) * 1996-12-26 1998-09-25 문정환 반도체 패키지의 구조 및 제조방법
KR100280398B1 (ko) * 1997-09-12 2001-02-01 김영환 적층형 반도체 패키지 모듈의 제조 방법
JP4012652B2 (ja) * 1999-07-22 2007-11-21 京セラ株式会社 半導体装置
JP3424627B2 (ja) * 1999-11-26 2003-07-07 日本電気株式会社 半導体装置とそれを用いた三次元半導体装置及びその製造方法並びにテンプレート
JP4459421B2 (ja) * 2000-10-17 2010-04-28 Ｏｋｉセミコンダクタ宮崎株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650731B1 (ko) * 2004-12-28 2006-11-27 주식회사 하이닉스반도체 스택 패키지
KR100836663B1 (ko) * 2006-02-16 2008-06-10 삼성전기주식회사 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR100608349B1 (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US6190944B1 (en) Stacked package for semiconductor device and fabrication method thereof, and apparatus for making the stacked package
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7355283B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US6867486B2 (en) Stack chip module with electrical connection and adhesion of chips through a bump for improved heat release capacity
KR100206894B1 (ko) 바지에이 패키지
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JPH1154552A (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
US20090179318A1 (en) Multi-channel stackable semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
JP5378643B2 (ja) 半導体装置及びその製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US6512293B1 (en) Mechanically interlocking ball grid array packages and method of making
KR100608349B1 (ko) 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
US10840171B2 (en) Integrated circuit package including inward bent leads
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR200159861Y1 (ko) 반도체 패키지
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
KR100625186B1 (ko) 스택 패키지 및 그 제조방법
KR100277882B1 (ko) 고집적회로 반도체 패키지 스택 및 그 제조방법
KR100324932B1 (ko) 칩 사이즈 패키지
JPH06209065A (ja) 電子部品搭載装置
KR100390947B1 (ko) 반도체 소자의 패키지 방법
JP2001015630A (ja) Ｂｇａ型半導体パッケージ及びその製造方法
KR20040045696A (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee