KR19980053150A - 반도체 패키지의 구조 및 제조방법 - Google Patents

Abstract

본 발명은 반도체 패키지에 관한 것으로 소자의 경박단소화, 소자의 열방출의 극대화 및 전기적 특성을 향상시키는데 적당한 반도체 패키지의 구조 및 제조방법을 제공하기 위한 것이다. 이를 위한 본 발명의 반도체 패키지는 트랜치가 형성된 기판, 상기 트랜치 표면과 거리를 두고 트랜치내에 형성된 반도체 칩과, 상기 반도체 칩의 하부에 형성된 범프와, 상기 범프와 상기 트랜치 하측면의 기판을 연결하는 전도성물질과, 상기 트랜치내에서 반도체 칩의 주위로 채워지는 몰딩용 물질과, 상기 반도체 칩 양측의 기판상에 형성된 복수개의 메탈패드들과, 상기 메탈패드에 대응되는 기판의 하측면에 형성된 솔더볼들과, 상기 반도체 칩 하측의 기판에 열방출을 위하여 형성된 복수개의 홀들과, 상기 전도성물질과 메탈패드 그리고 솔더볼을 연결하는 신호선과, 상기 기판상의 양측 종단부에 형성되는 메탈을 포함하여 구성된다.

Description

반도체 패키지의 구조 및 제조방법

본 발명은 반도체 패키지(Package)에 관한 것으로 특히, 소자의 경박단소화, 소자 설계시 본드패드의 배치가 용이하고 소자의 열방출을 극대화 시키며 전기적특성을 향상시키는데 적당하도록 한 반도체 패키지의 구조 및 제조방법에 관한 것이다.

일반적으로 반도체소자 제조공정시 웨이퍼에 집적회로를 형성하는 FAB공정을 완료한 후에는 웨이퍼상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing)과, 분리된 각 칩을 리드프레임의 다이 본딩패드에 안착시키는 칩 본딩과, 칩 위의 본딩패드와 리드프레임의 인너리드를 전기적으로 접속시키는 와이어본딩을 순차적으로 수행한 후 회로를 보호하기 위해 몰딩을 수행하게 한다.

또한 몰딩이후에는 리드프레임의 써포트 바(Support Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Trimming)과 아웃리드를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 되며 트리밍 및 포밍을 실시함으로써 패키지공정을 완료하게 된다.

이하, 종래 반도체 패키지를 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1a는 종래기술에 따른 범핑을 이용한 스태커 칩 패키지의 구조단면도이고, 도 1b는 도 1a에 따른 스태커 칩을 적층형성한 것을 보여주는 단면도이다. 그리고 도 1c는 종래기술에 따른 와이어 본딩 및 레이저 용접을 이용한 스태커 칩 패키지의 구조단면도이다.

먼저, 도 1a에 도시한 바와 같이 전기적 연결을 고려한 서로 동일한 패드 레이아웃구조의 반도체 칩(11)이 상·하로 배열되고 각 칩의 상하 배면에서 범프(12)에 의해 인너리드(inner lead)(13)와 플립 칩 본딩(flip chip bonding)된다.

그리고 레이저 용접에 의해 각각의 인너리드(13)는 아웃리드(out lead)(14)에 전기적으로 연결되고 아웃리드(14)의 종단부를 제외한 상기 반도체 칩(11)이 에폭시 수지(15)로 몰딩된다.

이와 같은 패키지를 적층할 경우에는 도 1b에 도시한 바와 같이 두개의 칩이 상하로 배열되어 상부칩(11)을 구성하고 마찬가지로 두개의 칩이 상하로 배열되어 하부칩(11a)을 구성한다. 그리고 각각의 두개의 칩은 범프(12)에 의해 인너리드(13)와 연결되고 이와 같이 상부(11) 및 하부칩(11a)에 연결된 각각의 인너리드(13)는 다시 레이저 용접을 통해 아웃리드(14)와 연결되고, 상기 아웃리드(14)의 종단부를 제외한 반도체 칩을 포함하여 에폭시 수지(15)로 몰딩된다.

이와 같은 종래기술에 따른 범핑을 이용한 스태커 칩 패키지의 제조공정은 웨이퍼준비-소잉(Sawing)-플립 칩 본딩-레이저 용접-몰딩-트리밍 및 포밍의 순으로 이루어진다.

이때 소잉공정 이후 1차 인너리드를 연결하고 상기 플립 칩 본딩 이후 2차 인너리드를 연결한다.

한편, 도 1c는 종래 와이어 본딩 및 레이저 용접을 이용한 스태커 칩 패키지의 구조 단면도로서, 절연성 양면테이프(16)에 의해 보조 리드프레임(17)과 상부(또는 하부) 칩(11a)은 절연성 양면테이프(16)에 의해 주 리드 프레임(18)과 연결되고 상기 보조 리드프레임(17)과 주 리드프레임(18)은 레이저 용접에 의해 서로 연결되고, 상기 주 리드프레임(18)의 종단부를 제외한 반도체 칩을 포함하여 에폭시 수지(15)로 몰딩된다.

이와 같은 종래 와이어 본딩 및 레이저 용접을 이용한 스태커 칩 패키지의 제조공정은 웨이퍼준비-소잉-1차 보조 리드프레임 접속-1차 와이어본딩-2차 주 리드프레임 접속-2차 와이어본딩-주 리드프레임과 보조 리드프레임을 레이저 용접-몰딩-트리밍 및 포밍순으로 이루어진다.

그러나 이와 같은 종래 반도체 패키지는 다음과 같은 문제점이 있었다.

첫째, 범핑을 이용하는 경우에 있어서 상,하 칩과 아웃리드간의 전기적연결을 위해 패드 레이아웃이 미러(mirror) 형태를 갖는 동일한 두개의 칩이 필요하므로 레이아웃의 설계가 복잡하다.

둘째, 와이어본딩을 이용하는 경우에 있어서 칩은 동일 특성의 1개의 칩으로 상, 하 칩을 연결하는 것은 가능하나 보조 리드프레임과 주 리드프레임에 일대일 대응하여 레이저 용접하는 구조는 난이도가 높고 생산성이 저하되며 열적 스트레스에 의한 소자의 신뢰성 및 패키지의 고밀도 실장이 어렵다.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서 소자 설계시 본드 패드의 배치가 용이하고 열방출을 극대화하여 소자의 전기적 특성을 개선시켜 소자의 신뢰성을 향상시키는데 적당한 반도체 패키지의 구조 및 제조방법을 제공하는데 그 목적이 있다.

도 1a는 종래기술에 따른 범핑을 이용한 스태커 칩 패키지의 구조단면도.

도 1b는 도 1a에 따른 스태커 칩을 적층형성한 것을 보여주는 단면도.

도 1c는 종래기술에 따른 와이어 본딩 및 레이저 용접을 이용한 스태커 칩 패키지의 구조단면도.

도 2는 본 발명에 따른 반도체 패키지의 구조단면도.

도 3a 내지 3e는 본 발명의 반도체 패키지의 제조방법을 나타낸 공정단면도.

도 4는 본 발명에 따른 반도체 패키지를 적층형성한 것을 보여주는 단면도.

*도면의 주요부분에 대한 부호의 설명*

21 : 기판22 : 트랜치

23 : 금속판24 : 비아 홀

25 : 양면테이프26 : 메탈

27 : 반도체 칩28 : 범프

29 : 전도성물질30 : 메탈패드

31 : 신호선32 : 몰딩용물질

33 : 솔더볼

상기의 목적을 달성하기 위한 본 발명의 반도체 패키지의 구조 및 제조방법은 트랜치가 형성된 기판, 상기 트랜치 표면과 거리를 두고 트랜치내에 형성된 반도체 칩과, 상기 반도체 칩의 하부에 형성된 범프와, 상기 범프와 상기 트랜치 하측면의 기판을 연결하는 전도성 물질과, 상기 트랜치내에서 반도체 칩의 주위로 채워지는 몰딩용물질과, 상기 반도체 칩 양측의 기판상에 형성된 복수개의 메탈패드들과, 상기 메탈패드에 대응되는 기판의 하측면에 형성된 솔더볼들과, 상기 반도체 칩 하측의 기판에 열방출을 위하여 형성된 복수개의 홀들과, 상기 전도성물질과 메탈패드 그리고 솔더볼을 연결하는 신호선과, 상기 기판상의 양측 종단부에 형성되는 메탈을 포함하여 구성되고 본 발명에 따른 반도체 패키지의 제조방법은 기판의 소정 깊이로 식각하여 트랜치를 형성하는 공정과, 상기 기판의 장방향부에 따른 종단부의 하측면을 일정길이로 식각하는 공정과, 장방향에 따른 종단부의 기판상에 메탈을 형성하는 공정과, 상기 트랜치 하측면의 기판을 선택적으로 식각하여 복수개의 홀을 형성하는 공정과, 상기 트랜치내에 반도체 칩을 실장하는 공정과, 상기 트랜치의 양측 기판상에 복수개의 메탈패드를 형성하는 공정과, 상기 반도체 칩과 메탈패드를 연결하는 신호선을 형성하는 공정과, 상기 반도체 칩이 실장된 트랜치내에 몰딩을 실시하는 공정과, 상기 메탈패드에 대향하는 기판의 하측면에 솔더볼을 형성하는 공정을 포함하여 이루어진다.

이하, 본 발명에 따른 반도체 패키지의 구조 및 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 2는 본 발명에 따른 반도체 패키지의 구조 단며도이고 도 3a 내지 3e는 본 발명에 따른 반도체 패키지의 제조방법을 나타낸 공정단면도이다.

먼저, 본 발명에 따른 반도체 패키지는 도 2에 도시한 바와 같이 트랜치가 형성된 기판, 상기 트랜치내에서 하부에는 복수개의 범프가 부착되고 각 범프의 하부에는 전도성 물질이 부착되어 상기 트랜치 내부 하측면의 기판에 연결되는 반도체 칩과, 상기 트랜치내에서 반도체 칩의 주위로 채워지는 몰딩용 물질과, 상기 반도체 칩 양측의 기판상에 형성된 복수개의 메탈패드들과, 상기 메탈패드에 대응되는 기판의 하측면에 형성된 솔더볼들과, 상기 반도체 칩 하측의 기판에 열방출을 위하여 형성된 복수개의 홀들과, 상기 전도성 물질과 메탈패드 그리고 솔더볼을 연결하는 신호선과, 상기 기판상의 양측 종단부에 형성되는 메탈을 포함하여 구성된다.

여기서 상기 기판상의 종단부에 형성되는 메탈과 대응되는 기판의 하측면은 적층이 용이하도록 일정깊이로 제거된다.

상기와 같이 구성된 본 발명에 따른 패키지의 제조방법을 도 3a 내지 3e를 참조하여 설명하면 다음과 같다.

도 3a에 도시한 바와 같이 기판(21)을 소정깊이로 식각하여 트랜치(22)를 형성하고 상기 기판(21)의 장방향에 따른 종단부(참조부호 가)의 하측면을 일정깊이로 식각한다.

여기서 상기 기판(21) 종단부의 하측면을 식각하는 것은 적층이 용이하도록 하기 위함이다.

이어, 도 3b에 도시한 바와 같이 상기 트랜치(22)내의 양측면에 금속판(23)을 형성한 후 상기 트랜치 하측면의 기판에 복수개의 비아 홀(via hole)(24)을 형성한다.

그리고 상기 식각된 종단부의 하측면에 대향하는 기판(21)의 상측면에 양면 테이프(25)를 접착시킨 후 상기 양면테이프(25)상에 메탈(26)을 형성한다.

이어서, 도 3c에 도시한 바와 같이 상기 기판(21)의 트랜치(22)내에 반도체 칩(27)을 실장한다.

이때 상기 반도체 칩(27)은 그 하부에 범프(28)가 형성되어 있고 상기 범프(28)의 하부에는 전도성물질(29)이 부착되어 기판(21)과 전기적으로 연결된다.

그리고 상기 트랜치 양측의 기판(21)상에 서로 일정간격을 두고 복수개의 메탈패드(30)들을 형성한 후 상기 메탈패드(30)와 상기 전도성물질(29)을 연결하는 신호선(31)을 형성한다.

이때 상기 신호선(31)은 기판(21)의 하측에까지 형성되어 후공정에서 형성되는 솔더볼과 전기적 연결되고 상기 전도성물질(29)은 이방성의 전도특성을 갖는다.

그리고 상기 메탈패드(30)는 본 발명에 따라 완성된 패키지를 적층형성할 경우 상부 패키지와 하부 패키지를 연결시킨다.

이어, 도 3d에 도시한 바와 같이 트랜치내에 실장된 반도체 칩(27)의 주위를 몰딩용 물질(32)로 채운다.

그리고 도 3e에 도시한 바와 같이 상기 기판(21)상에 형성된 복수개의 메탈패드(30)에 대향되는 기판(21)의 하측면에 복수개의 솔더볼(33)을 형성하면 본 발명에 따른 반도체 패키지 제조공정을 완료한다.

이때 상기 솔더볼(33)은 상기 신호선(31)과 전기적으로 연결되며 이와 같은 반도체 패키지를 적층 형성할 경우 하측에 형성될 패키지의 메탈패드(30)와 연결된다.

한편 도 4는 본 발명에 따른 반도체 패키지를 적층형성한 것을 보여주는 단면도이다.

도 4에 도시한 바와 같이 상기 기판(21)의 장방향에 따른 종단부(참조부호 가)의 하측면을 일정깊이로 식각함에 따라 다수의 반도체 칩을 수직방향으로 적층할 경우, 표면실장력을 향상시킨다.

또한 패키지의 상측면에 형성된 메탈패드(30)는 적층형성할 상부 패키지의 하측면에 형성된 솔더볼과 연결된다.

이상 상술한 바와 같이 본 발명의 반도체 패키지의 구조 및 제조방법은 다음과 같은 효과가 있다.

첫째, 3차원 적층 패키지의 열방출을 극대화시킴으로서 소자의 신뢰성을 향상시킨다.

둘째, 소자의 경박단소화 및 소자설계시 본드패드의 설계가 용이하다.

셋째, 패키지의 접착력이 향상되어 소자의 전기적 특성을 향상시킨다.

넷째, 다수의 패키지를 적층 할 경우에도 표면실장력이 크게 향상된다.

Claims (7)

1. 트랜치가 형성된 기판,

   상기 트랜치 표면과 거리를 두고 트랜치내에 형성된 반도체 칩과,

   상기 반도체 칩의 하부에 형성된 범프와,

   상기 범프와 상기 트랜치 하측면의 기판을 연결하는 전도성 물질과,

   상기 트랜치내에서 반도체 칩의 주위로 채워지는 몰딩용물질과,

   상기 반도체 칩 양측의 기판상에 형성된 복수개의 메탈패드들과,

   상기 메탈패드에 대응되는 기판의 하측면에 형성된 솔더볼들과,

   상기 반도체 칩 하측의 기판에 열방출을 위하여 형성된 복수개의 홀들과,

   상기 전도성물질과 메탈패드 그리고 솔더볼을 연결하는 신호선과,

   상기 기판상의 양측 종단부에 형성되는 메탈을 포함하여 구성된 것을 특징으로 하는 반도체 패키지의 구조.
2. 제 1 항에 있어서, 상기 메탈에 대향하는 기판의 하측면이 일정깊이로 식각되는 것을 특징으로하는 반도체 패키지의 구조.
3. 제 1 항에 있어서, 메탈패드와 솔더볼은 패키지를 수직으로 적층시 서로 연결되는 것을 특징으로 하는 반도체 패키지의 구조.
4. 제 1 항에 있어서, 상기 열방출을 위한 홀은 기판의 단방향부로 형성되는 것을 특징으로 하는 반도체 패키지의 구조.
5. 기판의 소정 깊이로 식각하여 트랜치를 형성하는 공정과,

   상기 기판의 장방향부에 따른 종단부의 하측면을 일정길이로 식각하는 공정과,

   장방향에 따른 종단부의 기판상에 메탈을 형성하는 공정과,

   상기 트랜치 하측면의 기판을 선택적으로 식각하여 복수개의 홀을 형성하는 공정과,

   상기 트랜치내에 반도체 칩을 실장하는 공정과,

   상기 트랜치의 양측 기판상에 복수개의 메탈패드를 형성하는 공정과,

   상기 반도체 칩과 메탈패드를 연결하는 신호선을 형성하는 공정과,

   상기 반도체 칩이 실장된 트랜치내에 몰딩을 실시하는 공정과,

   상기 메틸패드에 대향하는 기판의 하측면에 솔더볼을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 패키지 제조방법.
6. 제 5 항에 있어서, 상기 반도체 칩의 하부에는 범프가 형성되고 상기 범프의 하부에는 전도성물질이 형성되는 것을 특징으로 하는 반도체 패키지의 제조방법.
7. 제 5 항에 있어서, 상기 전도성물질은 이방성 전도특성을 갖는 것을 특징으로 하는 반도체 패키지의 제조방법.