KR20040017038A - 반도체 소자의 콘택 구조체 및 그 제조방법 - Google Patents

반도체 소자의 콘택 구조체 및 그 제조방법 Download PDF

Info

Publication number
KR20040017038A
KR20040017038A KR1020020049131A KR20020049131A KR20040017038A KR 20040017038 A KR20040017038 A KR 20040017038A KR 1020020049131 A KR1020020049131 A KR 1020020049131A KR 20020049131 A KR20020049131 A KR 20020049131A KR 20040017038 A KR20040017038 A KR 20040017038A
Authority
KR
South Korea
Prior art keywords
layer
cobalt
film
contact hole
forming
Prior art date
Application number
KR1020020049131A
Other languages
English (en)
Other versions
KR100467021B1 (ko
Inventor
박희숙
강상범
문광진
양승길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0049131A priority Critical patent/KR100467021B1/ko
Priority to US10/609,983 priority patent/US20040038517A1/en
Publication of KR20040017038A publication Critical patent/KR20040017038A/ko
Application granted granted Critical
Publication of KR100467021B1 publication Critical patent/KR100467021B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

낮은 콘택 저항과 낮은 접합 누설전류를 갖는 콘택 구조체 및 그 제조방법이 개시된다. 도전영역을 갖는 기판 상에 층간절연막을 형성한 후에 상기 층간절연막을 관통하여 상기 도전영역을 노출시키는 콘택홀을 형성한다. 상기 콘택홀의 내측벽에 스페이서를 형성하고, 상기 스페이서가 내측벽에 형성된 콘택홀의 저면에 코발트 실리사이드막을 형성한다. 상기 코발트 실리사이드막은 부피 팽창하여 유효 콘택 크기가 증가한다. 상기 콘택홀의 내측벽에 형성된 스페이서는 상기 코발트 실리사이드막의 부피 팽창을 제어하여 콘택홀에 인접하는 도전층과 상기 코발트 실리사이드막이 단락되는 것을 막는다. 이어서, 상기 코발트 실리사이드막 상에 상기 콘택홀를 채우는 도전막을 형성하여 콘택 구조체를 형성한다.

Description

반도체 소자의 콘택 구조체 및 그 제조방법{CONTACT STRUCTURE OF SEMICONDUCTRO DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 장치의 오믹(ohmic) 콘택 구조체 및 그 제조방법에 관한 것으로, 특히 낮은 콘택 저항과 낮은 접합 누설전류를 갖는 콘택 구조체 및 그 제조방법에 관한 것이다.
종래 반도체 장치의 콘택 구조체의 제조방법은 기판 상에 층간절연막을 적층하고, 상기 층간절연막을 관통하여 기판을 노출시키는 콘택홀을 형성한다. 이어서, 콘택홀 하부의 노출된 기판에는 콘택 저항을 감소시키기 위하여 금속 실리사이드막을 형성한다. 금속 실리사이드막은 콘택 하부의 노출된 실리콘 기판 상부에 소정 금속층을 증착하고, 이후 열처리 공정을 진행하여 실리콘 기판과 금속 간의 화학반응에 의하여 형성한다. 이어서, 바닥에 금속 실리사이드막이 형성된 콘택홀을 도전막으로 채워 콘택 구조체를 형성한다.
이러한 종래의 콘택 구조체에서 콘택 저항을 감소시키기 위하여 널리 이용되는 금속 실리사이드막은 티타늄 실리사이드막이다.
그러나, 티타늄 실리사이드막은 후속 고온 열처리 공정에 의하여 응집 현상(agglomeration)이 발생될 수 있다. 이로 인하여 양호한 콘택 저항을 이룰 수 없는 문제가 발생하며 상당한 정도의 누설 전류(leakage current)가 발생되는 문제점이 있다. 또한, 보론(B)으로 도핑된 기판 상에 티타늄 실리사이드(TiSi2)를 형성하는 경우에는 후속 열처리 공정에서 보론과 티타늄 실리사이드막이 반응하게 되며, 이는 콘택 저항을 증가시킨다.
이에 따라, 최근에는 콘택 하부에 오믹 콘택을 형성하기 위해서는 티타늄 실리사이드막에 비하여 열적 안정성이 양호한 코발트 실리사이드막이 대체 물질로 대두되고 있다. 코발트 실리사이드막은 활성영역에 도핑된 붕소(B), 인(P), 비소(As)에 대한 용해도가 티타늄 실리사이드막보다 낮을 뿐만아니라, 보론에 대한 반응성도 없기 때문에 티타늄 실리사이드막보다 더 낮은 저항 특성을 얻을 수 있다.
그런데, 코발트로 실리사이드막을 형성할 때에 콘택 바닥의 유효 콘택 크기(effective contact size)가 증가하는 것이 문제로 부각되고 있다. 이는 코발트가 기판의 실리콘과 반응하여 코발트 실리사이드막을 형성할 때에 부피가 팽창하면서 콘택 크기가 증가하는 것이다. 코발트(Co)가 코발트 실리사이드막(CoSi2)이 될 때까지 부피 팽창은 증착된 코발트의 양 3.5배로 알려져 있으며, 콘택 옆으로도 코발트 실리사이드막이 부피 팽창하게 된다.
도 1은 종래기술에 따른 콘택 구조체에서 디자인 룰에 따라서 콘택홀 하부 기판에 티타늄 실리사이드막 및 코발트 실리사이드막을 형성하고 측정한 유효 콘택 크기를 나타낸 그래프이다.
도 1을 참조하면, 코발트 실리사이드막을 형성할 때의 유효 콘택 크기가 티타늄 실리사이드막을 형성할 때의 유효 콘택 크기보다 0.02μm 내지 0,05μm 정도 콘택 크기가 커지는 것을 확인할 수 있다.
이와 같이 콘택홀 하부에 코발트 실리사이드막을 형성하면 유효 콘택 크기가 증가하여 콘택 저항을 낮출 수 있어서 디자인 룰이 엄격(tight)하지 않은 경우에는장점이 된다. 그런데, 디자인 룰이 감소하는 경우에는 이러한 유효 콘택 크기의 증가는 오히려 인접하는 다른 도전층(예컨대, 게이트 전극)과의 단락(short)을 유발한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 콘택 바닥에 코발트 실리사이드막을 형성할 때에 디바이스의 특성이 열화되지 않는 콘택 구조체 및 그 제조방법을 제공하는데 목적이 있다.
도 1은 종래기술에 따른 콘택 구조체에서 유효 콘택 크기를 나타낸 그래프,
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 콘택 구조체의 제조방법을 나타내는 단면도들,
도 8 내지 도 12는 본 발명의 제2 실시예에 따른 콘택 구조체의 제조방법을 나타내는 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명
2 : 기판 10 : 게이트 도전막
12 : 저도핑 불순물 영역 16 : 고도핑 불순물 영역
20 : 층간절연막 22 : 콘택홀
24 : 스페이서 26: 코발트층
28 : 배리어막 30, 36 : 코발트 실리사이드막
32 : 캐핑막 34 : 코발트 모노 실리사이드막
38 : 도전막
상기 목적을 달성하기 위하여, 본 발명의 콘택 구조체의 제조방법은 도전영역을 갖는 기판 상에 층간절연막을 형성한 후에 상기 층간절연막을 관통하여 상기 도전영역을 노출시키는 콘택홀을 형성한다. 상기 콘택홀의 내측벽에 스페이서를 형성하고, 상기 스페이서가 내측벽에 형성된 콘택홀의 저면에 코발트 실리사이드막을 형성한다. 상기 코발트 실리사이드막은 부피 팽창하여 유효 콘택 크기가 증가한다. 그런데, 상기 콘택홀의 내측벽에 형성된 스페이서는 상기 코발트 실리사이드막의 부피 팽창을 제어하여 콘택홀에 인접하는 도전층과 상기 코발트 실리사이드막이 단락되는 것을 막는다. 이어서, 상기 코발트 실리사이드막 상에 상기 콘택홀를 채우는 도전막을 형성하여 콘택 구조체를 형성한다.
상기 콘택홀의 저면에 코발트 실리사이드막을 형성하는 방법으로는 상기 콘택홀의 저면에 노출된 기판, 상기 스페이서의 측벽 및 상기 층간절연막 상에 코발트층을 형성한다. 이어서, 상기 코발트층 상에 배리어막을 형성하는데, 상기 배리어막을 형성할 때 상기 코발트층과 상기 기판이 반응하여 코발트 실리사이드막이 형성된다. 상기 코발트층 및 상기 배리어막은 인시츄(in-situ)로 형성하는 것이 바람직하며, 배리어막으로는 티타늄 질화막(TiN) 또는 티타늄(Ti) 및 티타늄 질화막(TiN)으로 형성할 수 있다.
상기 콘택홀의 저면에 코발트 실리사이드막을 형성하는 다른 방법으로는 상기 콘택홀의 저면에 노출된 기판, 상기 스페이서의 측벽 및 상기 층간절연막 상에 코발트층을 형성하고, 상기 코발트층을 열처리하여 상기 기판과 접하는 부분에 코발트 실리사이드막을 형성한다. 이어서, 상기 코발트층 중에서 미반응 코발트층을 제거하다.
상기 콘택홀의 저면에 코발트 실리사이드막을 형성하는 다른 방법으로는 상기 콘택홀의 저면에 노출된 기판, 상기 스페이서의 측벽 및 상기 층간절연막 상에 코발트층 및 캐핑막을 순서대로 형성하고, 상기 코발트층을 열처리하여 상기 기판과 접하는 부분에 코발트 모노 실리사이드막을 형성한다. 이어서, 상기 캐핑막 및 미반응 코발트층을 제거하고, 상기 코발트 모노 실리사이드막을 열처리하여 코발트 실리사이드막을 형성한다.
본 발명의 콘택 구조체는 기판 상에 형성된 층간절연막, 상기 층간절연막을 관통하여 상기 기판의 표면의 소정영역을 노출시키는 콘택홀, 상기 콘택홀의 내측벽에 형성된 스페이서, 상기 콘택홀의 저면에 형성된 코발트 실리사이드막, 및 상기 콘택홀의 내부를 채우는 도전막을 포함한다. 상기 내측벽 스페이서 및 상기 도전막 사이에 배리어막이 개재될 수 있다. 또한, 상기 배리어막 및 상기 내측벽 스페이서 사이에는 코발트층이 개재될 수 있다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
(제1 실시예)
도 2 내지 도 7은 본 발명의 제1 실시예에 따른 콘택 구조체의 제조방법을 나타내는 단면도들이다.
도 2를 참조하면, 기판(2)에 활성 영역을 정의하는 소자 분리 영역(도면에는 도시되어 있지 않음)을 형성하고, 활성 영역이 정의된 기판(2) 상에 게이트 절연막(4) 및 게이트 도전막(10)을 순서대로 적층한다. 상기 게이트 도전막(10)은 폴리실리콘막(6) 및 실리사이드막(8)으로 구성될 수 있다. 상기 게이트 도전막(10) 및 게이트 절연막(4)을 패터닝하여 게이트 스택을 형성한다. 상기 게이트 스택을 이온주입의 마스크로 이용하여 저도핑 불순물 영역(12)을 형성한다. 상기 게이트 스택이 형성된 기판 전면에 스페이서 절연막을 형성하고, 이방성 플라즈마 에치백하여 상기 게이트 스택의 측벽에 게이트 스페이서(14)를 형성한다. 이어서, 상기 게이트 스페이서(14)가 측벽에 형성된 게이트 스택을 이온주입의 마스크로 이용하여 고도핑 불순물 영역(16)을 형성한다. 상기 저도핑 불순물 영역(12) 및 고도핑 불순물 영역(16)은 소오스 및 드레인 영역(18)이 된다. 이어서, 게이트 스택이 형성된 기판 전면에 층간절연막(20)을 형성하고 평탄화한다.
도 3을 참조하면, 상기 층간절연막(20)을 통상의 사진 식각 공정을 진행하여상기 불순물 영역(18)을 노출시키는 콘택홀(22)를 형성한다.
도 4를 참조하면, 상기 콘택홀(22)의 바닥과 측벽 및 상기 층간절연막(20) 상에 스페이서 절연막을 콘포멀하게 적층하고, 상기 스페이서 절연막을 이방성 건식식각하여 상기 콘택홀의 내측벽에 스페이서(24)를 형성한다. 상기 스페이서 절연막은 실리콘 질화막(SiN), 실리콘 산화막(SiO2), 붕소 질화막(BN), 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 중에서 선택된 적어도 어느 하나로 형성할 수 있으며, 두께는 100Å 내지 1000Å으로 형성할 수 있다.
도 5를 참조하면, 상기 콘택홀(22)의 바닥, 콘택홀의 내측벽에 형성된 스페이서(24) 및 상기 층간절연막(20) 상에 코발트층(26)을 형성한다. 상기 코발트층(26)은 ALD(Atomic Layer Depositin)법, CVD(Chemical Vapor Deposition)법 및 PVD(Physical Vapor Deposition)법 등을 사용할 수 있다. PVD법을 사용하는 경우에는 코발트층의 모폴로지(morphology)의 개선을 위하여 코발트층을 증착하고 온도를 500℃까지 증가시킬 수 있다.
도 6을 참조하면, 상기 코발트층(26) 상에 배리어막(28)을 형성한다. 상기 배리어막(28)은 티타늄 질화막(TiN)으로 형성할 수 있으며, 상기 티타늄 질화막(TiN)을 형성하기 전에 티타늄(Ti)을 더 형성할 수도 있다. 상기 코발트층(26) 및 배리어막(28)의 적층은 동일 장비에서 인시츄(in-situ)로 진행하는 것이 바람직하다. 배리어막으로 사용되는 상기 티타늄(Ti)은 CVD법으로 630℃의 온도에서 10Å 내지 500Å의 범위의 두께로 형성할 수 있으며, 상기 티타늄질화막(TiN)은 CVD법으로 680℃ 내지 700℃의 온도 범위에서 100Å의 이상으로 형성할 수 있다. 상기 배리어막(28)을 형성할 때에 상기 콘택홀(22) 저면에서 상기 실리콘 기판과 접하고 있는 상기 코발트층(26)은 실리콘 기판과 반응을 하여 코발트 실리사이드막(30)을 형성한다. 상기 코발트 실리사이드막(30)은 도면에 도시한 바와 같이 부피 팽창하여 실제로 유효 콘택 크기가 증가한다. 그런데, 상기 콘택홀(22)의 내측벽에 형성된 스페이서(24)는 상기 코발트 실리사이드막(30)의 부피 팽창을 제어하여 콘택홀의 양 옆의 상기 게이트 전극(10)과 상기 코발트 실리사이드막(30)이 단락되는 것을 막는다.
도 7을 참조하면, 상기 배리어막(26) 상에 상기 콘택홀(22)을 채우는 도전막(38)을 형성하여 콘택 구조체를 완성한다. 상기 도전막(38)은 텅스텐(W), 알류미늄(Al). 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 중에서 선택된 어느 하나로 또는 이들의 조합으로 형성할 수 있다. 경우에 따라서는 상기 도전막(38)을 에치백 또는 CMP로 상기 층간절연막이 노출될 때까지 평탄화하여 콘택플러그를 형성할 수도 있다.
(제2 실시예)
도 8 내지 도 12는 본 발명의 제2 실시예에 따른 콘택 구조체의 제조방법을 나타내는 단면도들이다. 제2 실시예에서는 제1 실시예와 공통된 부분을 동일한 도면부호로 표시한다.
도 8을 참조하면, 상기 콘택홀(22)의 바닥, 상기 콘택홀의 내측벽에 형성된 스페이서(24) 및 상기 층간절연막(20) 상에 코발트층(26)을 증착하고, 계속하여 상기 코발트층(26) 상에 캐핑막(32)을 형성할 수 있다. 상기 캐핑막(32)은 티타늄 질화막(TiN)으로 형성할 수 있다.
도 9를 참조하면, 기판 전면적에 열처리를 실시하여 상기 콘택홀(22) 바닥의 코발트층(26)과 실리콘 기판이 반응하여 코발트 모노실리사이드막(CoSi, 34)을 형성한다. 이 때 상기 캐핑층(32)은 코발트 모노 실리사이드가 균일하게 형성되게 하는 역할을 하며, 상기 코발트 모노 실리사이드막(34)은 도면에 도시한 바와 같이 부피 팽창하면서 실제로 유효 콘택 크기가 증가한다. 그런데, 상기 콘택홀(22)의 내측벽에 형성된 스페이서(24)는 상기 코발트 모노 실리사이드막(34)의 부피 팽창을 제어하여 콘택홀의 양 옆의 상기 게이트 전극(10)과 상기 코발트 모노 실리사이드막(34)이 단락되는 것을 막는다.
도 10을 참조하면, 상기 캐핑층(32) 및 상기 미반응 코발트층(26)을 제거하여 상기 콘택홀(22)의 바닥에 형성된 코발트 모노 실리사이드막을 노출시킨다. 이어서, 기판 전면에 열처리를 실시하여 상기 코발트 모노 실리사이드막을 코발트 실리사이드막(36)으로 변환시킨다. 이 때 열처리하면서 상기 코발트 실리사이드막(36) 상에는 산화층이 형성될 수 있는데, 상기 산화층을 세정(cleaning) 공정으로 제거한다.
도 11을 참조하면, 상기 코발트 실리사이드막(36)이 바닥에 형성된 콘택홀(22)의 내부 및 상기 층간절연막(20) 상에 배리어막(28)을 형성한다. 상기 배리어막(28)은 티타늄 질화막(TiN)으로 형성할 수 있으며, 상기 티타늄 질화막(TiN)을 형성하기 전에 티타늄(Ti)을 더 형성할 수도 있다. 상기코발트층(26) 및 배리어막(28)의 적층은 동일 장비에서 인시츄(in-situ)로 진행하는 것이 바람직하다.
도 12를 참조하면, 상기 배리어막(28) 상에 상기 콘택홀(22)을 채우는 도전막(38)을 형성하여 콘택 구조체를 완성한다. 상기 도전막(38)은 텅스텐(W), 알류미늄(Al). 티타늄 질화막(TiN), 탄탈륨 질화막(TaN) 중에서 선택된 어느 하나로 또는 이들의 조합으로 형성할 수 있다. 경우에 따라서는 상기 도전막(38)을 에치백 또는 CMP로 상기 층간절연막이 노출될 때까지 평탄화하여 콘택플러그를 형성할 수도 있다.
제2 실시예에서는 코발트층 및 캐핑막을 콘택홀의 저면에 형성한 후에 코발트층 및 캐핑막을 적층하고, 코발트층을 열처리하여 코발트 모노 실리사이드층로 변환시킨다. 이어서 캐핑막과 미반응 코발트층을 제거하고, 상기 코발트 모노 실리사이드막(CoSi)을 코발트 실리사이드막(CoSi2)으로 변환시키는 열처리를 한다. 즉, 두번의 열처리 공정을 거쳐 코발트 실리사이드막을 형성한다. 이와는 달리, 콘택홀의 저면에 코발트층을 형성하고, 상기 코발트층을 한 번의 열 처리로 코발트 실리사이드막(CoSi2)으로 변환시키고, 미반응 코발트층을 제거할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어진 본 발명은, 층간절연막을 관통하는 콘택홀을 형성한 후에 콘택홀의 내측벽에 스페이서를 형성함으로서 오믹 콘택을 위하여 형성하는 코발트 실리사이드막과 인접하는 도전층간의 단락을 방지하는 효과가 있다.

Claims (16)

  1. 도전영역을 갖는 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 관통하여 상기 도전영역을 노출시키는 콘택홀를 형성하는 단계;
    상기 콘택홀의 내측벽에 스페이서를 형성하는 단계;
    상기 스페이서가 내측벽에 형성된 콘택홀의 저면에 코발트 실리사이드막을 형성하는 단계; 및
    상기 코발트 실리사이드막 상에 상기 콘택홀를 채우는 도전막을 형성하는 단계를 포함하는 콘택 구조체 제조방법.
  2. 제 1 항에 있어서,
    상기 스페이서는 실리콘 산화막, 실리콘 질화막, 티타늄 질화막, 탄탈륨 질화막, 붕소 질화막 중에서 선택된 어느 하나로 형성하며, 두께는 100Å 내지 1000Å의 범위로 형성하는 것을 특징으로 하는 콘택 구조체 제조방법.
  3. 제 1 항에 있어서,
    상기 콘택홀의 저면에 코발트 실리사이드막을 형성하는 단계는,
    상기 콘택홀의 저면에 노출된 기판, 상기 스페이서의 측벽 및 상기 층간절연막 상에 코발트층을 형성하는 단계; 및
    상기 코발트층 상에 배리어막을 형성하되, 상기 배리어막을 형성할 때 상기 코발트층과 상기 기판이 반응하여 코발트 실리사이드막이 형성되는 것을 특징으로하는 콘택 구조체 제조방법.
  4. 제 3 항에 있어서,
    상기 코발트층 및 상기 배리어막은 인시츄(in-situ)로 형성하는 것을 특징으로 하는 콘택 구조체 제조방법.
  5. 제 3 항에 있어서,
    상기 배리어막은 티타늄 질화막(TiN) 또는 티타늄(Ti) 및 티타늄 질화막(TiN)으로 형성하는 것을 특징으로 하는 콘택 구조체 제조방법.
  6. 제 1 항에 있어서,
    상기 콘택홀의 저면에 코발트 실리사이드막을 형성하는 단계는,
    상기 콘택홀의 저면에 노출된 기판, 상기 스페이서의 측벽 및 상기 층간절연막 상에 코발트층을 형성하는 단계;
    상기 코발트층을 열처리하여 상기 기판과 접하는 부분에 코발트 실리사이드막을 형성하는 단계; 및
    상기 코발트층 중에서 미반응 코발트층을 제거하여 상기 개구부 저면에 코발트 실리사이드막을 노출시키는 단계를 포함하는 콘택 구조체 제조방법.
  7. 제 6 항에 있어서,
    상기 코발트 실리사이드막을 형성한 후에 티타늄 질화막(TiN) 또는 티타늄(Ti) 및 티타늄 질화막(TiN)으로 이루어진 배리어막을 더 형성하는 것을 특징으로 하는 콘택 구조체 제조방법.
  8. 제 1 항에 있어서,
    상기 콘택홀의 저면에 코발트 실리사이드막을 형성하는 단계는,
    상기 콘택홀의 저면에 노출된 기판, 상기 스페이서의 측벽 및 상기 층간절연막 상에 코발트층 및 캐핑막을 순서대로 형성하는 단계;
    상기 코발트층을 열처리하여 상기 기판과 접하는 부분에 코발트 모노 실리사이드막을 형성하는 단계;
    상기 캐핑막 및 미반응 코발트층을 제거하여 상기 콘택홀 저면에 코발트 모노 실리사이드막을 노출시키는 단계; 및
    상기 코발트 모노 실리사이드막을 열처리하여 코발트 실리사이드막을 형성하는 단계를 포함하는 콘택 구조체 제조방법.
  9. 제 8 항에 있어서,
    상기 코발트 실리사이드막을 형성한 후에 티타늄 질화막(TiN) 또는 티타늄(Ti) 및 티타늄 질화막(TiN)으로 이루어진 배리어막을 더 형성하는 것을 특징으로 하는 콘택 구조체 제조방법.
  10. 제 1 항에 있어서,
    상기 콘택홀를 채우는 도전막을 형성하기 전에 배리어 메탈을 형성하는 단계를 더 포함하는 것을 특징으로 하는 콘택 구조체 제조방법.
  11. 제 1 항에 있어서,
    상기 도전막을 상기 층간절연막이 노출될 때까지 평탄화하여 콘택플러그를 형성하는 단계를 더 포함하는 것을 특징으로 하는 콘택 구조체 제조방법.
  12. 기판 상에 형성된 층간절연막;
    상기 층간절연막을 관통하여 상기 기판의 표면의 소정영역을 노출시키는 콘택홀;
    상기 콘택홀의 내측벽에 형성된 스페이서;
    상기 콘택홀의 저면에 형성된 코발트 실리사이드막; 및
    상기 콘택홀의 내부를 채우는 도전막을 포함하는 콘택 구조체.
  13. 제 12 항에 있어서,
    상기 내측벽 스페이서 및 상기 도전막 사이에 배리어막이 개재되어 있는 것을 특징으로 하는 콘택 구조체.
  14. 제 13 항에 있어서,
    상기 배리어막은 티타늄 질화막(TiN) 또는 티타늄(Ti) 및 티타늄 질화막(TiN)으로 이루어진 것을 특징으로 하는 콘택 구조체.
  15. 제 14 항에 있어서,
    상기 배리어막 및 상기 내측벽 스페이서 사이에 코발트층이 개재되어 있는 것을 특징으로 하는 콘택 구조체.
  16. 제 12 항에 있어서,
    상기 내측벽 스페이서는 실리콘 산화막, 실리콘 질화막, 티타늄 질화막, 탄탈륨 질화막, 붕소 질화막 중에서 선택된 어느 하나인 것을 특징으로 하는 콘택 구조체.
KR10-2002-0049131A 2002-08-20 2002-08-20 반도체 소자의 콘택 구조체 및 그 제조방법 KR100467021B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0049131A KR100467021B1 (ko) 2002-08-20 2002-08-20 반도체 소자의 콘택 구조체 및 그 제조방법
US10/609,983 US20040038517A1 (en) 2002-08-20 2003-06-30 Methods of forming cobalt silicide contact structures including sidewall spacers for electrical isolation and contact structures formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0049131A KR100467021B1 (ko) 2002-08-20 2002-08-20 반도체 소자의 콘택 구조체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040017038A true KR20040017038A (ko) 2004-02-26
KR100467021B1 KR100467021B1 (ko) 2005-01-24

Family

ID=31884915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0049131A KR100467021B1 (ko) 2002-08-20 2002-08-20 반도체 소자의 콘택 구조체 및 그 제조방법

Country Status (2)

Country Link
US (1) US20040038517A1 (ko)
KR (1) KR100467021B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214620B2 (en) 2003-10-28 2007-05-08 Samsung Electronics Co., Ltd. Methods of forming silicide films with metal films in semiconductor devices and contacts including the same
US7342286B2 (en) 2004-12-29 2008-03-11 Samsung Electronics Co., Ltd. Electrical node of transistor and method of forming the same
KR20180060943A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개구들 내에 금속 층들을 형성하기 위한 방법들 및 그것을 형성하기 위한 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270180B (en) * 2004-06-21 2007-01-01 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
KR100549014B1 (ko) * 2004-07-21 2006-02-02 삼성전자주식회사 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들
DE102005022840B3 (de) * 2005-05-18 2006-09-28 Infineon Technologies Ag Verfahren zum Herstellen von Kontaktstrukturen für DRAM-Halbleiterspeicher
US7786003B1 (en) 2005-05-25 2010-08-31 Advanced Micro Devices, Inc. Buried silicide local interconnect with sidewall spacers and method for making the same
US8435873B2 (en) * 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
KR100794657B1 (ko) * 2006-06-28 2008-01-14 삼성전자주식회사 반도체 장치의 배리어 금속막 형성 방법
KR100920054B1 (ko) * 2008-02-14 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
TWI662711B (zh) * 2011-07-19 2019-06-11 聯華電子股份有限公司 半導體元件及其製作方法
US9252019B2 (en) * 2011-08-31 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for forming the same
US9105570B2 (en) 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
CN104576337B (zh) * 2013-10-11 2017-12-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9299607B2 (en) * 2014-02-13 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Contact critical dimension control
CN105118806B (zh) * 2015-07-30 2018-06-22 上海华力微电子有限公司 一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法
US9741577B2 (en) * 2015-12-02 2017-08-22 International Business Machines Corporation Metal reflow for middle of line contacts
US9711402B1 (en) * 2016-03-08 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact metal
US10141231B1 (en) 2017-08-28 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with wrapped-around epitaxial structure and manufacturing method thereof
US11309217B2 (en) * 2018-03-01 2022-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug and method of formation
CN110890368A (zh) * 2018-09-07 2020-03-17 长鑫存储技术有限公司 半导体器件的制备方法和半导体器件
US11205590B2 (en) * 2019-09-21 2021-12-21 International Business Machines Corporation Self-aligned contacts for MOL
JP2022143319A (ja) * 2021-03-17 2022-10-03 キオクシア株式会社 半導体装置およびその製造方法
WO2024065277A1 (zh) * 2022-09-28 2024-04-04 华为技术有限公司 一种半导体器件、制备方法及电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US5472900A (en) * 1991-12-31 1995-12-05 Intel Corporation Capacitor fabricated on a substrate containing electronic circuitry
KR100192170B1 (ko) * 1995-06-26 1999-06-15 김영환 반도체 소자의 콘택 형성방법
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US6037246A (en) * 1996-09-17 2000-03-14 Motorola Inc. Method of making a contact structure
US6127249A (en) * 1997-02-20 2000-10-03 Micron Technology, Inc. Metal silicidation methods and methods for using same
US5912188A (en) * 1997-08-04 1999-06-15 Advanced Micro Devices, Inc. Method of forming a contact hole in an interlevel dielectric layer using dual etch stops
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
US6172407B1 (en) * 1998-04-16 2001-01-09 Advanced Micro Devices, Inc. Source/drain and lightly doped drain formation at post interlevel dielectric isolation with high-K gate electrode design
US6174794B1 (en) * 1998-08-20 2001-01-16 Advanced Micro Devices, Inc. Method of making high performance MOSFET with polished gate and source/drain feature
KR20000041700A (ko) * 1998-12-23 2000-07-15 김영환 반도체소자의 콘택 형성방법
KR20000043913A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 금속 콘택 형성 방법
JP2000286397A (ja) * 1999-03-30 2000-10-13 Nec Corp 半導体装置の製造方法
KR100322886B1 (ko) * 1999-07-01 2002-02-09 박종섭 반도체장치의 금속 콘택 형성 방법
US6271122B1 (en) * 1999-07-12 2001-08-07 Advanced Micro Devices, Inc. Method of compensating for material loss in a metal silicone layer in contacts of integrated circuit devices
US6235597B1 (en) * 1999-08-06 2001-05-22 International Business Machines Corporation Semiconductor structure having reduced silicide resistance between closely spaced gates and method of fabrication
KR100325465B1 (ko) * 1999-12-27 2002-02-25 박종섭 반도체 소자의 제조방법
US6531352B1 (en) * 2000-08-31 2003-03-11 Micron Technology, Inc. Methods of forming conductive interconnects
DE60313980T2 (de) * 2002-09-04 2008-01-17 Koninklijke Philips Electronics N.V. Verfahren und vorrichtung zum verbinden zweier plattenförmiger gegenstände

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214620B2 (en) 2003-10-28 2007-05-08 Samsung Electronics Co., Ltd. Methods of forming silicide films with metal films in semiconductor devices and contacts including the same
US7342286B2 (en) 2004-12-29 2008-03-11 Samsung Electronics Co., Ltd. Electrical node of transistor and method of forming the same
KR20180060943A (ko) * 2016-11-29 2018-06-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개구들 내에 금속 층들을 형성하기 위한 방법들 및 그것을 형성하기 위한 장치

Also Published As

Publication number Publication date
US20040038517A1 (en) 2004-02-26
KR100467021B1 (ko) 2005-01-24

Similar Documents

Publication Publication Date Title
KR100467021B1 (ko) 반도체 소자의 콘택 구조체 및 그 제조방법
US9685340B2 (en) Stable contact on one-sided gate tie-down structure
JP4903313B2 (ja) ダマシンゲート工程で自己整合コンタクトパッド形成方法
US7144798B2 (en) Semiconductor memory devices having extending contact pads and related methods
US20070290280A1 (en) Semiconductor device having silicide thin film and method of forming the same
KR100665852B1 (ko) 반도체 소자의 제조방법
KR20120036185A (ko) 반도체 소자 및 그 제조 방법
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
CN108878529B (zh) 半导体器件及其制造方法
US20120068270A1 (en) Semiconductor device and manufacturing method of the device
KR100697292B1 (ko) 반도체 장치 및 그 형성 방법
US6878597B2 (en) Methods of forming source/drain regions using multilayer side wall spacers and structures so formed
KR20100002828A (ko) 반도체 소자의 게이트 전극의 형성 방법
US20020132400A1 (en) Novel design and process for a dual gate structure
KR100607798B1 (ko) 반도체 소자의 실리사이드 형성방법
US6753215B2 (en) Methods for manufacturing semiconductor devices and semiconductor devices
KR100589490B1 (ko) 반도체 소자의 제조 방법
KR100567879B1 (ko) 살리사이드를 갖는 반도체 소자 제조 방법
KR100403540B1 (ko) 반도체소자의 제조방법
KR100529873B1 (ko) 반도체소자의 제조방법
TWI832320B (zh) 形成具有接觸特徵之半導體裝置的方法
US20030032236A1 (en) Semiconductor device manufacturing method and semiconductor device
KR20000065496A (ko) 절연특성을 개선하기 위한 반도체 소자의 제조방법
KR100752200B1 (ko) 반도체 소자의 제조 방법
CN116798870A (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee