KR20040015769A - 프로세서 온도 제어 인터페이스 - Google Patents

Abstract

프로세서 온도 제어 인터페이스에 대한 기술이다. 일 실시예에서, 프로세서는 내부가 고온임을 나타내는 제1 신호를 양방향 인터페이스 상에 나타내기 위해, 양방향 인터페이스와 출력 로직을 포함한다. 스로틀링 로직(throttling logic)은 양방향 인터페이스 상에 내부가 고온임이 나타나거나 또는 외부 신호가 수신되면 프로세서의 동작을 스로틀링한다(throttle).

Description

프로세서 온도 제어 인터페이스{PROCESSOR TEMPERATURE CONTROL INTERFACE}

컴포넌트들은 계속해서 작아지고 있지만, 흔히 보다 많은 전력을 소모하게 됨에 따라, 전자 컴포넌트의 온도 제어를 위해 고심하고 있다. 오늘날, 마이크로프로세서는 정교한 기술을 사용함으로써, 온도가 임의의 열적 메트릭스에 도달했을 때, 전력을 보존하게 하고 그들 스스로 스로틀링하게 한다.

예를 들어, 종래 기술에 따른 임의의 프로세서는, 다양한 이유에 대해 시스템이 프로세서 클럭을 중지하도록 허용하는 중지 클럭 핀을 포함한다. 이러한 핀 사용에 대한 공지된 일례로서, 중지 클럭 핀 상에 주기적 파형을 제공하여, 프로세서를 주기적으로 중지시키고 프로세서를 재개한다(예컨대, US 특허 5,560,001 참조). 그러한 클럭 스로틀링(throttling)은 프로세서 가동율(operating rate)을 효과적으로 줄이고, 이로써 통상적으로 전력 소모 및 온도를 줄인다.

또한, 종래 기술에 따른 프로세서는 자체적으로 열 센서를 구비할 수 있고, 내부적으로 초기화된 스로틀링을 스스로 수행할 수 있다. 열적 이유로 인해 내부적으로 초기화된 스로틀링이 이용되는 경우, 시스템에 경보를 발하도록 외부 신호가 어써팅(assert)될 수 있다(예컨대, 펜티엄4 프로세서의 PROCHOT# 출력 신호).

그러나, 이러한 메커니즘은 일부 애플리케이션에 대해 적절한 제어 및/또는 동기화 능력을 제공하지 않을 수도 있다.

본 발명은 전자 컴포넌트의 분야에 관한 것이다. 보다 구체적으로, 본 발명은 프로세서 등의 전자 컴포넌트를 위한 온도 제어 인터페이스에 관한 것이다.

본 발명은 실시예에 의해 설명되며 첨부 도면에 한정되지는 않는다.

도 1은 양방향 프로세서 핫 인터페이스를 갖는 시스템에 대한 일 실시예를 기술하는 도면.

도 2는 일 실시예에 따른 도 1에 도시된 시스템의 동작을 기술하는 순서도.

도 3은 프로세서 핫 인터페이스를 사용하는 멀티-프로세서 시스템에 대한 일 실시예를 기술하는 도면.

도 4는 일 실시예에 따른 도 3에 도시된 시스템의 동작을 기술하는 순서도.

다음 설명은 프로세서 온도 제어 인터페이스에 대한 기술을 설명한다. 다음 설명에서, 본 발명을 보다 완전히 이해시키기 위해, 로직 구현, 클럭, 신호명, 시스템 컴포넌트의 형태와 상호 관계, 및 로직 분할/통합 선정 등의 다양한 특정 상세가 진술된다. 그러나, 당업자라면 그러한 특정 상세 없이도 본 발명을 실행할 수 있을 것이다. 또한, 제어 구조물, 및 게이트 레벨 회로는 본 발명을 불명료하게 하지 않기 위해 상세히 도시되지 않는다.

일 실시예에서, 프로세서의 열적 상태에 대한 시스템 관찰 및 시스템 제어 모두를 허용하기 위해, 양방향 프로세서 핫 (PROCHOT#) 인터페이스가 제공된다.그러한 양방향 인터페이스는 예를 들어, 부가적인 핀의 사용으로 한정된 제어량 및 관찰 능력이 균형 잡히게 되는 데스크탑 및 모바일 시스템에서 유용하다. 또 다른 실시예에서, 2 개의 핀 PROCHOT# 및 힘 프로세서 핫 (FORCEPH#) 인터페이스는 시스템이 스로틀링 메커니즘의 어써션(assertion)을 관찰 및 제어 하도록 허용한다.

"프로세서"는 임의의 실시예에서 단일 집적 회로로 형성될 수도 있다. 또 다른 실시예에서는, 다수의 집적 회로가 함께 프로세서를 형성할 수도 있고, 또 다른 실시예에서는, 하드웨어 및 소프트웨어 루틴(예컨대, 2진 변환 루틴)이 함께 프로세서를 형성할 수도 있다. 많은 다른 형태의 집적 회로 및 그 외의 전자 컴포넌트는 그러한 온도 제어 기술을 사용하는 것이 유익할 것이다. 예를 들어, 프로세서(100)는 일반적인 목적의 프로세서(예컨대, 마이크로프로세서)일 수도 있고, 또는 특수한 목적의 프로세서 또는 디바이스일 수도 있다. 예를 들어, 시스템에서 사용될 수 있는, 디지털 신호 프로세서, 그래픽스 프로세서, 네트워크 프로세서, 또는 임의의 형태의 특수한 목적의 컴포넌트는 스로틀링을 눈으로 볼 수 있고 제어할 수 있는 시스템에 유익할 것이다.

도 1은 양방향 프로세서 핫 인터페이스(PROCHOT# 인터페이스 노드 117)를 갖는 프로세서(100)에 대한 일 실시예를 도시한다. 인터페이스는 적어도 하나의 인터페이스 노드를 또 다른 컴포넌트에 인터페이스하도록 제공할 수 있는, 핀, 볼, 또는 또 다른 형태의 커넥터 혹은 그들의 세트일 수 있다. 프로세서(100)는 프로세서 자체의 온도를 모니터하는 온도 모니터링 로직(110)을 포함한다. 갖가지 공지된 또는 이용가능한 온도 모니터링 기술이 이용될 수 있다. 예를 들어, 온도를모니터하는 내장형 회로가 사용될 수 있다. 대안적으로, 외부 센서가 사용되거나, 전력 소모 평가 기술(예컨대, 활성 카운터/모니터, 전류 모니터, 등)이 사용될 수도 있다. 온도 모니터(110)는 TOO HOT 신호에 대해, 신호선(112)을 통해 인터페이스 노드(117)를 구동하는 출력 구동기(115)에 결합된다. 또한, TOO HOT 신호는 멀티플렉서(130)를 통해 스로틀링 로직(120)으로 발송된다. 멀티플렉서는 퓨즈(140)에 의해 제어되며, 이는 설명된 실시예에 있어, 단방향 동작 모드와 양방향 동작 모드 사이에서 선택한다.

도 1에 따른 실시예에서, 시스템 로직(150)은 프로세서(100)와 인터페이스하고, 구동기(155)를 통해 구동하거나 입력 버퍼(160)를 통해 PROCHOT# 신호를 수신할 수 있다. 시스템 로직은 그 자체에 임의의 열센서를 포함하여, 전체 시스템이 언제 용인할 수 없는 온도 레벨에 도달하는지를 판정하고 그에 따라서 PROCHOT# 신호를 구동할 수 있다.

도 1의 시스템에 따른 일 실시예에 대한 동작은 도 2에 도시된다. 블록 200에서, 서로 다른 동작 모드는 분리된다. 임의의 실시예에서, 반도체 퓨즈는 동작 모드를 선택하기 위해 블로우될(blown) 수 있다. 구성 레지스터 등의 또 다른 선택 기술은 동작 모드를 선택하는데 사용될 수 있다. 출력 전용(output only) 모드에서, 퓨즈(140)는 멀티플렉서(130)가 스로틀링 로직(120)에 대한 입력으로서 TOO HOT을 선택하게 한다. 따라서, PROCHOT# 신호의 외부 상태는 고려되지 않고, 블록 205에서 표시되는 바와 같이 효과적으로 PROCHOT#를 출력만 하게 한다.

양방향에서, 단일 핀 모드, 시스템 로직(150) 및 프로세서(100) 모두는PROCHOT#을 구동하여 스로틀링을 제어할 수 있다. 블록 215 및 225에 표시되는 바와 같이, 프로세서(100)는 그것의 온도를 모니터하고 PROCHOT# 인터페이스를 모니터한다. 온도가 선택된 메트릭을 초과하지 않으면, 블록 200에 표시되는 바와 같이, 프로세서는 계속해서 온도를 모니터링한다. 유사하게, PROCHOT# 신호가 어써팅되지 않으면, 프로세서(100)는 블록 230에 표시되는 바와 같이 계속해서 인터페이스를 모니터할 것이다. PROCHOT# 신호가 어써팅되거나 온도가 선택된 메트릭을 초과하면, 블록 240에 표시되는 바와 같이, 프로세서 동작은 스로틀링 로직(120)에 의해 스로틀된다.

스로틀링 로직에 의해 수행된 스로틀링은 적절하게 공지된 것이거나 이용가능한 스로틀링 기술일 수 있다. 예를 들어, 디바이스에 대한 클럭은 주기적으로 중지될 수 있다. 대안적으로, 프로세싱 처리율은 파이프라인의 일부 단계에서 처리율을 한정함으로써 줄일 수 있다. 대안적으로, 클럭 주파수는 변경될 수 있다. 프로세서에 의한 프로세싱 양을 효율적으로 줄이는 이러한 또는 그 외의 다른 기술들은 스로틀링 로직에 의해 사용될 수 있다.

제3 모드에서, 양방향, 2중 핀 PROCHOT# 구현은 블록 210에 표시되는 바와 같이, 사용될 수 있다. 도 3 및 도 4는 2중 핀 구현을 사용하는 일 실시예의 상세를 제공한다. 2중 핀 구현은 프로세서의 내부 온도 게이지의 관찰 및 스로틀링 커맨드의 어써션 모두를 허용할 수 있다. 단일 핀을 갖는, 스로틀 커맨드의 어써팅은 동일한 핀의 프로세서 어써션을 마스크한다. 도 3의 실시예에서, 2개의 프로세서는 설명에 도움을 주기 위한 목적으로 도시되나, 부가적인 프로세서가 추가될 수있다. 프로세서(300) 및 프로세서(350) 둘 다 FORCEPH# 및 PROCHOT# 핀을 갖는다. 신호선(364 및 362)은 시스템 로직에 의해 구동된 FORCEPH# 신호를 프로세서(300 및 350)에 각각 결합하고, 신호선(302 및 352)은 프로세서(300 및 350)에 의해 구동된 PROCHOT# 신호를 시스템 로직으로 각각 운반한다.

프로세서(300)는 모니터(310)를 포함하여, 프로세서(300)가 너무 고온인 경우(또는 임의의 실시예에서 전력이 너무 많이 소모되는 경우)를 탐지한다. 각각 번호가 붙여진 블록은 래치(latch) 등의 지연 부재를 나타낸다. 구동기(305)는 모니터(310)로부터 TOO HOT 신호를 수신하도록 결합되고, 신호선(302)에서 PROCHOT# 신호를 구동하도록 결합된다. 멀티플렉서(330)에서 TOO HOT 신호를 취득하는 제1 경로는, 지연 블록 (313-1) 및 지연 블록(313-2)를 거쳐 멀티플렉서(330)의 "w" 입력에서 취득하는 것이다. 멀티플렉서(330)에서 TOO HOT 신호를 취득하는 제2 경로는, 지연 블록(313-1)을 통해, 출력 구동기(305)를 지나(신호선(302)에서 외부에서 어써팅된 임의의 신호를 픽업함), 인버팅 구동기(307)와, 지연 블록(314-2, 314-3)을 거쳐 멀티플렉서(330)의 "b" 입력에서 취득하는 것이다.

멀티플렉서로의 제3 경로는 신호선(302)로부터의 입력(PROCHOT#)과 신호선(364)로부터의 입력 모두를 포함하며, 이는 시스템 로직(360)에 의해 구동된다. 신호선(364)은 동작을 스로틀링하는 경우를 판정하기 위해 외부적인 고려(considerations)가 사용되도록 허용하는 힘 프로세서 핫(FORCEPH#) 신호선일 수 있다. 일 실시예에서, 두 개의 프로세서가 동시에 스스로 스로틀링되지 않을 때조차, 시스템은 다수의 프로세서의 스로틀링이 동시에(즉, 외부 버스 클럭과 동일한 클럭 사이클 동안) 시작하기를 희망할 것이다. 이러한 실시예에서는, 스로틀링 로직(320)으로의 TOO HOT 신호의 지연을 시스템 로직의 경로를 통해 예상되는 지연에 매칭하는 것이 바람직하다. 예를 들어, 도 3의 실시예에서, TOO HOT 신호는 지연 블록(313-1)과 출력 구동기(305)를 통해 지연 블록(316-2)과 조합 로직(363)과 지연 블록(316-3)을 지나 시스템 로직(370)으로 가고, 지연 블록(316-4)과 조합 로직(371)과 지연 블록(316-5)을 거쳐 시스템 로직(360)으로 되돌아 가고, 지연 블록(316-6)과 조합 로직(367)과 지연 블록(316-7)을 통해 제2 프로세서(350)로 간다. 제2 프로세서가 프로세서(300)에 대해 도시된 것과 동일한 로직을 갖는 것으로 가정하면, 그 경로는 입력 버퍼(309), 2개 이상의 지연 블록(316-8 및 316-9), OR 게이트(311), 및 멀티플렉서(330)의 "f" 입력에 대응하는 부재들을 통해 이어진다.

유사하게, 프로세서(300)에서 TOO HOT 신호의 내부 경로는 9개의 지연 블록과 OR 게이트(311)를 포함한다. 내부적으로, 2중 핀 모드에서, TOO HOT 신호는 지연 블록(313-1 및 313-2)을 거쳐, 지연 블록 (315-3 내지 315-9)를 지나 OR 게이트(311)로 간다. 시스템 로직(360 및 370)이 신호선(364) 상에 FORCEPH#를 어써팅할 때, 또는 모니터(310)가 스로틀링이 수행되어야함을 지시할 때, OR 게이트는 멀티플렉서(330)에게 스로틀링이 수행되어야 한다는 지시를 제공한다. 시스템 로직 컴포넌트(360 및 370)는 국부적(360) 및 전역적(370) 제어 애플리케이션 특정 집적 회로(ASICs)일 수 있다. 그러나, 로직의 일부 또는 그 전체가 분리된 것인지 또는 완전한 것인지의 여부는 개시된 기술에서 중요하지 않다. 버스 브리지 등의또 다른 시스템 컴포넌트에서 또는 ASIC 등에서, 로직은 그 프로세서 자체에 포함될 수 있다. 부가적으로, 절대적인 수 또는 다양한 지연 길이는 중요하지 않지만, 임의의 실시예에 대해 지연 매칭을 제공하는 것은 바람직하다.

도 3의 실시예에서, 멀티플렉서에 대한 2개의 제어 입력(fuseBiDirProcHotEn 및 fuseMPdecode)은 선택된 모드를 제어한다. fuseMPdecode 퓨즈가 멀티 프로세서(2중 핀) PROCHOT#/FORCEPH# 구현이 바람직하다고 표시하면, 멀티플렉서에 대한 경로 "f"가 선택된다. 퓨즈 fuseBiDirProcHotEn이 양방향 모드만 바람직하다고 표시하면, 멀티플렉서의 입력 "b"가 선택된다. 퓨즈가 양방향 또는 멀티 프로세서(2중 핀) 모드 둘 다 바람직하지 않다고 표시하면, 출력-전용 모드가 사용되고 멀티플렉서에 대한 경로 "w"가 선택된다.

도 4는 2중 핀 모드(예컨대, 도 3의 실시예에 따른 멀티플렉서(330)에서 경로 "f")가 선택된 멀티프로세서 시스템의 동작을 설명한다. 블록 400에서, 고온이 감지된다(예컨대, 모니터(310)에 의해). 블록 410에서, PROCHOT# 신호가 시스템 로직에 어써팅된다. 블록 420에 표시되는 바와 같이, 내부 TOO HOT 신호는 지연된다. 도 3의 실시예에서, 지연 313-1, 313-2, 및 315-3 ~ 315-9를 지나는 경로는 지연을 제공한다. 블록 425에서 표시되는 바와 같이, 어써팅된 PROCHOT# 신호는 시스템 로직을 통해 전파하여, 지연을 초래하고, 그 결과 시스템에서 또 다른 프로세서(들)에게 FORCEPH# 신호를 발생시킨다. 예를 들어, 도 3의 실시예에서, FORCEPH# 신호는 신호선(362) 상에서 프로세서(350)에 어써팅될 수 있다.

제1 프로세서 내에서의 지연으로 인해, 임의의 간격을 갖는 지연에 더해, 시스템 로직을 통한 경로에서의 지연을 매칭하도록 설계되는 프로세서는 블록 430 및 435에 도시된 바와 같이 동시에 스로틀링을 시작한다. 균일한 속도로 프로세서 동작을 유지하기 위한 일부 시스템에서 그러한 동시 스로틀링이 바람직하며, 이로써, 진보와 열적/전력 문제가 대강 균형적이 된다. 따라서, 프로세서가 스로틀링 상태에 돌입하지 않은 경우에도 프로세서가 스로틀링 상태가 되도록 강요될 수 있다.

따라서, 프로세서 온도 제어 인터페이스에 대한 기술이 개시된다. 임의의 전형적인 실시예가 기술되고 첨부 도면에서 도시되지만, 그러한 실시예는 단지 설명을 위한 것이지 광범위한 발명을 제한하고자 한 것이 아니며, 본 발명은 도시되고 설명된 특정 구조 및 배열에 한정되지 않으므로, 당업자라면 다양한 변형을 실시할 수 있을 것이다.

Claims (22)

1. 양방향 인터페이스와;

   상기 양방향 인터페이스 상에서 내부 고온을 표시하는 제1 신호를 어써팅(assert)하기 위한 출력 로직과;

   상기 양방향 인터페이스에 결합되어, 상기 제1 신호가 상기 내부 고온을 표시하거나 또는 상기 양방향 인터페이스 상에 외부 신호가 수신되면 프로세서의 동작을 스로틀링(throttle)하기 위한 스로틀링 로직

   을 포함하는 프로세서.
2. 제1항에 있어서, 상기 양방향 인터페이스는 단일 인터페이스 노드인 프로세서.
3. 제1항에 있어서,

   상기 제1 신호에 대한 제1 경로와;

   상기 외부 신호에 대한 제2 경로와;

   단방향 모드에서 상기 외부 신호를 무시하는 상기 제1 경로와 양방향 단일 인터페이스 모드에서 상기 외부 신호를 고려하는 상기 제2 경로 중에서 선택하기 위한 선택 로직

   을 더 포함하는 프로세서.
4. 제3항에 있어서, 상기 양방향 인터페이스는 제1 인터페이스 노드와 제2 인터페이스 노드를 포함하고, 상기 제2 인터페이스 노드는 입력이고, 상기 선택 로직은 양방향 이중 인터페이스 모드에서 제3 경로를 더 선택하게 되어 있는 프로세서.
5. 제4항에 있어서, 상기 제3 경로는,

   제1 지연을 갖는 상기 제1 신호에 대한 내부 신호 경로와;

   제2 지연을 갖는 상기 외부 신호에 대한 외부 신호 경로를 포함하고, 상기 제1 지연은 상기 제2 지연과 외부 지연의 합과 매칭하는 프로세서.
6. 제1항에 있어서, 상기 양방향 인터페이스는,

   이중 핀 모드가 인에이블될 때 상기 제1 신호를 출력하기 위한 제1 인터페이스 노드 및 외부 신호를 수신하기 위한 제2 인터페이스 노드와;

   양방향 모드가 인에이블될 때의 단일 양방향 인터페이스 노드

   를 포함하는 프로세서.
7. 제6항에 있어서,

   상기 제1 신호의 제1 경로에서의 제1 지연과;

   상기 외부 신호의 제2 경로에서의 제2 지연을 더 포함하고,

   상기 제1 경로에서의 상기 제1 지연은 상기 제2 경로에서의 상기 제2 지연과외부 지연의 합과 매칭하는 프로세서.
8. 제1 프로세서를 포함하되, 이 제1 프로세서는,

   고온을 표시하는 내부 신호를 출력하기 위한 제1 인터페이스 노드와;

   외부 신호를 수신하기 위한 제2 인터페이스 노드와;

   상기 내부 신호 또는 상기 외부 신호에 응답하여 상기 제1 프로세서를 스로틀링하기 위한 스로틀링 로직을 포함하고;

   상기 외부 신호를 어써팅하기 위한 시스템 로직

   을 포함하는 시스템.
9. 제8항에 있어서,

   제2 프로세서를 더 포함하되, 이 제2 프로세서는,

   제2 프로세서 고온을 표시하는 제2 프로세서 내부 신호를 출력하기 위한 제2 프로세서 제1 인터페이스 노드와;

   제2 외부 신호를 수신하기 위한 제2 프로세서 제2 인터페이스 노드와;

   상기 제2 프로세서 내부 신호 또는 상기 제2 외부 신호에 응답하여 상기 제2 프로세서를 스로틀링하기 위한 제2 프로세서 스로틀링 로직을 포함하고;

   상기 시스템 로직은 상기 제2 프로세서가 상기 제2 프로세서 고온을 표시하는 상기 제2 프로세서 내부 신호를 출력하는 것에 응답하여 상기 제1 프로세서에 대해 상기 외부 신호를 어써팅하게 되어 있는 시스템.
10. 제9항에 있어서, 상기 제1 프로세서는,

    상기 스로틀링 로직에 대한 상기 내부 신호의 제1 경로에서의 제1 지연과;

    상기 스로틀링 로직에 대한 상기 외부 신호의 제2 경로에서의 제2 지연을 더 포함하고, 상기 제1 지연은 상기 제2 지연과 시스템 로직 지연의 합을 매칭하는 시스템.
11. 제10항에 있어서, 상기 제1 프로세서 및 상기 제2 프로세서는 상기 제2 프로세서 내부 신호에 응답하여 동시에 스로틀링을 개시하게 되어 있는 시스템.
12. 제11항에 있어서, 상기 제1 프로세서 및 상기 제2 프로세서는 동일 단일 클럭 사이클에서 스로틀링을 개시하게 되어 있는 시스템.
13. 양방향 인터페이스 상에서 내부적으로 측정된 고온을 표시하는 제1 신호를 구동하는 단계와;

    상기 제1 신호가 구동되거나 또는 상기 양방향 인터페이스 상에 외부 신호가 수신되면 동작을 스로틀링하는 단계

    를 포함하는 방법.
14. 제13항에 있어서, 상기 구동하는 단계는,

    선택된 열적 메트릭(thermal metric)에 도달하였는지 여부를 테스트하는 단계와;

    상기 선택된 열적 메트릭에 도달하면 상기 제1 신호를 구동하는 단계

    를 포함하는 방법.
15. 제13항에 있어서, 상기 인터페이스 노드는 단일 양방향 인터페이스 노드인 방법.
16. 제13항에 있어서, 상기 제1 신호 및 상기 외부 신호를 서로 다른 지연 경로를 통하여 지연시키는 단계를 더 포함하는 방법.
17. 제13항에 있어서, 상기 인터페이스 노드로서 단일 양방향 인터페이스 노드를 이용하는 제1 모드 또는 2개의 인터페이스 노드를 이용하는 제2 모드를 선택하는 단계를 더 포함하는 방법.
18. 제17항에 있어서,

    상기 제2 모드에서, 다른 프로세서와 동시에 스로틀링을 발생시키도록 상기 제1 신호를 지연시키는 단계를 더 포함하는 방법.
19. 제1 프로세서의 내부적으로 측정된 고온을 표시하는 단계와;

    상기 제1 프로세서의 내부적으로 측정된 고온에 응답하는 스로틀링과 제2 프로세서의 스로틀링을 동기시키는 단계

    를 포함하는 방법.
20. 제19항에 있어서, 상기 표시하는 단계는 제1 인터페이스 노드 상에서 제1 신호를 구동하는 단계를 포함하는 방법.
21. 제20항에 있어서, 상기 동기시키는 단계는,

    상기 제1 신호를 수신하고 상기 제2 프로세서에 대해 제2 신호를 어써팅하는 단계와;

    상기 제1 프로세서와 상기 제2 프로세서가 동기화된 방식으로 동작을 스로틀링할 수 있도록, 적어도 상기 제1 프로세서에 대해 동작을 스로틀링하기 시작하지 못하게 지연시키는 단계

    를 포함하는 방법.
22. 제21항에 있어서, 상기 지연시키는 단계는 상기 제2 프로세서가 스로틀링을 시작하는 클럭 사이클까지 상기 제1 프로세서가 스로틀링하지 못하게 하는 단계를 포함하는 방법.