KR20040008828A - 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법 - Google Patents

반도체 칩 패키지에서의 전기적 연결 수단 부착 방법 Download PDF

Info

Publication number
KR20040008828A
KR20040008828A KR1020020042540A KR20020042540A KR20040008828A KR 20040008828 A KR20040008828 A KR 20040008828A KR 1020020042540 A KR1020020042540 A KR 1020020042540A KR 20020042540 A KR20020042540 A KR 20020042540A KR 20040008828 A KR20040008828 A KR 20040008828A
Authority
KR
South Korea
Prior art keywords
electrical connection
semiconductor chip
connection means
pad
attaching
Prior art date
Application number
KR1020020042540A
Other languages
English (en)
Inventor
김평완
이창철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020042540A priority Critical patent/KR20040008828A/ko
Publication of KR20040008828A publication Critical patent/KR20040008828A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩 패키지(semiconductor chip package)에 있어서의 전기적 연결 수단 부착 방법에 대한 것으로서, 상세하게는 반도체 칩과 외부의 회로를 전기적으로 접속해주는 전기적 연결 수단 및 반도체 칩의 활성면에 형성되며 전기적 연결 수단의 일부가 부착되는 부착용 패드(pad for bonding)를 포함하는 반도체 칩 패키지의 제조에 사용되는 전기적 연결 수단 부착 방법에 있어서, 부착용 패드에 전기적 연결 수단보다 용융점이 낮은 금속 페이스트(metal paste)를 도포하는 제 1 단계와, 금속 페이스트가 도포된 부착용 패드에 전기적 연결 수단을 접촉시키는 제 2 단계와, 금속 페이스트에 레이저(laser)를 조사하여 가열하는 제 3 단계 및 부착용 패드와 전기적 연결 수단 사이에 금속 페이스트가 융착되는 제 4 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법에 대한 것인데, 이를 통하여 열 스트레스(heat stress) 감소에 의한 반도체 칩의 특성 저하 방지 효과와, 본딩 와이어(bonding wire)를 사용할 경우 본딩 패드(bonding pad)의 폭 감소 및 본딩 와이어의 구성 공간 감소 등에 의한 반도체 칩 및 반도체 칩 패키지의 소형화 효과 등을 얻을 수 있다.

Description

반도체 칩 패키지에서의 전기적 연결 수단 부착 방법{Bonding method of electrical connecting means in semiconductor chip package}
본 발명은 반도체 칩 패키지(semiconductor chip package)에 있어서의 전기적 연결 수단 부착 방법에 대한 것으로, 상세하게는 전기적 연결 수단의 부착을 레이저(laser)에 의해 용융된 금속 페이스트(metal paste)를 통하여 이루어지도록 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법에 대한 것이다.
일반적으로 반도체 칩 패키지는 그 내부에 반도체 칩이 마련되고 그 반도체 칩은 전기적 연결 수단을 통하여 외부의 회로와 전기적으로 접속하게 된다. 전기적 연결 수단은 반도체 칩 패키지의 내부 구성에 따라 달라지겠지만 리드(lead)를 포함하는 일반적인 반도체 칩 패키지의 경우 골드 와이어(gold wire), 알루미늄 와이어(aluminum wire) 등의 본딩 와이어(bonding wire)가 주로 사용되고 있으며, 비지에이 패키지(BGA package; Ball Grid Array package), 티씨피(TCP; Tape Carrier Package) 등의 반도체 칩 패키지에서는 솔더 범프(solder bump), 골드 범프(gold bump) 등의 금속 범프(metal bump)가 주로 사용되고 있다.
종래에는 본딩 와이어나 금속 범프와 같은 전기적 연결 수단이 반도체 칩 상의 본딩 패드(bonding pad)나 범프 패드(bump pad), 또는 리드와 같은 외부 접속 단자 등에 부착될 때, 전기적 연결 수단 자체의 일부를 용융하여 부착하는 방법이 사용되었는데, 그러한 방법은 반도체 칩에 가해지는 열 스트레스(heat stress)의 정도가 높다는 문제를 안고 있었다. 특히, 본딩 와이어를 사용하는 경우, 가열과 함께 수행되는 가압에 의한 압력 스트레스도 반도체 칩에 가해졌기 때문에 반도체 칩에 대한 스트레스 정도는 더욱 심각하였으며, 그로 인한, 반도체 칩의 특성 저하 문제가 발생하였다. 또한 본딩 와이어의 효과적인 부착을 위해서는 본딩 패드의 폭이 본딩 와이어의 지름에 비해 2~3배 이상 유지되어야 했기 때문에 반도체 칩 소형화의 근본적인 한계로 작용하였다.
이하 도면을 참조하여 반도체 칩 패키지의 제조에 있어서의 일반적인 전기적 연결 수단 부착 방법에 대해 계속 설명한다.
도 1a는 본딩 와이어의 일반적인 부착 방법을 나타낸 순서도이고, 도 1b는 도 1a의 방법에 따라 본딩 와이어가 부착된 모습을 개략적으로 보여주는 도이다.
전기적 연결 수단 중 본딩 와이어(104)는 일반적으로 도 1a의 순서도에 나타낸 것과 같은 방법에 따라 부착이 이루어지는데, 즉, 부착이 이루어질 본딩 와이어(104)의 끝단에는 본딩 패드(102)에의 부착이 이루어질 볼(ball)을 형성하고(A1 단계), 부착 과정을 수행할 캐필러리(capillary)의 하단 중앙에 그 볼이 위치하도록 본딩 와이어(104)를 조절한 다음(A2 단계), 캐필러리가 하강하여 본딩 패드(102)에 볼이 접촉하게 되면(A3 단계), 본딩 패드(102)에 열을 가함과 함께 캐필러리를 통하여 볼에 압력을 가함으로써(A4 단계) 볼이 본딩 패드(102)에 융착되어 본딩 와이어 부착부(105)를 형성하게 되어 본딩 와이어(104)의 부착이 이루어지게 된다(A5 단계). 그렇게 부착된 본딩 와이어(104)의 모습은 도 1b에 나타낸 바와 같이 된다.
이렇게 본딩 패드(102)에 본딩 와이어(104) 일단의 부착이 끝나면 캐필러리의 상승 및 이동을 통하여 2차 부착을 위한 본딩 와이어(104)의 변형이 이루어진다. 본딩 와이어(104) 끝단의 볼은 본딩 와이어(104)의 끝단을 고압의 전극단에 근접시키는 전기 방전 방법 등을 통하여 형성되며, 부착을 위한 가압시 초음파 등에 의한 진동이 볼에 가해질 수도 있다.
도 2a는 금속 범프의 일반적인 부착 방법을 나타낸 순서도이고, 도 2b는 도 2a의 방법에 따라 금속 범프가 부착된 모습을 개략적으로 보여주는 도이다.
전기적 연결 수단 중 금속 범프(156)는 일반적으로 도 2a의 순서도에 나타낸 것과 같은 방법에 의해 부착이 이루어지는데, 즉, 범프 패드(153)에 금속 범프(156)가 공급되면 본딩 패드(153)에 열을 가하여 금속 범프(156)를 용융시키고 그렇게 용융된 금속 범프(156)가 범프 패드(153)에 융착됨에 따라 금속 범프(153)의 부착이 이루어지게 된다. 그렇게 부착된 금속 범프(156)의 모습은 도 2b에 나타낸 바와 같이 된다.
이러한 종래의 일반적인 전기적 연결 수단 부착 방법은 열 스트레스, 압력 스트레스 등 전기적 연결 수단의 부착 시 반도체 칩이 외부로부터 받게되는 스트레스의 정도가 높아 그로 인한 반도체 칩 특성 저하 등의 문제가 발생할 수 있었으며, 전기적 연결 수단 중 본딩 와이어를 사용하는 경우에는 본딩 와이어의 효과적인 부착을 위해 본딩 패드의 폭이 본딩 와이어의 지름에 비해 2~3배 이상 유지되어야 하는 문제점 등이 더 존재하였다.
따라서, 본 발명은 전기적 연결 수단의 부착 시 반도체 칩과 전기적 연결 수단의 부착 부분에 대한 열 및 압력 등의 스트레스 정도를 감소시키고 또한 부착 구조를 변경시킬 수 있도록 함으로써, 반도체 칩의 특성 저하를 방지하고 나아가 반도체 칩 패키지의 소형화도 구현할 수 있도록 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법의 제공을 그 목적으로 한다.
도 1a는 본딩 와이어(bonding wire)의 일반적인 부착 방법을 나타낸 순서도,
도 1b는 도 1a의 방법에 따라 본딩 와이어가 부착된 모습을 개략적으로 보여주는 도,
도 2a는 금속 범프(metal bump)의 일반적인 부착 방법을 나타낸 순서도,
도 2b는 도 2a의 방법에 따라 금속 범프가 부착된 모습을 개략적으로 보여주는 도,
도 3a는 본 발명의 제 1 실시예로서 반도체 칩 패키지(semiconductor chip package)에서의 본딩 와이어 부착 방법을 나타낸 순서도,
도 3b는 도 3a의 방법에 따라 본딩 와이어를 부착하는 모습을 개략적으로 보여주는 도,
도 3c는 도 3a의 방법에 따라 본딩 와이어가 부착된 모습을 개략적으로 보여주는 도,
도 4a는 본 발명의 제 2 실시예로서 반도체 칩 패키지에서의 금속 범프 부착 방법을 나타낸 순서도,
도 4b는 도 4a의 방법에 의해 금속 범프를 부착하는 모습을 개략적으로 보여주는 도, 및
도 4c는 도 4a의 방법에 따라 금속 범프가 부착된 모습을 개략적으로 보여주는 도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 150, 200, 250 : 반도체 칩
102, 152, 202, 252 : 본딩 패드(bonding pad)
153, 253 : 범프 패드(bump pad)
209, 259 : 솔더 페이스트(solder paste)
104, 204 : 본딩 와이어
105 : 본딩 와이어 부착부
156, 256 : 금속 범프
107, 157, 207, 257 : 패시베이션층(passivation layer)
158, 258 : 절연층
30 : 캐필러리(capillary)
65 : 레이저(laser)
60 : 레이저 조사 장치
이러한 목적을 이루기 위하여, 본 발명은 반도체 칩과 외부를 전기적으로 접속해주는 전기적 연결 수단 및 반도체 칩의 활성면에 형성되며 전기적 연결 수단의 일부가 부착되는 부착용 패드를 포함하는 반도체 칩 패키지의 제조에 사용되는 전기적 연결 수단 부착 방법에 있어서, 부착용 패드에 전기적 연결 수단보다 용융점이 낮은 금속 페이스트(metal paste)를 도포하는 제 1 단계와, 금속 페이스트가 도포된 부착용 패드에 전기적 연결 수단을 접촉시키는 제 2 단계와, 금속 페이스트에 레이저(laser)를 조사하여 가열하는 제 3 단계 및 부착용 패드와 전기적 연결 수단 사이에 금속 페이스트가 융착되는 제 4 단계를 포함하는 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법을 제공한다.
이하 도면을 참조하여 본 발명인 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법에 대해 상세히 설명한다.
도 3a는 본 발명의 제 1 실시예로서 반도체 칩 패키지에서의 본딩 와이어 부착 방법을 나타낸 순서도이고, 도 3b는 도 3a의 방법에 따라 본딩 와이어를 부착하는 모습을 개략적으로 보여주는 도이며, 도 3c는 도 3a의 방법에 따라 본딩 와이어가 부착된 모습을 개략적으로 보여주는 도이다.
도 3a 내지 도 3c에서 나타낸 것처럼, 본 발명은 전기적 연결 수단으로서 골드 와이어, 알루미늄 와이어 등과 같은 본딩 와이어(204)를 적용시킬 수 있는데, 본딩 와이어(204)의 본딩 패드(202)에 대한 부착은, 먼저 본딩 패드(202)에 본딩 와이어(204)보다 용융점이 낮은 금속 페이스트로서 솔더 페이스트(solder paste;209)를 도포하고(C1 단계), 하부에 소정 길이의 본딩 와이어(204)가 돌출된 캐필러리(30)의 하강을 통해 본딩 와이어(204)의 끝단이 미리 도포된 솔더 페이스트(209)에 접촉되도록 한 후(C2 단계), 레이저 조사 장치(60)로부터 레이저(65)를 솔더 페이스트(209)에 조사하여 솔더 페이스트(209)를 용융시키고(C3 단계), 용융된 솔더 페이스트(209)가 본딩 패드(202)와 본딩 와이어(204) 사이에 융착되도록 함으로써 이루어진다(C4 단계).
본 제 1 실시예에 따르면 본딩 와이어(204)는 본딩 패드(202)에의 부착을 위해 끝단에 볼을 형성할 필요가 없으며, 레이저(65)를 사용하여 반도체 칩(200)을 거치지 않고 솔더 페이스트(209)를 직접 가열하기 때문에 반도체 칩(200)에 대한 열 스트레스를 최소화 할 수 있다. 또한, 본딩 와이어(204)보다 용융점이 낮은 솔더 페이스트(209)를 용융시켜 부착을 진행하기 때문에 본딩 와이어(204)를 직접 용융하여 부착시키던 종래에 비하여 가열 온도를 낮추거나 또는 가열 시간을 단축시킬 수 있게 되므로, 반도체 칩(200)과 본딩 와이어(204)의 부착 부분에 대한 열 스트레스를 감소시키는 효과를 얻을 수 있고, 더불어 본딩 패드(202)의 폭을 본딩 와이어(204)의 지름 수준으로 줄이더라도 효과적인 부착을 가능하게 하는 효과를 얻을 수 있게 된다.
도 4a는 본 발명의 제 2 실시예로서 반도체 칩 패키지에서의 금속 범프 부착 방법을 나타낸 순서도이고, 도 4b는 도 4a의 방법에 의해 금속 범프를 부착하는 모습을 개략적으로 보여주는 도이며, 도 4c는 도 4a의 방법에 따라 금속 범프가 부착된 모습을 개략적으로 보여주는 도이다.
도 4a 내지 도 4c에서 나타낸 것처럼, 본 발명은 전기적 연결 수단으로서 솔더 범프, 골드 범프 등과 같은 금속 범프(256)를 적용시킬 수 있는데, 금속 범프(256)는 솔더 페이스트(259)와 같이 금속 범프(256) 자신보다 용융점이 낮은 금속 페이스트를 통하여 범프 패드(253)에 부착된다. 금속 범프(256)의 부착은, 먼저 범프 패드(253)에 금속 범프(256)보다 용융점이 낮은 금속 페이스트로서 솔더 페이스트(259)를 도포하고(D1 단계), 도포된 솔더 페이스트(259)에 금속 범프(256)를 실장시킨 다음(D2 단계), 레이저 조사 장치(60)로부터 레이저(65)를 솔더 페이스트(259)에 조사하여 솔더 페이스트(259)를 용융시키고(D3 단계), 용융된 솔더 페이스트(259)가 범프 패드(253)와 금속 범프(256) 사이에 융착되도록 함으로써 이루어진다.(D4 단계)
이렇듯 금속 범프(256)의 부착이 금속 범프(256)의 직접적인 용융에 의해 이루어지는 대신에 그 보다 용융점이 낮은 솔더 페이스트(259)를 통하여 이루어질 뿐만 아니라 레이저(65)를 통하여 반도체 칩(250)을 거치지 않고 가열이 이루어지기 때문에 이 역시 가열 온도를 낮추거나 가열 시간을 단축하는 등 반도체 칩(250) 및 금속 범프(256)의 부착 부분에 대한 열 스트레스를 감소시키는 효과를 얻을 수 있다.
본 발명은 몇몇 실시예를 가지고 설명되었으나 그러한 실시예들에 따른 구성에만 한정되는 것은 아니며, 본 발명의 발명 의도에 부합하는 다른 여러 구성을 통해서도 본 발명에 대해 설명할 수 있음은 자명할 것이다.
이렇듯, 본 발명인 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법에 의하면, 전기적 연결 수단에 비해 용융점이 낮은 금속 페이스트를 이용하여 전기적 연결 수단을 부착시키기 때문에 부착을 위한 가열 온도를 낮추거나 가열 시간을 단축시킬 수 있게 되고, 더우기 금속 페이스트의 용융을 위한 가열은 레이저를 이용하여 금속 페이스트에 직접 가열하기 때문에 반도체 칩에 가해지는 열 스트레스를 더욱 감소시킬 수 있게 되어 반도체 칩의 특성 저하를 방지하는 효과를 얻을 수 있다. 또한, 전기적 연결 수단으로서 본딩 와이어를 사용할 경우, 본딩 패드의 폭은 본딩 와이어의 지름 수준으로 줄일 수 있을 뿐만 아니라, 본딩 와이어에 부착을 위한 볼이 형성되지 않는 만큼 본딩 와이어에 의해 형성되는 공간을 좁힐 수 있게 되어 반도체 칩 및 반도체 칩 패키지의 소형화를 기대할 수 있다.

Claims (6)

  1. 반도체 칩(semiconductor chip)과 외부의 회로를 전기적으로 접속해주는 전기적 연결 수단; 및
    상기 반도체 칩의 활성면에 형성되며 상기 전기적 연결 수단의 일부가 부착되는 부착용 패드(pad for bonding);를 포함하는 반도체 칩 패키지(semiconductor chip package)의 제조에 사용되는
    전기적 연결 수단 부착 방법에 있어서,
    상기 부착용 패드에 상기 전기적 연결 수단보다 용융점이 낮은 금속 페이스트(metal paste)를 도포하는 제 1 단계;
    상기 금속 페이스트가 도포된 상기 부착용 패드에 상기 전기적 연결 수단을 접촉시키는 제 2 단계;
    상기 금속 페이스트에 레이저(laser)를 조사하여 가열하는 제 3 단계; 및
    상기 부착용 패드와 상기 전기적 연결 수단 사이에 상기 금속 페이스트가 융착되는 제 4 단계;를
    포함하는 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법.
  2. 제 1 항에 있어서, 상기 전기적 연결 수단은 본딩 와이어(bonding wire)인 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법.
  3. 제 1 항에 있어서, 상기 전기적 연결 수단은 금속 범프(metal bump)인 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법.
  4. 제 1 항에 있어서, 상기 부착용 패드는 본딩 패드(bonding pad)인 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법.
  5. 제 1 항에 있어서, 상기 부착용 패드는 범프 패드(bump pad)인 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 금속 페이스트는 솔더 페이스트(solder paste)인 것을 특징으로 하는 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법.
KR1020020042540A 2002-07-19 2002-07-19 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법 KR20040008828A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042540A KR20040008828A (ko) 2002-07-19 2002-07-19 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042540A KR20040008828A (ko) 2002-07-19 2002-07-19 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법

Publications (1)

Publication Number Publication Date
KR20040008828A true KR20040008828A (ko) 2004-01-31

Family

ID=37317839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042540A KR20040008828A (ko) 2002-07-19 2002-07-19 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법

Country Status (1)

Country Link
KR (1) KR20040008828A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994088B2 (en) 2006-05-16 2011-08-09 Samsung Sdi Co., Ltd. Supported catalyst, method of preparing the same, and fuel cell using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994088B2 (en) 2006-05-16 2011-08-09 Samsung Sdi Co., Ltd. Supported catalyst, method of preparing the same, and fuel cell using the same

Similar Documents

Publication Publication Date Title
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
JP3367299B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20140312513A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH1174404A (ja) ボールグリッドアレイ型半導体装置
US6054772A (en) Chip sized package
US20040072396A1 (en) Semiconductor electronic device and method of manufacturing thereof
EP0361283A2 (en) Resin-sealed type semiconductor device and method for manufacturing the same
TW201643974A (zh) 具有用於安裝半導體晶粒減少夾子移動之導體夾子的導線架
KR100343150B1 (ko) 금속터미널을구비하는전력반도체모쥴,전력반도체모쥴의금속터미널제조방법및전력반도체모쥴의제조방법
JP3129169B2 (ja) 半導体装置及びその製造方法
KR20040008828A (ko) 반도체 칩 패키지에서의 전기적 연결 수단 부착 방법
JPS62150837A (ja) 半導体装置
JP2007027645A (ja) 半導体装置
JP3153809B2 (ja) 半導体装置
JPH0269945A (ja) 半導体装置及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH11260850A (ja) 半導体装置およびその製造方法
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
JP2001044326A (ja) 半導体装置およびその製造方法
JP2785917B2 (ja) 半導体チップモジュール
JP2792337B2 (ja) ワイヤボンディング装置
JPH0851180A (ja) 半導体装置
JPH10125720A (ja) 半導体集積回路装置およびその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPS61101061A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid