KR20040007872A - 반도체 소자의 화학적 기계적 연마 방법 - Google Patents
반도체 소자의 화학적 기계적 연마 방법 Download PDFInfo
- Publication number
- KR20040007872A KR20040007872A KR1020020040472A KR20020040472A KR20040007872A KR 20040007872 A KR20040007872 A KR 20040007872A KR 1020020040472 A KR1020020040472 A KR 1020020040472A KR 20020040472 A KR20020040472 A KR 20020040472A KR 20040007872 A KR20040007872 A KR 20040007872A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- layer
- material layer
- mechanical polishing
- insulating film
- Prior art date
Links
- 238000005498 polishing Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000126 substance Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000004020 conductor Substances 0.000 claims abstract description 64
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 150000002500 ions Chemical class 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000007517 polishing process Methods 0.000 claims description 18
- -1 nitrogen ions Chemical class 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 59
- 230000008021 deposition Effects 0.000 description 4
- 229910020776 SixNy Inorganic materials 0.000 description 3
- 229910020781 SixOy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 반도체 소자의 화학적 기계적 연마 방법에 관한 것으로, 절연막에 형성된 트렌치나 콘택홀과 같은 홈이 완전히 매립되도록 전체 상부에 전도성 물질층을 형성한 후 과도 연마가 발생되는 영역만을 개방하고 소정의 깊이로 이온을 주입하여 연마율을 낮춘 상태에서 화학적 기계적 연마 공정을 실시함으로써, 홈의 밀도에 상관없이 일정하고 균일한 연마 특성을 통해 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 화학적 기계적 연마 방법을 제공하는데 그 목적이 있다.
Description
본 발명은 반도체 소자의 화학적 기계적 연마 방법에 관한 것으로, 특히 트렌치나 콘택홀과 같은 홈의 밀도와 깊이에 상관없이 일정하고 균일한 연마 특성을 얻을 수 있는 반도체 소자의 화학적 기계적 연마 방법에 관한 것이다.
반도체 소자의 디자인 룰이 감소하면서 집적도가 증가함에 따라, 절연막에 트렌치나 콘택홀(이하, '홈'이라 함)을 먼저 형성하고 전도성 물질로 홈을 매립한 후 화학적 기계적 연마 공정으로 전도성 물질을 홈에만 잔류시키는 방법을 이용하여, 절연막에 의해 서로 격리되면서 전도성 물질로 이루어진 패턴을 형성한다. 이때, 화학적 기계적 연마 공정을 실시하는 과정에서 홈의 밀도에 따라 연마되는 정도가 달라진다.
도 1a 및 도 1b를 참조하여 종래 기술에 따른 반도체 소자의 화학적 기계적 연마 방법을 설명하면 다음과 같다.
도 1a를 참조하면, 소정의 공정이 진행된 반도체 기판(101)의 전체 상부에 절연막(102)을 형성한 후 패터닝 공정으로 절연막(102)의 소정 영역을 식각하여 절연막(102)에 트렌치나 콘택홀과 같은 원하는 패턴으로 홈(103)을 형성한다. 이때, 패턴에 따라 홈(103)의 밀도가 높은 영역(이하, '제1 고밀도 영역(A1)'이라 함)과, 홈(103)의 밀도가 낮은 영역(이하, '저밀도 영역(B)'이라 함)과, 면적이 넓은 홈(103)이 형성되어 밀도가 높은 영역(이하, '제2 고밀도 영역(A2)'이라 함)으로 나누어진다. 이후, 홈(103)이 완전히 매립되도록 전체 상부에 전도성 물질층(104a)을 형성한다.
전도성 물질층(104a)의 표면 높이는 홈(103)의 밀도에 따라 달라질 수 있다. 즉, 저밀도 영역(B)에서는 홈(103)의 밀도가 낮아 홈(103)으로 매립되는 전도성 물질의 양이 적기 때문에 절연막(102) 표면으로부터의 전도성 물질층(104a) 높이가 증착 두께와 거의 일치하며, 제1 및 제2 고밀도 영역(A1 및 A2)에서는 홈(103)의 밀도가 높아 홈(103)으로 매립되는 전도성 물질의 양이 많기 때문에 절연막(102) 표면으로부터의 전도성 물질층(104a) 높이가 증착 두께보다 낮다. 이로 인해, 전체적인 전도성 물질층(104a)의 높이가 불균일해 질 수도 있다.
도 1b를 참조하면, 화학적 기계적 연마 공정을 실시하여 절연막(102) 상부의 전도성 물질층(도 1a의 104a)을 제거하고 홈(103)에만 전도성 물질(104)을 잔류시킨다. 이때, 절연막(102)을 식각 정지층으로 사용하여 절연막(102)의 표면이 노출될 때까지 화학적 기계적 연마 공정을 실시한다.
상기에서, 화학적 기계적 연마 공정은 절연막(102)을 식각 정지층으로 사용하여 실시하기 때문에, 절연막(102)의 면적이 넓은 저밀도 영역(B)에서는 화학적 기계적 연마 공정이 정상적으로 이루어지지만 절연막(102)의 면적이 좁은 제1 및 제2 고밀도 영역(A1 및 A2)에서는 전도성 물질층(도 1a의 104a)이 과도하게 연마되어 연마 균일도가 저하되고 긁힘(Scratch) 현상이나 홈(103)에 매립된 전도성 물질(104)뿐만 아니라 절연막(202)의 일부까지 연마되어 디싱(Dishing) 현상이 발생된다. 특히, 제1 고밀도 영역(A1)에서는 홈(103) 사이에 식각 정지층으로 사용되는 절연막(102)이 고르게 노출되어 있어서 디싱 현상이 심하게 발생되지는 않지만, 제2 고밀도 영역(A2)에서는 홈(103)이 넓게 형성되어 절연막(102)이 거의 노출되어있지 않기 때문에 디싱 현상이 심하게 발생된다.
한편, 화학적 기계적 연마 공정은 전도성 물질층(도 1a의 104a)의 높이가 균일하지 않은 상태에서 실시될 수도 있다. 즉, 저밀도 영역(B)의 전도성 물질층(도 1a의 104a)이 제1 및 제2 고밀도 영역(A1 및 A2)의 전도성 물질층(도 1a의 104a)보다 약간 두꺼운 상태에서 화학적 기계적 연마 공정이 실시된다. 따라서, 절연막(102) 상부의 전도성 물질층(도 1a의 104a)을 완전히 제거하기 위하여, 전도성 물질층(도 1a의 104a)이 가장 두껍게 형성된 저밀도 영역(B)을 기준으로 목표 연마 두께를 설정하여 화학적 기계적 연마 공정을 실시하는 경우가 있다. 이 경우에도 절연막(102)의 표면으로부터 전도성 물질층(도 1a의 104)의 높이가 저밀도 영역(B)보다 상대적으로 낮은 제1 및 제2 고밀도 영역(A1 및 A2)에서는 과도 연마에 의해 디싱 현상이 발생될 수밖에 없다.
홈(103)에 매립된 전도성 물질(104)까지 연마되면서 전도성 물질(104)로 게이트 라인, 콘택홀 또는 금속 배선을 형성할 경우 저항이 증가하는 등 공정의 신뢰성 및 소자의 전기적 특성이 저하되는 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 층간 절연막에 형성된 트렌치나 콘택홀과 같은 홈이 완전히 매립되도록 전체 상부에 전도성 물질층을 형성한 후 과도 연마가 발생되는 영역만을 개방하고 소정의 깊이로 이온을 주입하여 연마율을 낮춘 상태에서 화학적 기계적 연마 공정을 실시함으로써, 홈의 밀도에 상관없이 일정하고 균일한 연마 특성을 통해 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 화학적 기계적 연마 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 화학적 기계적 연마 방법을 설명하기 위한 단면도들이다.
도 2a 및 도 2e는 본 발명에 따른 반도체 소자의 화학적 기계적 연마 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판102, 202 : 절연막
103, 203 : 홈104a. 204a : 전도성 물질층
104, 204 : 전도성 물질205 : 이온주입 마스크
206 : 반응층
본 발명에 따른 반도체 소자의 화학적 기계적 연마 방법은 반도체 기판의 전체 상부에 형성된 절연막에 트렌치 또는 콘택홀과 같은 홈을 소정의 패턴으로 형성하는 단계와, 홈이 완전히 매립되도록 전체 상부에 전도성 물질층을 형성하는 단계와, 홈의 면적이 넓은 영역과 밀도가 높은 영역이 개방된 이온주입 마스크를 형성하는 단계와, 전도성 물질층의 소정 깊이에 이온을 주입하는 단계와, 열처리 공정으로 이온을 반응시켜 전도성 물질층보다 연마율이 낮은 반응층을 형성하는 단계와, 화학적 기계적 연마 공정으로 절연막 표면 상부의 전도성 물질층을 제거하는 단계와, 반응층을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기에서, 이온주입 마스크는 절연막에 홈을 형성할 때 사용한 마스크를 사용하여 홈 사이의 영역은 개방되지 않고 홈 상부의 전도성 물질층만 모두 개방되도록 형성할수도 있는 것을 특징으로 한다.
한편, 전도성 물질층은 폴리실리콘으로 형성하며, 이온은 질소 이온 및 산소 이온 중 어느 하나를 이용하는 것을 특징으로 한다.
반응층은 절연막 표면에 해당하는 깊이에 형성되는 것을 특징으로 하며, 반응층의 연마율은 이온의 주입량에 따라 결정되는 것을 특징으로 한다. 이후 반응층은 화학적 연마 방식으로 제거되는 것을 특징으로 한다.
열처리는 급속 열처리 및 퍼니스 열처리 중 어느 하나의 방식으로 실시하며, 300 내지 600℃의 저온 열처리로 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 화학적 기계적 연마 방법을 설명하기 위한 소자의 단면도들이다.
도 2a를 참조하면, 소정의 공정이 진행된 반도체 기판(201)의 전체 상부에 절연막(202)을 형성한 후 패터닝 공정으로 절연막(202)의 소정 영역을 식각하여 절연막(202)에 트렌치나 콘택홀과 같은 원하는 패턴으로 홈(203)을 형성한다. 이때, 패턴에 따라 홈(203)의 밀도가 높은 영역(이하, '제1 고밀도 영역(A1)'이라 함)과, 홈(203)의 밀도가 낮은 영역(이하, '저밀도 영역(B)'이라 함)과, 면적이 넓은 홈(203)이 형성되어 밀도가 높은 영역(이하, '제2 고밀도 영역(A2)'이라 함)으로 나누어진다. 이후, 홈(203)이 완전히 매립되도록 전체 상부에 전도성 물질층(204a)을 형성한다.
한편, 도면에서는 도시되어 있지 않지만, 전도성 물질층(204a)의 표면 높이는 홈(203)의 밀도에 따라 달라질 수 있다. 즉, 저밀도 영역(B)에서는 홈(203)의 밀도가 낮아 홈(203)으로 매립되는 전도성 물질의 양이 적기 때문에 절연막(202) 표면으로부터의 전도성 물질층(204a) 높이가 증착 두께와 거의 일치하며, 제1 및 제2 고밀도 영역(A1 및 A2)에서는 홈(203)의 밀도가 높아 홈(203)으로 매립되는 전도성 물질의 양이 많기 때문에 절연막(202) 표면으로부터의 전도성 물질층(204a) 높이가 증착 두께보다 낮다. 이로 인해, 전체적인 전도성 물질층(204a)의 높이가 불균일해 질 수도 있다.
도 2b를 참조하면, 홈(203)의 밀도가 높은 영역의 전도성 물질층(204a)이 노출되는 이온주입 마스크(205)를 전도성 물질층(204a) 상부에 형성한다. 이때, 제1 고밀도 영역(A1)에서와 같이 홈(203)의 밀도가 높은 영역을 모두 개방되거나 제2 고밀도 영역(A2)에서와 같이 홈(203) 사이의 영역은 개방되지 않도록 이온주입 마스크(205)를 형성할 수 있다. 또한, 저밀도 영역(B)에서는 홈(203)의 밀도가 낮은 영역(B)이 모두 개방되지 않거나 홈(203)이 형성된 영역만 개방되도록 이온주입 마스크(205)를 형성할 수도 있다. 한편, 절연막(202)에 홈(203)을 형성할 때 사용한 마스크를 사용하여 홈(203) 사이의 영역은 개방되지 않고 홈(203) 상부의 전도성 물질층(204a)이 모두 개방되도록 이온주입 마스크(205)를 형성할 수도 있다.
도 2c를 참조하면, 이온 주입 공정으로 소정 깊이에 이온을 주입한 후 열처리를 실시하여 반응층(206)을 형성한다.
예를 들면, 전도성 물질층(204a)이 폴리실리콘층인 경우 이온 주입 에너지를 조절하여 질소 이온을 절연막(202)의 표면 깊이까지 주입한 후 열처리를 실시한다.이때, 열처리는 급속 열처리(RTP) 및 퍼니스(Furnace) 열처리 중 어느 하나의 방식으로 실시하며, 300 내지 600℃의 저온 열처리로 실시하여 하부 구조의 전기적 특성이 저하되는 것을 방지한다.
열처리를 실시하면, 질소 이온과 실리콘 성분이 반응하여 SixNy으로 이루어진 반응층(206)이 형성된다. SixNy은 폴리실리콘보다 상대적으로 기계적 강도나 경도가 우수하기 때문에, 동일한 조건의 화학적 기계적 연마 공정에서 폴리실리콘보다 연마율이 낮다. SixNy의 연마율은 주입되는 질소 이온의 양에 따라 달라진다. 따라서, 공정 조건에 따라 질소 이온의 주입량을 조절한다.
한편, 질소 이온 대신에 산소 이온을 주입할 수도 있다. 이 경우에도 마찬가지로, 이온 주입 에너지를 조절하여 산소 이온을 절연막(202)의 표면 깊이까지 주입한 후 열처리를 실시한다. 이때, 열처리도 마찬가지로 급속 열처리(RTP) 및 퍼니스(Furnace) 열처리 중 어느 하나의 방식으로 실시하며, 300 내지 600℃의 저온 열처리로 실시하여 하부 구조의 전기적 특성이 저하되는 것을 방지한다.
열처리를 실시하면, 산소 이온과 실리콘 성분이 반응하여 막질이 치밀한 SixOy으로 이루어진 반응층(206)이 형성된다. SixOy도 동일한 조건의 화학적 기계적 연마 공정에서 폴리실리콘보다 연마율이 낮다. SixOy의 연마율은 주입되는 산소 이온의 양에 따라 달라진다. 따라서, 공정 조건에 따라 산소 이온의 주입량을 조절한다.
상기의 방법을 통해, 소정의 깊이에서 연마률이 낮아지도록 전도성 물질층(204a)의 소정 깊이에 반응층(206)을 형성한다.
도 2d를 참조하면, 절연막(202) 표면 상부의 전도성 물질층(도 2c의 204a)이 제거되도록 절연막(202)을 식각 정지층으로 사용하여 절연막(202)의 표면이 노출될 때까지 화학적 기계적 연마 공정을 실시한다. 전도성 물질층(도 2c의 204a) 상부에 형성된 이온 주입 마스크(도 2c의 205)는 습식 또는 건식 식각 공정으로 제거하거나 전도성 물질층(도 2c의 204a)을 연마할 때 함께 제거한다.
이로써, 전도성 물질(204)이 홈(203)에만 잔류된다. 이때, 전도성 물질층(도 2c의 204a)이 연마되면서 홈(203) 상부에 형성된 반응층(206)이 노출되어 홈(203)이 형성된 영역의 전도성 물질층의 연마율이 낮아진다. 따라서, 전도성 물질층이 가장 두껍게 형성된 영역을 기준으로 연마 공정을 실시하여도 홈(203)이 형성된 영역에서는 반응층(206)에 의해 연마 속도가 낮아지기 때문에 디싱 현상이 발생되는 것을 억제할 수 있다.
도 2e를 참조하면, 절연막(202) 상부의 전도성 물질층(도 2c의 204a)을 화학적 기계적 연마로 제거한 후에는 반응층(도 2e의 206)에 의해 저항이 증가하는 것을 방지하기 위하여 반응층(도 2e의 206)을 제거한다. 이때, 반응층(도 2e의 206)도 연마 공정으로 제거할 수 있으며, 홈(203)에 매립된 전도성 물질(204)에 긁힘(Scratch)이나 표면 결함이 발생되는 것을 최소화하기 위하여 연마 공정은 주로 화학적 연마 공정으로 실시한다.
이로써, 홈(204)의 밀도에 상관없이 균일하게 전도성 물질(204)을 홈(204)에 잔류시켜, 전도성 물질(204)로 이루어진 게이트 라인, 콘택 플러그 또는 금속 배선을 형성한다.
상술한 바와 같이, 본 발명은 홈의 밀도가 높아 연마가 과도하게 발생되는 영역에 이온을 주입하여 연마율을 조절함으로써, 균일하게 전도성 물질을 홈에 잔류시켜 저항이 증가하는 것을 방지하면서 공정의 신뢰성 및 소자의 전기적 특성을 향상시킬 수 있다.
Claims (7)
- 반도체 기판의 전체 상부에 형성된 절연막에 트렌치 또는 콘택홀과 같은 홈을 소정의 패턴으로 형성하는 단계;상기 홈이 완전히 매립되도록 전체 상부에 전도성 물질층을 형성하는 단계;상기 홈의 면적이 넓은 영역과 밀도가 높은 영역이 개방된 이온주입 마스크를 형성하는 단계;상기 전도성 물질층의 소정 깊이에 이온을 주입하는 단계;열처리 공정으로 상기 이온을 반응시켜 상기 전도성 물질층보다 연마율이 낮은 반응층을 형성하는 단계;화학적 기계적 연마 공정으로 상기 절연막 표면 상부의 상기 전도성 물질층을 제거하는 단계;상기 반응층을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
- 제 1 항에 있어서,상기 이온주입 마스크는 상기 절연막에 상기 홈을 형성할 때 사용한 마스크를 사용하여 상기 홈 사이의 영역은 개방되지 않고 상기 홈 상부의 상기 전도성 물질층만 모두 개방되도록 형성되는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
- 제 1 항에 있어서,상기 전도성 물질층은 폴리실리콘으로 형성하며, 상기 이온은 질소 이온 및 산소 이온 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
- 제 1 항에 있어서,상기 반응층은 상기 절연막 표면에 해당하는 깊이에 형성되는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
- 제 1 항 또는 제 4 항에 있어서,상기 반응층의 연마율은 상기 이온의 주입량에 따라 결정되는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
- 제 1 항에 있어서,상기 열처리는 급속 열처리 및 퍼니스 열처리 중 어느 하나의 방식으로 실시하며, 300 내지 600℃의 저온 열처리로 실시하는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
- 제 1 항에 있어서,상기 반응층은 화학적 연마 방식으로 제거되는 것을 특징으로 하는 반도체 소자의 화학적 기계적 연마 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020040472A KR20040007872A (ko) | 2002-07-11 | 2002-07-11 | 반도체 소자의 화학적 기계적 연마 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020040472A KR20040007872A (ko) | 2002-07-11 | 2002-07-11 | 반도체 소자의 화학적 기계적 연마 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040007872A true KR20040007872A (ko) | 2004-01-28 |
Family
ID=37317148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020040472A KR20040007872A (ko) | 2002-07-11 | 2002-07-11 | 반도체 소자의 화학적 기계적 연마 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040007872A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713553B1 (ko) * | 2005-12-14 | 2007-04-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US10043860B2 (en) | 2016-10-20 | 2018-08-07 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
-
2002
- 2002-07-11 KR KR1020020040472A patent/KR20040007872A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100713553B1 (ko) * | 2005-12-14 | 2007-04-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US10043860B2 (en) | 2016-10-20 | 2018-08-07 | Samsung Display Co., Ltd. | Display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6576558B1 (en) | High aspect ratio shallow trench using silicon implanted oxide | |
| US8211779B2 (en) | Method for forming isolation layer in semiconductor device | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| US5872047A (en) | Method for forming shallow junction of a semiconductor device | |
| KR100398041B1 (ko) | 반도체 소자의 에피 채널 형성 방법 | |
| US20070010090A1 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| US6762103B2 (en) | Method of forming an isolation film in a semiconductor device | |
| KR100945915B1 (ko) | 식각 정지층으로서 폴리 재산화층을 사용함으로써 실리콘 리세스를 최소화하기 위한 질화물 오프셋 스페이서 | |
| KR20040007872A (ko) | 반도체 소자의 화학적 기계적 연마 방법 | |
| KR101033359B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010065186A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US7338870B2 (en) | Methods of fabricating semiconductor devices | |
| KR100571412B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100345521B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR100208446B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030088235A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20010025924A (ko) | 산화막에 의한 갭 매립 방법 | |
| KR100348305B1 (ko) | 반도체소자의 격리막 형성방법 | |
| KR100400277B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100680500B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR20030001941A (ko) | 반도체소자의 제조방법 | |
| KR101130713B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR20100039569A (ko) | 반도체 소자의 제조 방법 | |
| KR20010059057A (ko) | 반도체 소자의 대머신 전도라인 형성 방법 | |
| KR20030086853A (ko) | 반도체 소자의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |