KR20040006436A - 리던던시 디코더를 갖는 반도체 메모리 장치 및 리던던시디코더를 사용한 반도체 메모리 장치의 불량 셀 구제 방법 - Google Patents

Abstract

높은 효율을 갖는 반도체 메모리 장치의 불량 셀 구제 기술이 여기에 개시된다. 모든 메모리 블록들의 동일한 행에서 불량 셀이 발생할 경우, 하나의 리던던시 디코더를 구동하여 불량 셀이 발생한 특정 행을 해당 리던던시 행으로 대체하고, 특정 메모리 블록에서만 불량 셀이 발생할 경우, 입력되는 주소가 불량 셀이 발생한 특정 블록을 지정할 때 해당 리던던시 디코더를 구동하여 불량 셀을 구제한다. 또 인접한 K개의 메모리 블록들의 동일한 행에서 불량 셀이 발생할 경우, 하나의 리던던시 디코더를 구동하여 불량 셀들을 구제한다. 인접하지 않은 블록들의 동일한 행에서 불량 셀이 발생할 경우, 하나의 리던던시 디코더를 사용하거나 또는 해당 블록에 대응하는 리던던시 디코더들을 사용하여 불량 셀을 구제한다.

Description

리던던시 디코더를 갖는 반도체 메모리 장치 및 리던던시 디코더를 사용한 반도체 메모리 장치의 불량 셀 구제 방법{SEMICONDUCTOR MEMORY DEVICE HAVING REDUNDANCY DECODER AND A METHOD OF REDUNDANCY TECHNIQUE FOR THE SEMICONDUCTOR MEMORY DEVICE USING REDUNDANCY DECODER}

본 발명은 반도체 메모리 장치에 관한 것으로서, 더욱 상세하게는 리던던시디코더를 구비한 반도체 메모리 장치 및 이를 이용한 반도체 메모리 장치의 불량 셀 구제 방법에 관한 것이다.

최근 휴대용 전자기기의 발달과 전자제품의 소형화 및 고성능화 추세에 따라 이들 전자제품에 사용되는 반도체 메모리 장치 또한 소형화 및 고집적화 되어 가고 있다. 반도체 메모리 장치의 집적도가 증가함에 따라 제조 공정 상에서 발생하는 결함이나 오염 물질로 인해 확률적으로 소량의 셀에 결함이 발생할 확률이 높아진다. 이에 따라 반도체 메모리 장치의 불량을 효율적으로 개선할 필요가 있으며, 수율 저하를 해결하고 제품의 특성 및 신뢰성을 보장하기 위해 리던던시(redundancy) 기술이 사용되고 있다. 리던던시 기술은 불량이 발생한 메모리 셀을 미리 만들어진 여분의 리던던시 셀로 대체하는 기술이다. 리던던시 기술에서 중요한 것은 가장 효율적으로 불량 셀을 리던던시 셀로 대체하는 것이다. 즉, 최소의 리던던시 셀들을 사용하여 가능한 많은 불량 셀들을 대체하는 기술이 필요하다.

도1 및 도2는 종래 리던던시 기술에 따른 불량 셀 구제 방법을 설명하기 위한 도면이다. 도1a 및 도1b는 불량 셀을 구제할 때, 매트 단위의 리던던시 셀들을 사용하여 불량 셀을 구제하는 방법이다.

여기서 매트란 특정 행 주소(또는 열 주소)에 의해서 다수의 메모리 블록들로 부터 각각 선택되는 특정 행(또는 열들) 전체를 의미한다.

도1a 및 도1b를 참조하여, n개의 메모리 블록들 및 이들 각 메모리 블록들(BLK0 ~ BLKn-1)에 대응하는 n개의 리던던시 블록들(R_BLK0 ~ R_BLKn-1)이 가로 방향으로 배열되어 있다. 도1a에 도시된 바와 같이 특정 매트(예컨대 각 메모리 블록의 아래에서 부터 두번 째 행)에서 셀 불량이 발생하면, 하나의 리던던시 디코더를 사용하여 특정 리던던시 행(예컨대 아래에서 부터 첫번 째 행)을 사용하여 불량 셀을 구제한다. 또 도1b에 도시된 바와 같이 특정 메모리 블록(예컨대, 메모리 블록 0)의 특정 행(아래에서 부터 첫번 째 행)에서 셀 불량이 발생하면, 하나의 리던던시 디코더를 사용하여 특정 리던던시 행(아래에서 부터 첫 번째 행)으로 불량 셀을 구제한다. 하지만, 이러한 매트 단위의 불량 셀 구제 방법은 서로 다른 행들에서 불량이 발생하면(도 2a 참고) 각각 하나의 불량 셀을 구제하기 위해 각각 하나의 리던던시 디코더와 리던던시 행이 필요하다. 따라서 대체할 수 있는 리던던시 행의 수와 리던던시 디코더의 수가 증가하게 되는 문제점이 발생한다.

도2a 및 도2b는 블록 단위의 리던던시 셀들을 사용하여 불량 셀을 구제하기 위한 방법을 설명하기 위한 도면으로서, 각각의 메모리 블록에 대하여 각 블록당 할당된 리던던시 행을 사용하는 방법이다. 즉, 도2a 및 도2b를 참조하여, 메모리 블록 0에서 불량 셀이 발생할 경우 대응되는 리던던시 블록 0을 사용하여 구제하여, 같은 방법으로 메모리 블록 1에서 셀 불량이 발생할 경우 리던던시 블록 1을 사용하고, 메모리 블록 n-1에서 셀 불량이 발생할 경우 리던던시 블록 n-1을 사용하여 구제한다. 하지만 도2b의 경우와 같이, 매트성 불량 셀이 발생할 경우, 하나의 불량 메모리 행을 대체하기 위해서 각 메모리 블록 마다 각각의 리던던시 디코더를 이용해야 하므로, 도1의 방법에 비해 다수의 리던던시 디코더가 필요하게 되어 구제 효율이 감소하는 단점이 있다.

따라서 본 발명은 종래 블록 단위 구제 및 매트 단위 구제 방법의 단점을 보완하는 동시에 두 방법의 장점을 모두 가지는 불량 셀 구제 방법이 필요로 된다.

이에 본 발명은 고효율의 리던던시 디코더를 구비한 반도체 메모리 장치를 제공하는 데 그 목적이 있다.

본 발명의 다른 목적은 리던던시 디코더를 사용하여 고효율의 불량 셀 구제 방법을 제공하는 데 있다.

도1은 종래 매트 단위 불량 셀 구제 방법을 설명하기 위한 도면이다.

도2a 및 도 2b는 종래 블록 단위 불량 셀 구제 방법을 설명하기 위한 도면이다.

도3a 및 도 3b은 본 발명에 따른 블록 단위 불량 셀 구제 방법을 설명하기 위한 도면이다.

도4은 본 발명에 따른 리던던시 디코더를 구비한 반도체 메모리 장치를 개략적으로 도시한 도면이다.

도5는 도4의 리던던시 디코더에 대한 상세 회로도이다.

도6a 및 도 6b는 도5의 퓨즈 박스들에 대한 상세한 회로도이다.

상기 목적을 달성하기 위한 반도체 메모리 장치는, 메모리 셀들이 매트릭스를 이루도록 각각 I개의 열들과 J개의 행들로 이루어진 N개의 메모리 블록들과, 각각의 메모리 블록들에 대응하고 각각 M개의 리던던시 행들로 이루어진 N개의 리던던시 블록들과, x 비트 열 주소들을 입력받고 메모리 블록들 중 특정 메모리 블록을 선택하는 블록 디코더와, y 비트 행 주소들를 입력받고 특정 행들을 선택하는 행 디코더, 그리고, 행 주소 및 열 주소를 입력받고 특정 리던던시 행들을 선택하는 L개의 리던던시 행 디코더를 포함하되, 리던던시 행 디코더 L, 리던던시 행 M, 메모리 블록 N의 관계는 L≤M * N 이고, L＞M인 것을 특징으로 한다.

상기 리던던시 행 디코더는, 열 주소, 퓨즈 인에이블 신호, 그리고 상기 퓨즈 인에이블 신호의 상보적인 신호인 퓨즈 인에이블바 신호를 각각 입력받아 출력 노드들에서 각각 열 선택 신호들을 출력하는 x 개의 제1 퓨즈 박스들, 행 주소, 상기 퓨즈 인에이블 신호, 그리고 상기 퓨즈 인에이블바 신호를 각각 입력받아 출력 노드들에서 행 선택 신호들을 각각 출력하는 y 개의 제2 퓨즈 박스들, 상기 퓨즈인에이블 신호, 제1 퓨즈 박스들의 출력 신호들 및 제2 퓨즈 박스들의 출력 신호들을 입력받는 다수의 낸드 게이트들, 그리고 상기 다수의 낸드 게이트들의 출력 신호를 입력받아 특정 리던던시 행을 활성화 시키는 리던던시 행 인에이블 신호를 출력하는 노아 게이트를 포함한다.

더 구체적으로, 상기 제1 퓨즈 박스들 및 제2 퓨즈 박스들 각각은, 각각 상기 열 주소 및 행 주소의 상보적인 주소를 입력받는 제1 CMOS 전달 게이트와, 각각 상기 열 주소 및 행 주소를 입력받는 제2 CMOS 전달 게이트와, 상기 제1 CMOS 전달 게이트 출력단 및 상기 출력 노드 사이에 연결된 제1 퓨즈와, 상기 제2 CMOS 전달 게이트 출력단 및 상기 출력 노드 사이에 연결된 제2 퓨즈를 포함하고, 상기 제1 퓨즈 박스들 각각은 전원 전압 및 상기 출력 노드들 사이에 제3 퓨즈를 더 포함한다. 이때, 상기 퓨즈 인에이블 신호는 상기 제1 및 제2 CMOS 전달 게이트들의 NMOS 게이트들에 연결되고, 상기 퓨즈 인에이블바 신호는 상기 제1 및 제2 CMOS 전달 게이트들의 PMOS 게이트들에 연결된다.

상기와 같은 리던던시 행 디코더를 포함하는 반도체 메모리 장치에서, 상기 N개의 메모리 블록들의 특정 행들 모두에서 메모리 셀들의 불량이 발생할 경우, 상기 제1 퓨즈 박스들의 제1 및 제2 퓨즈들은 모두 절단되고 상기 제3 퓨즈만이 연결되어 상기 제1 퓨즈 박스들에 입력되는 열 주소들과 무관하게 상기 제1 퓨즈 박스들의 출력 신호인 열 선택 신호가 논리 하이 상태가 되도록하여 하나의 리던던시 행 디코더만을 구동된다.

또, 상기 N개의 메모리 블록들 중 특정 블록의 특정 행에서 메모리 셀 불량이 발생할 경우, 상기 제1 퓨즈 박스들의 제3 퓨즈들이 입력되는 열 주소 및 행 주소에 상관 없이 절단되고, 입력되는 열 주소 및 행 주소에 따라 제1 퓨즈 또는 제2 퓨즈가 절단되어 열 선택 신호 및 행 선택 신호를 논리 하이 상태가 되도록 하여 하나의 리던던시 디코더가 구동된다.

또, 상기 N개의 메모리 블록들 중 인접한 K개의 블록들의 특정 행에서 메모리 셀들의 불량이 발생할 경우, 불량이 발생한 K개의 블록들을 지정하는 x 비트의 열 주소들에서 차이를 나타내는 열 주소 비트들이 입력되는 제1 퓨즈 박스들의 제3 퓨즈들은 절단 되지 않고, 제1 및 제2 퓨즈들은 모두 열 주소 및 행 주소에 상관없이 절단되고, 동일한 열 주소 비트들이 입력되는 제1 퓨즈 박스들의 제1 퓨즈 박스들의 제3 퓨즈들은 절단되고, 제1 및 제2 퓨즈들은 입력되는 열 주소 비트들에 따라서 절단되어 열 선택 신호 및 행 선택 신호를 논리 하이 상태가 되도록 하여 하나의 리던던시 디코더가 구동된다. 이때, 상기 N개의 메모리 블록들의 또 다른 특정 행들 모두에서 메모리 셀들의 불량이 더 발생할 경우, 상기 제1 퓨즈 박스들의 제1 및 제2 퓨즈들은 절단되고 상기 제3 퓨즈만이 연결되어 상기 제1 퓨즈 박스들에 입력되는 열 주소들과 무관하게 상기 제1 퓨즈 박스들의 출력 신호인 열 선택 신호가 논리 하이 상태가 되도록하여 또 다른 하나의 리던던시 행 디코더가 구동된다.

상기와 같은 반도체 메모리 장치에 따르면, 주어진 리던던시 행 디코더와 리던던시 블록의 행 수를 변경함으로써 불량 셀 구제 효율을 극대화 할 수 있다.

상기 본 발명의 다른 목적을 달성하기 위한, 메모리 셀들이 매트릭스를 이루도록 각각 I개의 열들과 J개의 행들로 이루어진 N개의 메모리 블록들과 상기 각각의 메모리 블록들에 대응하고 각각 M개의 리던던시 행들로 이루어진 N개의 리던던시 블록들을 포함하는 반도체 메모리 장치의 불량 셀들을 구제하는 방법에 있어서, 특정 메모리 블록에서만 셀 불량이 발생할 경우, 메모리 블록을 설정하는 어드레스 비트들 모두가 셀 불량이 발생한 상기 특정 메모리 블록을 선택하는 상태가 되었을 때 하나의 리던던시 디코더를 동작시켜 불량 셀을 구제하고, 인접한 K개의 블록들의 특정 행에서 불량이 발생할 경우, 메모리 블록을 설정하는 어드레스 비트들 중에서 상기 인접한 K개의 블록들을 설정하는 특정 어드레스 비트와는 상관없이 나머지 공통되는 어드레스 비트들만이 불량이 발생한 K개의 블록들과 같은 상태가 되었을 때 하나의 리던던시 디코더를 동작시켜 불량 셀들을 구제하는 것을 특징으로 한다.

이하에서는 첨부된 도면을 참고하여 본 발명의 실시예를 설명한다. 본 발명은 리던던시 기술에 사용되는 리던던시 디코더 및 이를 이용한 불량 셀 구제 방법에 관한 것으로서, 본 발명에 따르면 블록 단위의 셀 구제와 매트 단위의 셀 구제를 동시에 수행할 수 있다.

도3a 및 도3b는 본 발명에 따른 불량 셀 구제 방법을 설명하기 위한 도면들이다. 도3a 및 도3b를 참조하여, n개의 메모리 블록들(BLK0 ~ BLKn-1) 및 이들에 대응하는 n개의 리던던시 블록들(R_BLK0 ~ R_BLKn-1)이 가로 방향으로 배열되어 있다. 각각의 메모리 블록들은 J개의 메모리 행들로 구성되고, 각각의 리던던시 블록들은 M개의 리던던시 행들로 구성된다.

도3a를 참조하여, 매트 단위 셀 불량(예컨대, 각 메모리 블록들의 6번째 행인 Y5에서 불량 셀이 발생)과 블록 단위 셀 불량(각 블록의 특정 행 하나에서 불량 발생, 예컨대, 블록 0의 첫번째 행인 Y0, 블록 1의 두번째 행인 Y0, 블록 n-1의 4번째 행인 Y3에서 각각 불량이 발생)이 발생하면, 매트 단위의 셀 불량에 대해서는 하나의 리던던시 디코더를 사용하여 메모리 행 Y5를 리던던시 행 RY0로 대체하고, 블록 단위의 셀 불량에 대해서는 각 블록에 대하여 각각 리던던시 디코더를 사용하여 해당 리던던시 행(각 리던던시 블록의 리던던시 행 RY1)로 대체한다. 결국 본 예에서는 (n+1)개의 리던던시 디코더가 사용된다. 즉, 메모리 블록당 m개씩의 셀에 불량이 발생하고 이중 p개가 매트 단위 셀 불량이라고 하면, 필요로 되는 리던던시 디코더 갯수는 (m-p)*n+p 개가 된다. 여기서 m≥p 이다.

도3b를 참조하여, 인접한 k개의 블록들(BLK0, BLK1, ....BKLk-1)의 특정 행(메모리 행 Y0)에서 발생한 불량은 하나의 리던던시 디코더를 사용하여 인접한 k개의 리던던시 블록들(R_BLK0, R_BLK1, ....R_BKLk-1)의 특정 행(RY0)으로 대체하고, 블록 n-1의 메모리 행 Y1에서 발생한 불량은 또 하나의 리던던시 디코더를 사용하여 리던던시 블록 R_BLKn-1의 RYO 행으로 대체한다.

이제 본 발명에 따른 리던던시 디코더 및 이를 이용한 불량 셀 구제 방법에 대해서 예를 들어 상세히 설명한다. 도4는 본 발명에 따른 리던던시 디코더를 구비하는 반도체 메모리 장치를 개략적으로 도시한 도면이다. 도시된 바와 같이 반도체 메모리 장치는 N개의 메모리 블록들(BLK0 ~ BLKn-1), 열 주소들(AX0 ~ AXq)을 입력받고 상기 메모리 블록들 중 특정 메모리 블록을 선택하는 블록 디코더, 행주소들(AY0 ~ AYr)를 입력받고 상기 메모리 블록들의 특정 행들을 선택하는 행 디코더, 그리고, 행 주소 및 열 주소를 입력받고 특정 리던던시 행들을 선택하는 리던던시 행 디코더를 포함한다. 메모리 블록들은 각각 J개의 행들 및 I개의 열들을 포함하고 이들이 교차하는 곳에 메모리 셀들을 포함한다. 마찬가지로 리던던시 블록들 각각은 M개의 행들과 I개의 열들을 포함하고 이들이 교차하는 곳에 리던던시 셀들을 포함한다.

본 발명의 보다 명확한 이해를 위해 N이 8인 경우, 즉, 8개의 메모리 블록들만을 생각한다. 따라서 블록 디코더는 3 비트의 열 주소들(AX0 ~ AX2)을 입력 받는다. 또 행 디코더는 단지 4비트의 행 주소들(AY0 ~ AY3)을 입력받는 다고 가정한다.

행 디코더는 행 주소들(AY0 ~ AY3)을 입력 받고 이를 디코딩하여 메모리 블록들의 행들 Y0 ~ Y_J-1중 특정 행을 선택하고, 블록 디코더는 열 주소들(AX0 ~ AX2)을 입력 받고 이를 디코딩하여 메모리 블록들 BLK 0 ~ BLKn-1 중 특정 블록을 선택한다. 비록 도시하지는 않았지만, 각 블록에 열 디코더가 있어 선택된 블록의 열들 XO ~ X_I-1중 특정 열이 선택된다. 행 주소 및 열 주소에 의해서 특정 메모리 블록의 특정 셀이 선택된다. 리던던시 행 디코더는 행 주소 및 열 주소를 입력 받는다. 입력된 행 주소 및 열 주소가 선택하는 셀이 불량 셀에 해당할 경우, 리던던시 행 디코더는 논리 하이 상태의 리던던시 행 선택 신호 RY0 ~ RY_M-1를 출력한다. 논리 하이 상태의 행 선택 신호에 의해 메모리 블록의 특정 행 대신 리던던시 블록의 특정 행이 선택된다. 이에 따라 리던던시 블록의 특정 셀이 선택되어 메모리 블록의 불량 셀을 대체한다.

도5는 도4의 리던던시 행 디코더의 상세 회로도이다. 도5를 참조하면, 리던던시 행 디코더는 열 주소들(AX0 ~ AX2)의 갯수에 대응하는 제1 퓨즈 박스들 FUSE_EO1 ~ FUSE_EO2, 행 주소들(AY0 ~ AY3)의 갯수에 대응하는 제2 퓨즈 박스들 FUSE0 ~ FUSE3, 퓨즈 박스들의 출력단 N1, N2에 연결된 낸드 게이트들 NAND ~ NAND3, 낸드 게이트들 출력단에 연결된 노아 게이트 NOR1를 포함한다. 제1 퓨즈 박스들 각각은 퓨즈 인에이블 신호 FUSE_EN, 퓨즈 인에이블 신호의 상보 신호인 퓨즈 인에이블바 신호 FUSE_ENB 및 대응하는 열 주소들을 입력받는다. 마찬가지로, 제2 퓨즈 박스들 각각은 퓨즈 인에이블 신호 FUSE_EN, 퓨즈 인에이블바 신호 FUSE_ENB 및 대응하는 행 주소들을 입력 받는다. 낸드 게이트들은 또한 퓨즈 인에이블 신호 FUSE_EN를 각각 입력받는다.

퓨즈 인에이블 신호 FUSE_EN는 리던던시 인에이블 퓨즈 RED_EN_FUSE를 절단함으로써 논리 하이 값을 가진다. 즉, 리던던시 인에이블 퓨즈 RED_EN_FUSE 출력단에 직렬로 두개의 인버터들 INV1, INV2가 연결되고, 인버터1 INV1의 출력단에서 퓨즈 인에이블바 신호 FUSE_ENB가 발생되고, 인버터2 INV2 출력단에서 퓨즈 인에이블 신호 FUSE_EN가 발생한다.

제1 퓨즈 박스들 및 제2 퓨즈 박스들의 상세한 구성이 각각 도6a 및 도6b에 도시되어 있다. 도6a를 참조하면, 제1 퓨즈 박스들 FUSE_EO0 ~ FUSE_EO2은 대응되는 열 어드레스 AX0 ~ AX2 및 퓨즈 인에이블 신호 FUSE_EN와 퓨즈 인에이블바 신호FUSE_ENB를 입력받는다. 각 제1 퓨즈 박스들은 대응되는 열 주소의 상보적인 상태를 입력받는 제1 CMOS 전달 게이트 TR1, 대응되는 열 주소를 입력받는 제2 CMOS 전달 게이트 TR2, 제1 CMOS 전달 게이트 TR1 출력단 및 퓨즈 박스 출력단 N1에 연결된 제1 퓨즈 FX0, 제2 CMOS 전달 게이트 TR2 출력단 및 퓨즈 박스 출력단 N2에 연결된 제2 퓨즈 FX1, 그리고, 전원 전압 및 퓨즈 박스 출력단 N1에 연결된 제3 퓨즈 FXD를 포함한다.

한편 제2 퓨즈 박스들 각각은 도6b에 도시된 바와 같이, 대응되는 행 어드레스 AY0 ~ AY3 및 퓨즈 인에이블 신호 FUSE_EN와 퓨즈 인에이블바 신호 FUSE_ENB를 입력받는다. 각 제2 퓨즈 박스들은 대응되는 행 주소의 상보적인 상태를 입력받는 제3 CMOS 전달 게이트 TR3, 대응되는 행 주소를 입력받는 제4 CMOS 전달 게이트 TR4, 제3 CMOS 전달 게이트 TR3 출력단 및 퓨즈 박스 출력단 N2에 연결된 제3 퓨즈 FY0, 제4 CMOS 전달 게이트 TR4 출력단 및 퓨즈 박스 출력단 N2에 연결된 제4 퓨즈 FY1을 포함한다.

각각의 퓨즈 들은 입력되는 행 주소 또는 열 주소에 따라 절단된다. 예컨대, 열 주소 AX0에 논리 1이 입력될 경우, 제1 퓨즈 박스 FUSE_EO0의 제2 퓨즈 FX1가 절단된다. 반면 열 주소 AX0에 논리 0이 입력될 경우 제1 퓨즈 박스 FUSE_EO0의 제1 퓨즈 FX0가 절단된다. 동일한 방법으로 제2 퓨즈 박스의 퓨즈들도 행 주소의 논리 상태에 따라 절단된다.

제1 퓨즈 박스들은 본 발명의 리던던시 행 디코더의 일 특징을 구성하는 제3 퓨즈 FXD들을 포함하고 있다. 제1 퓨즈 박스들 FUSE_EO0 ~FUSE_EO2의 제1 및 제2퓨즈들은 절단하고 제3 퓨즈는 절단하지 않으면, 입력되는 열 주소와 무관하게 항상 제1 퓨즈 박스들은 논리 하이 상태의 신호, 즉 논리 하이 상태의 열 선택 신호들 SX0 ~SX2을 출력한다. 즉, 메모리 블록에서 매트성 셀 불량이 발생할 경우, 제3 퓨즈는 절단하지 않고 제1 및 제2 퓨즈는 절단함으로써, 입력되는 열 주소들 AXO ~ AX2 과는 무관하게 논리 하이 상태의 열 선택 신호들 SX0 ~ SX2이 출력되고 이에 따라 모든 리던던시 블록들이 선택된다. 이때, 리던던시 행 디코더에 입력되는 행 주소들 AY0 ~ AY3가 불량 셀에 해당하는 행 주소에 해당하면, 제2 퓨즈 박스들에서 퓨즈가 선택적으로 절단되어 논리 하이 상태의 행 선택 신호 SY0 ~ SY3가 출력된다. 결과적으로 낸드 게이트들의 출력은 논리 0이고 이에 따라 노아 게이트의 출력단에서 논리 하이 상태의 리던던시 행 선택 신호 RY_i가 출력되어 모든 리던던시 블록들에서 특정 행들이 모두 선택된다. 이에 따라 매트성 셀 불량을 구제할 수 있다. 결국 매트성 셀 불량이 발생할 경우 하나의 리던던시 행 디코더와 하나의 리던던시 행이 필요하다.

한편, 메모리 블록 0의 메모리 셀 0에서 셀 불량이 발생할 경우를 생각해 보자. 메모리 블록 0에 대응되는 열 주소 AX0 ~ AX2는 000이고, 메모리 셀 0에 대응되는 행 주소 AY0 ~ AY3는 0000이라고 하자. 즉 열 주소가 블록 디코더에 입력되고 블록 0이 선택되고 열 디코더에 의해 열 X0가 선택되고, 행 주소가 행 디코더에 입력되어 행 Y0가 선택되어 결국 메모리 셀 0가 선택될 것이다. 이때, 열 주소 000 및 행 주소 0000이 리던던시 열 디코더에 입력된다. 이에 따라 제1 퓨즈 박스들FUSE_EO0 ~FUSE_EO2의 제1 퓨즈들 FX0과 제3 퓨즈들 FXD 절단되어 결국 제1 퓨즈 박스들의 행 선택 신호 SYO ~SY2는 논리 하이 상태가 된다. 마찬 가지로 제2 퓨즈 박스들의 제1 퓨즈들 FY0이 절단되어 논리 하이 상태의 행 선택 신호 SY0 ~ SY3가 출력되어 결국 논리 하이 상태의 리던던시 행 선택 신호 RY_i가 발생되고 이에 따라 리던던시 블록 0 R_BLK0의 리던던시 행 RY0가 선택되어 결국 리던던시 셀 0이 선택된다.

상술한 매트성 셀 불량 및 블록성 셀 불량이 동시에 발생하는 경우, 도5의 리던던시 행 디코더 2개를 사용하고, 2개의 리던던시 행을 이용하면 매트성 셀 불량 및 블록성 셀 불량을 동시에 구제할 수 있다.

한편, 메모리 블록 중 일부 블록에서 매트성 블록이 발생할 경우, 즉 인접한 K개의 블록들의 동일한 행에서 셀 불량이 발생할 경우에도 하나의 리던던시 행 디코더를 사용하여 불량 셀을 구제할 수 있다. 예컨대, 메모리 블록 0 BLK0과 메모리 블록 1 BLK1의 특정 행에서 셀 불량이 발행한 경우를 생각해 보자. 메모리 블록 0 및 메모리 블록 1을 설정하는 열 어드레스는 각각 000, 001이다. 즉, 메모리 열 어드레스 비트 AX0와 AX1은 논리 0으로서 서로 동일하고, 어드레스 비트 AX2만이 차이가 난다. 따라서, 차이가 나는 어드레스 비트 AX2에 무관하게 두 리던던시 블록들이 선택되어야 하기 때문에 열 어드레스 비트 AX2가 입력되는 제1 퓨즈 박스 FUSE_EO2의 제1 퓨즈 및 제2 퓨즈는 절단되고 제3 퓨즈 만이 연결되어 항상 논리 하이 상태의 열 선택 신호 SX2가 출력된다. 반면 제1 퓨즈 박스들 FUSE_EO0,FUSE_EO1의 제3 퓨즈는 절단되고 입력되는 열 주소 AX0 및 AX1가 0일 경우(즉, 불량이 발생한 블록을 지정할 경우) 제1 퓨즈가 절단되어 논리 하이 상태의 열 선택 신호 SX0, SX1가 발생된다. 결과적으로 논리 하이 상태의 리던던시 열 선택 신호가 발생하고, 행 어드레스 AY0 ~ AY3에 대응하여 리던던시 블록들 R_BLK0, R_BLK1의 특정 행이 선택된다. 이때, 선택되지 않은 다른 리던던시 블록들 예컨대 R_BLK2 ~ R_BLK7의 특정 행은 또 다른 블록성 셀 불량이 발생할 경우에 이를 구제하기 위해서 또 다른 리던던시 행 디코더를 사용하여 대체될 수 있다.

상술한 바와 같이 본 발명에 따르면 발생하는 셀 불량 유형에 따라 리던던시디코서 갯수 및 리던던시 행 갯수를 적절히 변형하여 불량 셀 구제 효율을 높일 수 있다.

아래 표1은 본 발명에 따른 불량 셀 유형별 셀 구제 실시예를 도식화한 것으로서, 도에서 "1"은 로직 하이, "0"은 로직 로우, "NC"는 리던던시 열 디코더의 퓨즈가 절단되지 않은 것을 나타내고(NOT CUTTING), "C"는 절단된 것(CUTTING)을 나타낸다.

<표1>

불량셀

리던던시인에이블

퓨즈 인에이블바 신호

퓨즈 인에이블 신호

AX0

AX1

AX2

AYi가 입력되는 제2 퓨즈 박스의 퓨즈

셀 구제

디코더 갯수

FX0

FX1

FXD

FXO

RX1

FXD

FX0

FX1

FXD

없음

0

1

0

NC

NC

NC

NC

NC

NC

NC

NC

NC

0

없음

0

셀0

1

0

1

C

NC

C

C

NC

C

C

NC

C

AYi에 따라 퓨즈들을 절단하여 행 선택 신호를 논리 하이 상태로 함

Y0 -> RYO

1

셀1

NC

C

C

C

NC

C

C

NC

C

Y0 -> RY0

1

셀2

NC

C

C

NC

C

C

NC

C

C

Y0 -> RY0

1

셀3

C

NC

C

C

NC

C

C

NC

C

Y1 -> RY0

1

셀4

NC

C

C

C

NC

C

C

NC

C

Y1 -> RY0

1

셀5

NC

C

C

NC

C

C

NC

C

C

Y3 -> RY0

1

셀0, 셀1

NC

NC

C

NC

NC

C

NC

NC

C

Y0 -> RY0

1

셀0셀3

NCNC

NCNC

CC

NCNC

NCNC

CC

NCNC

NCNC

CC

Y0 -> RY0Y1 -> RY1

2

셀0, 셀1셀3

CC

CNC

NCC

CC

CNC

NCC

CC

CNC

NCC

Y0 -> RY0Y1 -> RY1

2

셀0, 셀1셀3, 셀4

CC

CC

NCNC

CC

CC

NCNC

CC

CC

NCNC

Y0 -> RY0Y1 -> RY1

2

셀0,셀1,셀2셀3, 셀4셀5

CCNC

CCC

NCNCC

CCNC

CCC

NCNCC

CCNC

CCC

NCNCC

Y0 -> RY0Y1 -> RY1Y3 -> RY1

3

메모리 블록의 셀들에 불량이 전혀 발생하지 않은 경우에는 셀 구제가 불필요하므로 모든 퓨즈들은 절단되지 않는다.

도4에서 블록0 BLK0의 메모리 셀 0이 불량일 경우, 도5의 리던던시 인에이블 퓨즈를 절단하여 리던던시 인에이블 신호 RED_EN를 로직 하이 상태가 되게 하고, 열 주소 비트 AXO, AX1, AX2가 입력되는 제1 퓨즈 박스의 제1 퓨즈 FX0와 제3 퓨즈 FXD를 절단하여 메모리 블록 0이 선택되게 한다. 또한, 행 주소 비트 AY0, AY1,AY2, AY3가 입력되는 제2 퓨즈 박스는 출력 신호인 행 선택 신호 RY0 ~ RY3가 모두 논리 하이가 되도록 퓨즈를 잘라서 메모리 셀0가 속한 행 Y0가 선택되는 어드레스가 입력될 때 리던던시 행 RY0가 선택되도록 한다.

상기와 같은 상태에서 행 Y0가 아닌 다른 행이 선택되는 어드레스가 입력되면 리던던시 행 RY0은 선택되지 않는다. 왜냐하면 리던던시 행 선택 신호가 논리 로우 값을 가지기 때문이다. 상기와 같은 방법으로 메모리 셀1, 메모리 셀2 등 각각 하나씩만 불량이 발생되었을 경우는 표1과 같이 퓨즈를 잘라서 불량 셀을 구제한다.

상기와 같이 하나의 메모리 셀만이 불량이 발생하였을 경우에는 표1에 도시된 바와 같이, 제1 퓨즈 박스들 FUSE_EO0 ~ FUSE_EO2의 제3 퓨즈 FXD는 항상 절단된다.

한편, 도4의 메모리 셀0과 메모리 셀3가 불량일 경우, 즉 두 개의 블록성 셀 불량이 발생할 경우에는 표1에 도시된 바와 같이 두 개의 리던던시 행 디코더가 필요하다. 리던던시 인에이블 퓨즈 REP_EN_FUSE를 잘라서 리던던시 인에이블 신호 REP_EN 를 논리 하이("1")가 되도록 하고, 각각 메모리 셀0과 메모리 셀3의 주소에 상응하도록 각 리던던시 행 디코더의 퓨즈 박스들의 퓨즈를 잘라서 블록성 셀 불량을 구제한다. 그러므로 메모리 행 Y0와 Y1이 선택되는 입력에서는 각각 리던던시 행 RY0과 RY1이 선택되도록 한다. 도4에서 메모리 셀0, 메모리 셀1, 메모리 셀2가 불량인 매트성 셀 불량의 경우에는 열 어드레스 비트 AX0, AX1, AX2가 입력되는 제1 퓨즈 박스들 (FUSE_EO0 ~ FUSE_EO2)의 제1 퓨즈 FX0와 제2 퓨즈 FX1을 잘라서입력 열 어드레스 AX0 ~ AX2의 로직 상태와 무관하게 출력 신호인 열 선택 신호 SX0 ~ SX2의 신호가 항상 로직 하이 상태가 되도록 함으로써, 하나의 리던던시 행 디코더만으로 매트성 셀 불량을 구제하게 된다.

다수의 블록성 셀 불량과 매트성 셀 불량이 발생하는 경우(표1에서 셀0, 셀1, 셀2, 셀3, 셀4 및 셀5에 불량이 발생한 경우)에도 도6에서 보는 바와 같이 각각의 리던던시 행 디코더를 사용하여 각 불량 어드레스에 상응하는 퓨즈의 절단을 통해 불량 셀을 구제할 수 있다.

이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면 메모리 셀 불량 유형에 따라 적절한 방법으로 리던던시 행 디코더를 사용하여 리던던시 행으로 대체하기 때문에 셀 구제 효율을 높일 수 있다.

Claims (8)

1. 메모리 셀들이 매트릭스를 이루도록 각각 I개의 열들과 J개의 행들로 이루어진 N개의 메모리 블록들;

   각각의 메모리 블록들에 대응하고 각각 M개의 리던던시 행들로 이루어진 N개의 리던던시 블록들;

   x 비트 열 주소들을 입력받고 메모리 블록들 중 특정 메모리 블록을 선택하는 블록 디코더;

   y 비트 행 주소들를 입력받고 특정 행들을 선택하는 행 디코더; 및

   행 주소 및 열 주소를 입력받고 특정 리던던시 행들을 선택하는 L개의 리던던시 행 디코더를 포함하되,

   리던던시 행 디코더 L, 리던던히 행 M, 메모리 블록 N의 관계는 L≤M * N 이고, L＞M인 것을 특징으로 하는 반도체 메모리 장치.
2. 제1항에 있어서,

   상기 리던던시 행 디코더는,

   열 주소, 퓨즈 인에이블 신호, 그리고 상기 퓨즈 인에디블 신호의 상보적인 신호인 퓨즈 인에이블바 신호를 각각 입력받아 출력 노드들에서 각각 열 선택 신호들을 출력하는 x 개의 제1 퓨즈 박스들;

   행 주소, 상기 퓨즈 인에이블 신호, 그리고 상기 퓨즈 인에이블바 신호를 각각 입력받아 출력 노드들에서 행 선택 신호들을 각각 출력하는 y 개의 제2 퓨즈 박스들;

   상기 퓨즈 인에이블 신호, 제1 퓨즈 박스들의 출력 신호들 및 제2 퓨즈 박스들의 출력 신호들을 입력받는 다수의 낸드 게이트들; 그리고

   상기 다수의 낸드 게이트들의 출력 신호를 입력받아 특정 리던던시 행을 활성화 시키는 리던던시 행 인에이블 신호를 출력하는 노아 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
3. 제2항에 있어서,

   상기 제1 퓨즈 박스들 및 제2 퓨즈 박스들 각각은,

   각각 상기 열 주소 및 행 주소의 상보적인 주소를 입력받는 제1 CMOS 전달 게이트;

   각각 상기 열 주소 및 행 주소를 입력받는 제2 CMOS 전달 게이트;

   상기 제1 CMOS 전달 게이트 출력단 및 상기 출력 노드 사이에 연결된 제1 퓨즈; 및

   상기 제2 CMOS 전달 게이트 출력단 및 상기 출력 노드 사이에 연결된 제2 퓨즈를 포함하고,

   상기 제1 퓨즈 박스들 각각은 전원 전압 및 상기 출력 노드들 사이에 제3 퓨즈를 더 포함하며,

   상기 퓨즈 인에이블 신호는 상기 제1 및 제2 CMOS 전달 게이트들의 NMOS 게이트들에 연결되고, 상기 퓨즈 인에이블바 신호는 상기 제1 및 제2 CMOS 전달 게이트들의 PMOS 게이트들에 연결되는 것을 특징으로 하는 반도체 메모리 장치.
4. 제3항에 있어서,

   상기 N개의 메모리 블록들의 특정 열들 모두에서 메모리 셀들의 불량이 발생할 경우,

   상기 제1 퓨즈 박스들의 제1 및 제2 퓨즈들은 모두 절단되고 상기 제3 퓨즈만이 연결되어 상기 제1 퓨즈 박스들에 입력되는 열 주소들과 무관하게 상기 제1 퓨즈 박스들의 출력 신호인 열 선택 신호가 논리 하이 상태가 되도록하여 하나의 리던던시 행 디코더만을 구동하는 것을 특징으로 하는 반도체 메모리 장치.
5. 제3항에 있어서,

   상기 N개의 메모리 블록들 중 특정 블록의 특정 열에서 메모리 셀 불량이 발생할 경우,

   상기 제1 퓨즈 박스들의 제3 퓨즈들이 입력되는 열 주소 및 행 주소에 상관 없이 절단되고,

   입력되는 열 주소 및 행 주소에 따라 제1 퓨즈 또는 제2 퓨즈가 절단되어 열 선택 신호 및 행 선택 신호를 논리 하이 상태가 되도록 하여 하나의 리던던시 디코더가 구동되는 것을 특징으로 하는 반도체 메모리 장치.
6. 제3항에 있어서,

   상기 N개의 메모리 블록들 중 인접한 K개의 블록들의 특정 열에서 메모리 셀들의 불량이 발생할 경우,

   불량이 발생한 K개의 블록들을 지정하는 x 비트의 열 주소들에서 차이를 나타내는 열 주소 비트들이 입력되는 제1 퓨즈 박스들의 제3 퓨즈들은 열 주소 및 행 주소에 상관없이 절단되고,

   동일한 열 주소 비트들이 입력되는 제1 퓨즈 박스들의 제1 퓨즈 박스들의 제3 퓨즈들은 절단되지 않고,

   제1 및 제2 퓨즈들은 입력되는 열 주소 비트들에 따라서 절단되어 열 선택 신호 및 행 선택 신호를 논리 하이 상태가 되도록 하여 하나의 리던던시 디코더가 구동되는 것을 특징으로 하는 반도체 메모리 장치.
7. 제6항에 있어서,

   상기 N개의 메모리 블록들의 또 다른 특정 열들 모두에서 메모리 셀들의 불량이 발생할 경우,

   상기 제1 퓨즈 박스들의 제1 및 제2 퓨즈들은 절단되고 상기 제3 퓨즈만이 연결되어 상기 제1 퓨즈 박스들에 입력되는 열 주소들과 무관하게 상기 제1 퓨즈 박스들의 출력 신호인 열 선택 신호가 논리 하이 상태가 되도록하여 또 다른 하나의 리던던시 행 디코더를 구동하는 것을 특징으로 하는 반도체 메모리 장치.
8. 메모리 셀들이 매트릭스를 이루도록 각각 I개의 열들과 J개의 행들로 이루어진 N개의 메모리 블록들과 상기 각각의 메모리 블록들에 대응하고 각각 M개의 리던던시 행들로 이루어진 N개의 리던던시 블록들을 포함하는 반도체 메모리 장치의 불량 셀들을 구제하는 방법에 있어서,

   특정 메모리 블록에서만 셀 불량이 발생할 경우, 메모리 블록을 설정하는 어드레스 비트들 모두가 셀 불량이 발생한 상기 특정 메모리 블록을 선택하는 상태가 되었을 때 하나의 리던던시 디코더를 동작시켜 불량 셀을 구제하고,

   인접한 K개의 블록들의 특정열에서 불량이 발생할 경우, 메모리 블록을 설정하는 어드레스 비트들 중에서 상기 인접한 K개의 블록들을 설정하는 특정 어드레스 비트와는 상관없이 나머지 공통되는 어드레스 비트들만이 불량이 발생한 K개의 블록들과 같은 상태가 되었을 때 하나의 리던던시 디코더를 동작시켜 불량 셀들을 구제하는 것을 특징으로 하는 반도체 메모리 장치의 불량 셀 구제 방법.