KR20040005026A - Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법 - Google Patents

Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법 Download PDF

Info

Publication number
KR20040005026A
KR20040005026A KR1020020039298A KR20020039298A KR20040005026A KR 20040005026 A KR20040005026 A KR 20040005026A KR 1020020039298 A KR1020020039298 A KR 1020020039298A KR 20020039298 A KR20020039298 A KR 20020039298A KR 20040005026 A KR20040005026 A KR 20040005026A
Authority
KR
South Korea
Prior art keywords
flash memory
clock
interface unit
flash
signal
Prior art date
Application number
KR1020020039298A
Other languages
English (en)
Other versions
KR100878527B1 (ko
Inventor
박향숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020039298A priority Critical patent/KR100878527B1/ko
Publication of KR20040005026A publication Critical patent/KR20040005026A/ko
Application granted granted Critical
Publication of KR100878527B1 publication Critical patent/KR100878527B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B9/00—Combinations of apparatus for screening or sifting or for separating solids from solids using gas currents; General arrangement of plant, e.g. flow sheets
    • B07B9/02—Combinations of similar or different apparatus for separating solids from solids using gas currents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/18—Drum screens
    • B07B1/22—Revolving drums
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/42—Drive mechanisms, regulating or controlling devices, or balancing devices, specially adapted for screens
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B1/00—Sieving, screening, sifting, or sorting solid materials using networks, gratings, grids, or the like
    • B07B1/46—Constructional details of screens in general; Cleaning or heating of screens
    • B07B1/4609—Constructional details of screens in general; Cleaning or heating of screens constructional details of screening surfaces or meshes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B11/00—Arrangement of accessories in apparatus for separating solids from solids using gas currents
    • B07B11/02—Arrangement of air or material conditioning accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B13/00—Grading or sorting solid materials by dry methods, not otherwise provided for; Sorting articles otherwise than by indirectly controlled devices
    • B07B13/14—Details or accessories
    • B07B13/16—Feed or discharge arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07B—SEPARATING SOLIDS FROM SOLIDS BY SIEVING, SCREENING, SIFTING OR BY USING GAS CURRENTS; SEPARATING BY OTHER DRY METHODS APPLICABLE TO BULK MATERIAL, e.g. LOOSE ARTICLES FIT TO BE HANDLED LIKE BULK MATERIAL
    • B07B4/00—Separating solids from solids by subjecting their mixture to gas currents
    • B07B4/02—Separating solids from solids by subjecting their mixture to gas currents while the mixtures fall

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 NAND 형의 플래쉬 메모리 제어기(flash memory controller)에 관한 것으로, 플래쉬 메모리 제어기(flash memory controller)에 입력되는 클럭신호를 조절하여 소비전력을 줄인 NAND 형 플래쉬 메모리 제어기 및 제어방법에 관한 것이다. 본 발명의 플래쉬 메모리 제어기(flash memory controller)는 호스트 인터페이스부, 플래쉬 인터페이스부 및 클럭제어부로 구성되어 있으며, 플래쉬 메모리(flash memory)가 일정한 명령을 수행하고 있는 동안에는 그 명령의 수행이 완료되었는가를 체크하여 플래쉬 메모리 제어기(flash memory controller)의 최소 동작에 필요한 부분에만 클럭을 공급하도록 한다. 본 발명에서 제공하는 방법 및 장치를 사용하면 NAND 형 플래쉬 메모리(flash memory)에서 저장과 삭제 동작에서의 전력소비를 감소시키는 효과가 있다. 특히 NAND 형 플래쉬 메모리(flash memory)의 기본단위(page)가 커짐에 따라서 더욱 효과적이다.

Description

ＮＡＮＤ 형 플래쉬 메모리 제어기와 제어기에서 사용되는 클럭제어방법{NAND type flash memory controller, and clock control method therefor}
본 발명은 NAND 형의 플래쉬 메모리 제어기(flash memory controller)에 관한 것으로, 플래쉬 메모리 제어기(flash memory controller)에 입력되는 클럭신호를 조절하여 소비전력을 줄인 NAND 형 플래쉬 메모리 제어기 및 제어방법에 관한것이다.
기억한 정보가 시간이 경과해도 변하지 않는 분야에 사용하기 위하여 전원을 인가하지 않아도 내용이 지워지지 않는 메모리가 필요한데 이를 비휘발성 메모리(non-volatile memory)라고 한다. 비휘발성 메모리에는 읽기 전용 메모리인 롬(ROM, Read Only Memory)이 있고, 쓰기가 가능한 이피롬(EPROM, Erasable Programmable Read Only Memory), 이이피롬(EEPROM, Electrically Erasable Programmable Read Only Memory), 플래쉬 메모리(flash memory), 그리고 에프램(FRAM, Ferro-electric Random Access Memory) 등이 있다. 이러한 비휘발성 메모리는 이미 저장되어 있는 정보를 갱신할 경우에 삭제 사이클(erase cycle)을 필요로 한다.
이 중에서 플래쉬 메모리(flash memory)는 높은 안정성과 큰 용량, 상대적으로 싼 가격으로 인해 현재 내장 기기(embedded device)에 일반적으로 사용되고 있는 추세이다. 플래쉬 메모리(flash memory)는 단일 트랜지스터 또는 멀티 트랜지스터의 메모리 셀(memory cell)을 갖는 비휘발성 메모리로서 바이트가 아닌 섹터(sector) 또는 블록(block) 단위로 비교적 빠른 시간에 플래쉬 메모리(flash memory)의 내용을 전기적으로 동시에 소거할 수 있다.
플래쉬 메모리(flash memory)에는 NOR 형, NAND 형, DiNOR 형, AND 형, pair-AND(PAND) 형과 E2-type 이 있다. NOR 형은 열전자(Hot Electron)를 주입하는 기입방식을 적용한 것이고, NAND 형은 터널현상과 페이지 동작회로 기술을 조합한 것으로 프로그램의 수행속도가 빠르다.
한국특허공개공보 1999-69858 에서는 플래쉬 이이피롬(flash EEPROM)에서 셀 데이터(cell data)를 읽어낼 때 소비전력을 절감할 수 있도록 하기 위한 절전형 센스앰프를 개시하고 있다. 상기 센스앰프는 셀 어레이(cell array)에서 리드 출력되는 데이터를 정형화된 형태의 데이터로 출력하는 데이터 센싱부, 출력되는 데이터를 래치하는 래치부, 래치부에 데이터가 래치되는 것을 감지하는 래치 감지부, 다음 셀에 데이터가 입력될 때까지 데이터 센싱부를 디스에이블(disable)시키는 센싱 제어부, 데이터를 래치하고 나서 다음 센싱된 데이터가 입력될 때까지 래치부를 디스에이블(disable)시키는 래치 제어부로 구성된다.
그러나, 상기 선행기술은 플래시 이이피롬(flash EEPROM)에서 셀 데이터를 읽어낼 때 센스앰프의 인에이블(enable) 시간을 전체 셀에 대하여 동등하게 설정하지 않고 센싱되는 속도에 따라 차등적으로 설정하도록 하여 소비전력을 줄이는 방법에 관한 것으로, 플래시 메모리(flash memory)와 정보를 주고받는 제어기의 클럭신호를 조절하여 소비전력을 줄이는 본 발명과는 차이가 있다.
일본특허공개공보 2001-142474 에서는 플래시 메모리(flash memory)를 이용한 데이터 저장장치에 있어서 구동용 건전지의 사용시간을 연장시키고 장시간 사용할 수 있도록 하는 방법을 개시하고 있다. 그러나, 이것도 플래시 메모리(flash memory)에 저장된 음악데이터를 재생하고 있는 동안에만 A/D 변환기(A/D converter)에 클럭을 공급하여 동작시키는 것으로 클럭신호를 장치별로 필요에 따라 공급한다는 점에서는 본 발명과 유사하나 플래시 메모리(flash memory)의 제어장치 내부에서의 클럭신호공급을 조절하는 것이 아니라 외부장치의 클럭신호를 조절하는 방식이다.
NAND 형 플래쉬 메모리(flash memory)의 동작을 제어하기 위해서 플래쉬 인터페이스부가 필요하고 호스트와 통신을 하기 위해 호스트 인터페이스부가 필요하다. 그리고 상기 플래쉬 인터페이스부와 호스트 인터페이스부는 서로 독립적으로 동작을 한다. 그러나, 상기 두 개의 인터페이스부에 항상 클럭을 공급하고, 이렇게 공급된 클럭을 가지고 특정 부분만 동작을 시키는데 사용되지만, 모든 플립플롭(flip flop)에 클럭이 들어가므로 전력 낭비가 있다.
예를 들어 플래쉬 인터페이스부가 NAND 형 플래쉬 메모리(flash memory)쪽으로 제어신호나 데이터를 보내고 NAND 형 플래쉬 메모리(flash memory)쪽으로부터 응답신호를 기다리게 되는데, 특히 이 응답신호는 저장명령 수행의 경우에는 200us ~ 500us정도 걸리고 삭제는 2ms ~ 3ms정도 걸린다. 따라서 이 동안에 플래쉬 인터페이스부는 동작하지 않는데도 불구하고 불필요한 클럭이 들어가게 된다. 이렇게 불필요한 클럭의 입력으로 전력 소모를 증가시킨다는 문제점이 있다.
상기한 문제를 해결하기 위해 본 발명에서는, NAND 형의 플래쉬 메모리(flash memory)에서의 제어기에 입력되는 클럭신호를 제어하여 상기 제어기에서 소비되는 전력을 감소시키는 방법 및 장치를 제공하는 것을 목적으로 한다.
도 1은 NAND 형 플래쉬 메모리의 구조를 나타낸 도면.
도 2는 종래의 NAND 형 플래쉬 메모리의 제어기가 호스트와 플래쉬 메모리와 인터페이스하는 도면.
도 3은 NAND 형 플래쉬 메모리의 삭제(erase) 타이밍도.
도 4는 본 발명의 NAND 형 플래쉬 메모리 제어기를 나타낸 도면.
도 5는 본 발명의 NAND 형 플래쉬 메모리 제어기의 다른 구조 도면.
도 6은 본 발명의 NAND 형 플래쉬 메모리에서 클럭을 제어하는 방법을 나타낸 도면.
상기한 목적을 이루기 위하여 본 발명에서는, 호스트를 통해 제어신호 및 데이터를 송수신하고 플래쉬 메모리에서의 동작이 완료되었음을 의미하는 응답신호를검출하여 클럭선택 신호를 출력하는 호스트 인터페이스부; 상기 플래쉬 메모리와 송수신하는 제어신호를 생성하고 상기 호스트 인터페이스부로부터 데이터를 주고받는 플래쉬 인터페이스부; 및 상기 클럭선택 신호를 입력받아 상기 플래쉬 인터페이스부에 입력되는 클럭을 제어하는 클럭제어부를 포함하는 플래쉬 메모리 제어장치를 제공한다.
상기한 목적을 이루기 위하여 본 발명에서는, 플래쉬 메모리를 제어하는 장치에 있어서, 호스트를 통해 제어신호 및 데이터를 송수신하는 호스트 인터페이스부; 상기 플래쉬 메모리에서의 동작이 완료되었음을 의미하는 응답신호를 검출하여 클럭선택 신호를 출력하는 응답신호 검출부; 상기 플래쉬 메모리와 송수신하는 제어신호를 생성하고 상기 호스트 인터페이스부로부터 데이터를 주고받는 플래쉬 인터페이스부; 및 상기 클럭선택 신호를 입력받아 상기 플래쉬 인터페이스부에 입력되는 클럭을 제어하는 클럭제어부를 포함하는 플래쉬 메모리 제어장치를 제공한다.
상기한 목적을 이루기 위하여 본 발명에서는, 플래쉬 메모리로부터 플래쉬 메모리에서의 동작이 완료되었음을 의미하는 응답신호를 입력받아 플래쉬 메모리 제어기의 일부에만 선택적으로 클럭을 공급하는 것을 특징으로 하는 플래쉬 메모리 제어기에서의 클럭제어방법을 제공한다.
상기한 목적을 이루기 위하여 본 발명에서는, 플래쉬 메모리와 상기 플래쉬 메모리를 제어하는 방법에 있어서, 호스트로부터 작업하고자 하는 데이터와 작업명령을 호스트 인터페이스부가 수신하는 단계; 상기 작업명령에 대한 어드레스 및 제어신호를 플래쉬 인터페이스부가 생성하여 상기 플래쉬 메모리에 제공하는 단계;상기 제어신호와 상기 작업하고자 하는 데이터를 받아 상기 플래쉬 메모리에서 작업하는 동안 상기 플래쉬 메모리에서 출력되는 응답신호를 체크하는 단계; 및 상기 응답신호가 상기 플래쉬 메모리에서의 작업이 완료되었다는 신호이면 상기 플래쉬 인터페이스부에 클럭을 계속 공급하고, 상기 작업이 아직 진행중이라는 신호이면 상기 플래쉬 인터페이스부에 클럭을 공급하지 않는 단계를 포함하는 플래쉬 메모리 제어방법을 제공한다.
상기한 목적을 이루기 위하여 본 발명에서는, 상기 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1은 NAND 형 플래쉬 메모리의 구조를 나타낸 도면이다.
NAND 형 플래쉬 메모리(flash memory)는 어드레스 디코더(110)에서 어드레스 디코딩을 하여 메모리 셀(memory cell)(120)을 선택하고 호스트로부터의 제어신호에 따라서 제어신호입력부(130)의 입력신호를 받아 블록을 선택하고 선택된 블록의 내용을 엑스트라 버퍼(140)에 옮기고, 데이터의 출력시에 I/O 버퍼(150)로 다시 옮긴후 출력한다.
도 2는 종래의 NAND 형 플래쉬 메모리 제어기(flash memory controller)가 호스트 및 플래쉬 메모리와 인터페이스하는 도면이다.
NAND 형 플래쉬 메모리(flash memory)의 동작을 제어하기 위해서 플래쉬 인터페이스부(220)가 필요하고 호스트(230)와 통신을 하기 위해 호스트인터페이스부(210)가 필요하다. 두 개의 인터페이스부는 서로 독립적으로 동작을 한다. 즉 호스트 인터페이스부(210)가 동작하는 동안에 플래쉬 인터페이스부(220)가 동작을 할 수도 있고, 경우에 따라서는 플래쉬 인터페이스부(220)는 동작하지 않을 수도 있다.
호스트 인터페이스부(210)는 호스트(230)와 제어신호(configuration, flash address 등)나 NAND 형 플래쉬 메모리(flash memory)(240)쪽으로 보낼 데이터를 교환하는 기능을 수행한다. 플래쉬 인터페이스부는 NAND 형 플래쉬 메모리(flash memory)와 제어신호(ce, re, we, ale 등)나 데이터를 교환할 때 상기 제어신호를 생성하고 보낼 데이터의 교환순서를 정하는 기능을 수행한다.
일반적으로 플래쉬 메모리 제어기(flash memory controller)가 명령을 수행하는 과정은 다음과 같다. 읽기, 저장 또는 삭제와 같은 명령을 호스트(230)로부터 받으면 받은 명령에 관한 기본 정보와 데이터를 호스트 인터페이스부(210)에 저장한 후, 플래쉬 인터페이스부(220)를 동작시키는 명령을 내리면 플래쉬 인터페이스부(220)가 동작한다.
플래쉬 인터페이스부(220)는 NAND 형 플래쉬 메모리(flash memory)(240)의 제어신호 생성하고, 호스트 인터페이스부(210)로부터 데이터를 가지고 온다. 그리고 나서 플래쉬 메모리(flash memory)(240)쪽으로 신호를 보내면 플래쉬 메모리(flash memory)안에서 동작이 일어난다(응답신호 busy 생성). 이렇게 생성된 응답신호는 플래쉬 인터페이스부로 보내지고 플래쉬 인터페이스부는 상기 응답신호를 감지하고 응답신호가 1 이 될 때까지 계속 체크(polling)를 하고 응답신호가 1이 되면 플래쉬 인터페이스부(220)는 다음 상태로 넘어간다.
저장 동작을 예를 들면 다음과 같다. 플래쉬 메모리 제어기(flash memory controller)를 동작시키기 위해서는 호스트가 플래쉬 인터페이스부(220)가 동작하기 위한 기본정보(configuration)를 호스트 인터페이스부(210)에 주고 NAND 형 플래쉬 메모리(flash memory)로 보낼 데이터들을 호스트 인터페이스부(210)에 쌓아 놓는다. 그리고 나서 플래쉬 인터페이스부(220)는 호스트 인터페이스부(210)에 저장되어 있는 상기 기본정보(configuration)를 분석하여 NAND 형 플래쉬 메모리(flash memory)로 제어신호(ce, we, ale 등)를 생성하여 데이터를 보낸다.
이때 플래쉬 인터페이스부(220)가 동작하고 있는 동안에 호스트는 호스트 인터페이스부(210)에 다음 데이터를 쓸 수 있다. 플래쉬 인터페이스부(220)가 NAND 형 플래쉬 메모리(flash memory)쪽으로 제어신호나 데이터를 보내고 NAND 형 플래쉬 메모리(flash memory)쪽으로부터 응답신호를 기다린다. 이 응답 신호(Ready/Busy)는 NAND 형 플래쉬 메모리(flash memory)의 메모리 셀(디코딩된 어드레스)로 데이터를 쓰는 동안에 나오는 신호로, 이 신호값이 0(Busy)이 되면(외부에 풀업(pull up)시켜 기본적으로 1의 상태를 유지) 플래쉬 인터페이스부(220)는 이 신호를 계속 체크(polling)를 한다. 그동안 플래쉬 인터페이스부(220)의 상태는 계속 같은 상태로 존재하고 있다. 그런 후 응답신호가 1(ready)로 되면 이는 데이터를 저장을 완료했다는 의미가 되므로 플래쉬 인터페이스부(220)는 다음 명령을 수행할 수 있는 상태가 된다.
그리고 나서 플래쉬 인터페이스부(220)는 동작을 모두 수행한 후에 호스트인터페이스부(210)에게 종료 신호를 준다. 그러면 다음 커맨드가 실행할 준비가 완료된다.
도 3은 NAND 형 플래쉬 메모리의 삭제(erase) 타이밍도이다.
NAND 형 플래쉬 메모리(flash memory)의 매뉴얼을 보면 읽기 명령(command)을 제외하고 저장이나 삭제(erase)같은 명령(command)에서는 응답(busy) 신호가 나올 때 다른 제어신호(ce, re, we, ale 등)는 다른 신호에 영향을 받지 않는다(즉 1 혹은 0 이어도 상관이 없다). 즉, 그 동안에 플래쉬 인터페이스부(220)는 응답신호를 체크하는 것 외에는 아무 일도 하지 않는다. 그리고 플래쉬 인터페이스부(220)는 플립플롭(flip flop)들로 구성되어 있으며 클럭이 계속 인가 된다.
이렇게 되면 특정 부분만의 동작을 하기 위해서 플래쉬 인터페이스부(220)의 모든 플립플롭(flip flop)에 클럭이 들어가므로 전력 낭비가 있다. 특히 이 응답신호가 출력되는데는 저장명령 수행시의 경우에는 200us ~ 500us정도 걸리고 삭제명령 수행시는 2ms ~ 3ms정도 걸린다. 이 동안에 플래쉬 인터페이스부(220)는 동작하지 않는 부분에도 불필요한 클럭이 들어가게 된다.
클럭은 전력 소모를 증가시키는 요인 중에 큰 역할을 하는 것이기 때문에 본 발명에서는 이 부분을 개선한 제어기를 제공한다.
도 4는 본 발명의 NAND 형 플래쉬 메모리 제어기를 나타낸 도면이다.
NAND 형 플래쉬 메모리 제어기(flash memory controller)는 호스트 인터페이스부(410)와 플래쉬 인터페이스부(420), 그리고 클럭제어부(430)로 구성된다. 그리고 호스트 인터페이스부(410)에는 NAND 형 플래쉬 메모리(flash memory)(440)로부터 나오는 신호 응답신호(ready/busy)를 체크하는 응답신호 검출부(411)가 있다. 이 응답신호 검출부(411)는 상기 응답신호(ready/busy)를 검출하며 그 검출된 신호를 클럭제어부(430)에 보내서 플래쉬 인터페이스부(420)에 인가하는 클럭을 온/오프(on/off)시킴으로서 플래쉬 메모리 제어기(flash memory controller)에서 소비되는 전력을 감소시킨다.
또한, 플래쉬 인터페이스부(420)에도 응답신호를 체크하는 기능을 하는 응답신호 검출부(421)를 둔다. 그리고 NAND 형 플래쉬 메모리(flash memory)로부터 오는 응답신호를 호스트 인터페이스부(410)에도 인가한다. 호스트 인터페이스부(410)의 응답신호 검출부(411)는 응답신호를 감지하는 기능과 이를 카운팅하는 기능(이기능은 nand flash time out과 관련됨)과 클럭을 on/off하는 선택(select)신호를 만드는 기능을 수행한다.
저장명령 수행의 예를 들어 설명하면 다음과 같다. 호스트(host)(450)가 저장 명령에 필요한 기본정보(configuration)와 명령과 데이터를 호스트 인터페이스부(410)에 준다. 이를 호스트 인터페이스부(410)가 받으면 플래쉬 인터페이스부(420)는 이에 해당하는 어드레스(address), 데이터(data) 및 기타 제어신호(control signal)를 생성하여 플래쉬 메모리(flash memory)에 제공한다. 플래쉬 메모리(flash memory)는 그 신호를 받고 동작을 실행하는데 플래쉬 메모리(flash memory) 안에 데이터를 쌓는 동안 응답신호는 0(Busy)을 내보낸다. 이때 이 신호는 플래쉬 메모리(flash memory)의 응답신호 핀(pin)을 통해 출력된다.
이 응답신호는 호스트 인터페이스부(410)의 응답신호 검출부(411)에서 감지를 하게 되고 응답신호 검출부(411)는 클럭 on/off선택 신호를 인가해 클럭이 플래쉬 인터페이스부(420)로 인가되는 것을 막는다. 그리고 응답신호 검출부(411)의 카운터가 동작을 한다. 다음으로 플래쉬 메모리(flash memory)의 버퍼에 쌓인 데이터가 메모리 셀에 모두 쓰여졌을 때 플래쉬 메모리(flash memory)의 응답신호는 1(ready)로 된다. 이 응답신호 역시 다시 응답신호 검출부(411)에서 감지를 하게 되고 클럭 on/off선택 신호를 인가해 플래쉬 인터페이스부(420)에 다시 클럭을 공급한다.
플래쉬 인터페이스부(420)는 플립플롭(flip flop)들로 구성되어 있기 때문에 클럭이 인가되지 않았을 때는 기존의 값을 다 기억하고 있다가 클럭이 다시 인가되면 다음 상태(플래쉬 인터페이스부(420)로 들어가는 응답신호를 체크하는 상태)가 된다. 이로서 플래쉬 인터페이스부(420)는 원래의 상태로 다시 돌아간다. 결과적으로 500us동안 반복되는 무의미한 상태의 동작을 클럭이 들어오면 한번만 수행하면 된다.
도 5는 본 발명의 NAND 형 플래쉬 메모리 제어기의 다른 구조 도면이다.
호스트 인터페이스부(510)와 플래쉬 인터페이스부(520), 클럭제어부(530) 및 응답신호 검출부(511)로 구성된다. 그리고 응답신호 검출부(511)는 NAND 형 플래쉬 메모리(flash memory)(540)로부터 나오는 신호 응답신호(ready/busy)를 체크한다. 이 응답신호 검출부(511)는 상기 응답신호(ready/busy)를 검출하며 그 검출된 신호를 호스?? 인터페이스부(510), 플래쉬 인터페이스부(520) 및 클럭제어부(530)에 보내고, 클럭 제어부(530)는 플래쉬 인터페이스부(520)에 인가하는 클럭을 온/오프(on/off)시킴으로서 플래쉬 메모리 제어기(flash memory controller)에서 소비되는 전력을 감소시킨다.
즉, 응답신호 검출부(511)는 도 4의 응답신호 검출부(411)와 같은 기능을 수행한다. 다만 도 4에서 호스트 인터페이스부(410)와 플래쉬 인터페이스부(420)에 동시에 존재하는 것을 별도의 블록으로 구성한 것이다.
도 6은 본 발명의 NAND 형 플래쉬 메모리에서 클럭을 제어하는 방법을 나타낸 도면이다.
우선, 호스트로부터 플래쉬 메모리(flash memory)에서 작업하고자 하는 데이터와 작업명령을 호스트 인터페이스부가 입력받는다(610). 작업명령은 저장 명령이 될 수도 있고 삭제 명령이 될 수도 있다.
그리고, 상기 작업명령에 대한 어드레스 및 제어신호를 플래쉬 인터페이스부가 생성하여 상기 플래쉬 메모리(flash memory)에 제공한다(620).
그러면, 상기 제어신호와 상기 작업하고자 하는 데이터를 받아 상기 플래쉬 메모리에서 작업하는 동안 상기 플래쉬 메모리(flash memory)에서 출력되는 응답신호(ready/busy)를 체크한다(630). 응답신호는 ready 인 경우에 1 이 되고, busy 인 경우에는 0 이 된다. ready 는 상기 입력받은 명령의 수행이 완료되었다는 것이고, busy 는 상기 입력받은 명령의 수행이 아직 완료되지 않았다는 것을 의미한다.
상기 응답신호가 busy 이면 상기 플래쉬 인터페이스부에 클럭을 공급하지 않는다(640). 그리고, ready 이면 상기 플래쉬 인터페이스부에 클럭을공급한다(650).
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다.
상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 씨디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
상술한 바와 같이 본 발명은, NAND 형의 플래쉬 메모리(flash memory)에서의 제어기에 입력되는 클럭신호를 제어함으로써 데이터의 저장과 삭제 동작에서의 전력소비를 감소시키는 효과가 있다. 보통 저장 모드의 저장 속도는 200us ~ 500us 정도이고, 대용량에서는 300us ~ 700us 까지도 걸린다. 삭제 모드에서는 보통 2ms~ 3ms까지 응답신호가 busy가 된다. 이 동안에 제어기의 일부는 동작을 하지 않고 기다리다가 ready가 되면 다시 다음 동작을 진행한다. 그러므로 일부 모듈에서 소비하는 전력을 감소시킬 수 있는 효과가 있다. 그리고, 본 발명은 NAND 형 플래쉬 메모리(flash memory)의 기본단위(page)가 커짐에 따라 더 효과적이다.

Claims (13)

  1. 호스트를 통해 제어신호 및 데이터를 송수신하고 플래쉬 메모리에서의 동작이 완료되었음을 의미하는 응답신호를 검출하여 클럭선택 신호를 출력하는 호스트 인터페이스부;
    상기 플래쉬 메모리와 송수신하는 제어신호를 생성하고 상기 호스트 인터페이스부로부터 데이터를 주고받는 플래쉬 인터페이스부; 및
    상기 클럭선택 신호를 입력받아 상기 플래쉬 인터페이스부에 입력되는 클럭을 제어하는 클럭제어부를 포함하는 플래쉬 메모리 제어장치.
  2. 제1항에 있어서, 상기 호스트 인터페이스부는
    상기 플래쉬 메모리로부터 출력되는 응답신호를 검출하여 상기 플래쉬 인터페이스부로 입력되는 클럭신호를 온 또는 오프시키는 클럭선택신호를 상기 클럭제어부로 출력하는 것을 특징으로 하는 플래쉬 메모리 제어장치.
  3. 제1항에 있어서, 상기 클럭제어부는
    상기 클럭선택신호에 따라서 상기 플래쉬 인터페이스부로 들어가는 클럭신호를 차단하거나 연결하는 것을 특징으로 하는 플래쉬 메모리 제어장치.
  4. 제1항에 있어서, 상기 플래쉬 메모리는
    NAND 형의 플래쉬 메모리인 것을 특징으로 하는 플래쉬 메모리 제어장치.
  5. 플래쉬 메모리를 제어하는 장치에 있어서,
    호스트를 통해 제어신호 및 데이터를 송수신하는 호스트 인터페이스부;
    상기 플래쉬 메모리에서의 동작이 완료되었음을 의미하는 응답신호를 검출하여 클럭선택 신호를 출력하는 응답신호 검출부;
    상기 플래쉬 메모리와 송수신하는 제어신호를 생성하고 상기 호스트 인터페이스부로부터 데이터를 주고받는 플래쉬 인터페이스부; 및
    상기 클럭선택 신호를 입력받아 상기 플래쉬 인터페이스부에 입력되는 클럭을 제어하는 클럭제어부를 포함하는 플래쉬 메모리 제어장치.
  6. 제5항에 있어서, 상기 클럭제어부는
    상기 응답신호 검출부로부터의 클럭선택신호에 따라서 상기 플래쉬 인터페이스부로 들어가는 클럭신호를 차단하거나 연결하는 것을 특징으로 하는 플래쉬 메모리 제어장치.
  7. 제5항에 있어서, 상기 플래쉬 메모리는
    NAND 형의 플래쉬 메모리인 것을 특징으로 하는 플래쉬 메모리 제어장치.
  8. 플래쉬 메모리로부터 플래쉬 메모리에서의 동작이 완료되었음을 의미하는 응답신호를 입력받아 플래쉬 메모리 제어기의 일부에만 선택적으로 클럭을 공급하는 것을 특징으로 하는 플래쉬 메모리 제어방법.
  9. 제8항에 있어서, 상기 플래쉬 메모리는
    NAND 형의 플래쉬 메모리인 것을 특징으로 하는 플래쉬 메모리 제어방법.
  10. 플래쉬 메모리와 상기 플래쉬 메모리를 제어하는 방법에 있어서,
    (a) 호스트로부터 작업하고자 하는 데이터와 작업명령을 호스트 인터페이스부가 수신하는 단계;
    (b) 상기 작업명령에 대한 어드레스 및 제어신호를 플래쉬 인터페이스부가 생성하여 상기 플래쉬 메모리에 제공하는 단계;
    (c) 상기 제어신호와 상기 작업하고자 하는 데이터를 받아 상기 플래쉬 메모리에서 작업하는 동안 상기 플래쉬 메모리에서 출력되는 응답신호를 체크하는 단계; 및
    (d) 상기 응답신호가 상기 플래쉬 메모리에서의 작업이 완료되었다는 신호이면 상기 플래쉬 인터페이스부에 클럭을 계속 공급하고, 상기 작업이 아직 진행중이라는 신호이면 상기 플래쉬 인터페이스부에 클럭을 공급하지 않는 단계를 포함하는 플래쉬 메모리 제어방법.
  11. 제10항에 있어서, 상기 (d) 단계는
    만일 상기 응답신호가 상기 플래쉬 메모리에서의 작업이 완료되었다는 신호이면 상기 플래쉬 인터페이스부에 클럭을 공급하는 단계를 포함하는 플래쉬 메모리 제어방법.
  12. 제10항에 있어서, 상기 작업명령은
    저장 또는 삭제명령인 것을 특징으로 하는 플래쉬 메모리 제어방법.
  13. 제10항 내지 제12항 중 어느 한 항에 기재된 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020020039298A 2002-07-08 2002-07-08 Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법 KR100878527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039298A KR100878527B1 (ko) 2002-07-08 2002-07-08 Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039298A KR100878527B1 (ko) 2002-07-08 2002-07-08 Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법

Publications (2)

Publication Number Publication Date
KR20040005026A true KR20040005026A (ko) 2004-01-16
KR100878527B1 KR100878527B1 (ko) 2009-01-13

Family

ID=37315402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039298A KR100878527B1 (ko) 2002-07-08 2002-07-08 Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법

Country Status (1)

Country Link
KR (1) KR100878527B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102493964B1 (ko) 2017-12-18 2023-02-01 삼성전자주식회사 스토리지 컨트롤러, 그것을 포함하는 스토리지 장치, 및 스토리지 컨트롤러의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2692638B2 (ja) * 1995-03-31 1997-12-17 日本電気株式会社 不揮発性半導体メモリ
US5950222A (en) * 1996-03-14 1999-09-07 Sanyo Electric Co., Ltd. Microcomputer using a non-volatile memory
JPH10177563A (ja) * 1996-12-17 1998-06-30 Mitsubishi Electric Corp フラッシュメモリ内蔵マイクロコンピュータ
JP3920415B2 (ja) * 1997-03-31 2007-05-30 三洋電機株式会社 不揮発性半導体メモリ装置
JP3729591B2 (ja) * 1997-04-09 2005-12-21 株式会社ルネサステクノロジ 記憶装置およびクロック発振停止時のデータ受け付け制御方法
KR100305027B1 (ko) * 1998-12-30 2001-11-02 박종섭 지연장치
JP2001014847A (ja) * 1999-06-30 2001-01-19 Toshiba Corp クロック同期回路
KR100375217B1 (ko) * 1999-10-21 2003-03-07 삼성전자주식회사 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러

Also Published As

Publication number Publication date
KR100878527B1 (ko) 2009-01-13

Similar Documents

Publication Publication Date Title
CN1677565B (zh) 进行高速缓存读取的方法和器件
US7227777B2 (en) Mode selection in a flash memory device
US6834322B2 (en) Nonvolatile semiconductor memory device having plural memory circuits selectively controlled by a master chip enable terminal or an input command and outputting a pass/fail result
JP2766249B2 (ja) Ｄｒａｍバスに接続可能な不揮発性半導体メモリ装置
CN101903953B (zh) 具有功率节省特性的非易失性半导体存储器设备
US7885141B2 (en) Non-volatile memory device and method for setting configuration information thereof
US10140062B1 (en) Automatic resumption of suspended write operation upon completion of higher priority write operation in a memory device
JP2008500678A (ja) 設定可能なレディ／ビジー制御
US10521154B2 (en) Automatic switch to single SPI mode when entering UDPD
JP4841070B2 (ja) 記憶装置
KR20140071639A (ko) 동작 속도가 향상된 반도체 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20070118533A (ko) 불휘발성 메모리
US20060020764A1 (en) Information processing apparatus including non-volatile memory device, non-volatile memory device and methods thereof
US7613070B2 (en) Interleaved input signal path for multiplexed input
JP4921174B2 (ja) フラッシュメモリのデータ書込み方法
JP2001344986A (ja) 不揮発性半導体記憶装置
US7836263B2 (en) Nonvolatile memory controlling method and nonvolatile memory controlling apparatus
KR100878527B1 (ko) Ｎａｎｄ 형 플래쉬 메모리 제어기와 제어기에서 사용되는클럭제어방법
KR20000070274A (ko) 가변 페이지 사이즈를 갖는 리프로그래머블 메모리 장치
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JPH08221312A (ja) メモリカード装置
JP2002288999A (ja) 半導体メモリ
JPH1139245A (ja) 半導体デバイス制御装置および半導体デバイス制御方法
JPH08263229A (ja) 半導体記憶装置
KR20070090376A (ko) 낸드 플래시 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee