KR20040004084A - 반도체 칩 탑재 장치 및 탑재 방법 - Google Patents

반도체 칩 탑재 장치 및 탑재 방법 Download PDF

Info

Publication number
KR20040004084A
KR20040004084A KR1020030043484A KR20030043484A KR20040004084A KR 20040004084 A KR20040004084 A KR 20040004084A KR 1020030043484 A KR1020030043484 A KR 1020030043484A KR 20030043484 A KR20030043484 A KR 20030043484A KR 20040004084 A KR20040004084 A KR 20040004084A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
visible light
mounting
stage
Prior art date
Application number
KR1020030043484A
Other languages
English (en)
Inventor
무라야마게이
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20040004084A publication Critical patent/KR20040004084A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 상기 기판을 재치하는 스테이지, 상기 스테이지 위로부터 상기 기판을 직접 조사하기 위한 가시광원, 가시광이 투과할 수 있는 두께로 형성된 실리콘으로 이루어진 상기 반도체 칩을 일면으로부터 유지하여, 상기 스테이지 위에 재치된 상기 기판 위에 운반하는 반도체 칩 운반 수단, 상기 스테이지 위에 재치된 상기 기판 및 상기 반도체 칩 위에 형성된 패턴을 촬영하기 위해서, 상기 스테이지를 마주보는 위치에 배열되고, 상기 반도체 칩 운반 수단에 의해 유지된 상기 반도체 칩을 투과하는 가시광을 촬영하는 촬상 수단, 및 상기 촬상 수단에 의해 촬영된 상기 기판 및 상기 반도체 칩의 패턴에 기초하여 상기 기판 위에 상기 반도체 칩을 위치 맞춤을 하기 위한 위치 맞춤 수단을 포함하는, 패키지 위에 반도체 칩을 탑재할 때 위치 맞춤의 정밀도를 향상시킬 수 있는 반도체 칩 탑재 장치를 제공한다.

Description

반도체 칩 탑재 장치 및 탑재 방법{SEMICONDUCTOR CHIP MOUNTING APPARATUS AND MOUNTING METHOD}
본 발명은 플립-칩(flip-chip) 접합에 의해 반도체 패키지 또는 다른 기판 위에 반도체 칩을 탑재하는 반도체 칩 탑재 장치 및 탑재 방법에 관한 것이다.
종래의 플립-칩 결합에 의해 반도체 패키지 또는 다른 기판 위에 반도체 칩을 탑재하는 방법은 도 7 내지 도 9를 사용하여 설명한다. 도 7 내지 도 9는 기판으로서 역할을 하는 패키지(X) 위에 실리콘으로 이루어진 반도체 칩(Y)를 탑재하는 종래의 방법을 설명하는 도면이다.
종래의 반도체 칩을 탑재하는 방법에 있어서, 도 7에 나타낸 것처럼, 홀더(80)는 반도체 칩(Y)을 흡인하고 잡아서 스테이지(82) 위에 옮겨진 기판으로서역할을 하는 패키지(X) 위로 운반한다. 다음으로, 거울(86)은 반도체 칩(Y) 및 패키지(X) 사이에 삽입되고 배열되어, 스테이지(82) 측에 수평으로 제공되는 카메라(84)에서 반도체 칩(Y)의 접합면 위에 형성된 패턴을 촬영하도록 거울(86) 표면이 반도체 칩(Y)의 표면과 45도의 각도를 형성하게 한다. 카메라(84)가 접속된 도시하지 않은 제어기는 보호되는 패턴의 화상을 저장한다.
다음으로, 도 8에 나타낸 것처럼, 카메라(84)에 패키지(X)의 상면 위의 반도체 칩 탑재 영역 위에 형성된 패턴을 촬영하기 위해 미러(86)는 도면에서 시계방향으로 90도 회전된다. 제어기는 저장된 반도체 칩(Y)의 패턴의 화상과 촬영된 패키지(X)의 패턴의 화상을 비교하고, 이를 기초로 도시하지 않은 구동 장치를 제어하여 수평방향으로 스테이지(82)를 이동시킴으로써 패키지(X) 위에 반도체 칩(Y)의 탑재 위치와 매칭시킨다.
다음으로, 도 9에 나타낸 것처럼, 미러(86)는 빼내고, 반도체 칩(Y)을 내려, 홀더(80)에 의한 흡인으로부터 해제하고, 패키지(X)의 반도체 칩 탑재 영역 위에 배치하고, 반도체 칩(Y)의 접합면 위에 형성된 범프가 리플로우되어 반도체 칩을 패키지(X)에 접합되도록, 도시하지 않은 가열 수단이 반도체 칩(Y)을 가열하기 위해 사용된다.
본 발명에 의해 해결되어야 할 상기 문제점을 요약하면, 반도체 칩을 탑재하는 종래의 방법과 관련하여, 반도체 칩(Y)과 패키지(X) 사이에 배열되는 미러의 각도의 정밀도를 유지하는 것이 어렵다는 것이다. 미러(86)의 각도에서의 작은 편차가 패키지(X) 위에 반도체 칩(Y)을 탑재하는 위치에서 쉽게 편차를 초래하게 된다.
또한, 반도체 칩(Y)과 패키지(X) 사이에 미러(86)를 배열하고 위치를 맞춘 뒤, 반도체 칩(Y)을 패키지(X) 위로 이동시키므로, 위치맞춤을 한 다음, 반도체 칩(Y)의 이동 거리는 크다. 따라서, 반도체 칩(Y)을 이동시키는 장치의 정밀도에 따라 패키지(X) 위에 반도체 칩(Y)의 탑재 위치가 어긋나게 되는 문제점이 있다.
본 발명의 목적은 패키지 위에 반도체 칩을 탑재할 때 양호한 위치 정밀도를 갖는 반도체 칩 탑재 장치 및 탑재 방법을 제공하는 것이다. 본 발명의 또다른 목적은 효율이 좋고 비용이 싼 반도체 칩 탑재 장치 및 탑재 방법을 제공하는 것이다.
도 1은 본 발명에 따른 반도체 칩 탑재 장치의 도면,
도 2는 반도체 칩 운반 수단의 홀더의 유지면(holding surface)을 나타내는 평면도,
도 3은 반도체 칩 운반 수단의 홀더의 일측면 단면도,
도 4는 반도체 칩 운반 수단의 홀더의 일측면 단면도,
도 5는 기판(패키지)에 대한 반도체 칩의 접합면을 나타내는 평면도,
도 6은 실리콘 두께 및 가시광의 투과율 간의 관계를 나타내는 그래프,
도 7은 종래 반도체 칩 탑재 장치 및 탑재 방법을 나타내는 도면,
도 8은 종래 반도체 칩 탑재 장치 및 탑재 방법을 나타내는 도면, 및
도 9는 종래 반도체 칩 탑재 장치 및 탑재 방법을 나타내는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
P 패키지(기판)
C 반도체 칩
2 스테이지
4 반도체 칩 운반 수단
4a 홀더
4b 암
4c 구동장치
4d 흡인장치
6 카메라
10 트레이
12 제어기
14 가시광원(발광체)
Ca, Pb 마킹 패턴
상기 목적을 달성하기 위해, 본 발명에 따르면,
플립-칩(flip-chip) 접합에 의해 기판 위에 반도체 칩을 탑재하기 위한 반도체 칩 탑재 장치에 있어서, 상기 기판을 재치하는 스테이지, 상기 스테이지 위로부터 상기 기판을 직접 조사하기 위한 가시광원, 가시광이 투과할 수 있는 두께로 형성된 실리콘으로 이루어진 상기 반도체 칩을 일면으로부터 유지(holding)하여, 상기 스테이지 위에 재치된 상기 기판 위에 운반하는 반도체 칩 운반 수단, 상기 스테이지 위에 재치된 상기 기판 및 상기 반도체 칩 위에 형성된 패턴을 촬영하기 위해서, 상기 스테이지를 마주보는 위치에 배열되고, 상기 반도체 칩 운반 수단에 의해 유지된 상기 반도체 칩을 투과하는 가시광을 촬영하는 촬상 수단, 및 상기 촬상 수단에 의해 촬영된 상기 기판 및 상기 반도체 칩의 패턴에 기초하여 상기 기판 위에 상기 반도체 칩을 위치 맞춤을 하기 위한 위치 맞춤 수단을 구비하는 것을 특징으로 하는 반도체 칩 탑재 장치를 제공한다
상기 반도체 칩의 두께는 5 내지 20㎛인 것이 바람직하다.
이것에 따르면, 기판의 패턴 및 반도체 칩의 패턴을 촬영하기 위해서 반도체 칩을 투과하는 가시광이 촬영되므로, 기판 및 반도체 칩을 위치맞추고, 두 패턴이 근접하여 중첩하는 상태로 정확하게 위치 맞춤시킬 수 있다.
상기 가시광은 파장이 660 내지 760nm인 광(光)을 포함하는 것이 바람직하다. 이것에 따르면, 가시광이 더 쉽게 반도체 칩을 통과할 수 있고, 충분한 위치 정밀도를 얻을 수 있다. 파장이 660nm이하의 광은 쉽게 반도체 칩에 의해 흡수되어, 그 사이를 통과하기 어렵다. 한편, 파장이 760nm 이상의 광은 충분한 위치 정밀도를 보장할 수 없다.
상기 반도체 칩 운반 수단은 복수의 위치에서 상기 반도체 칩을 흡인 및 유지하는 것이 바람직하다. 이것에 따르면, 반도체 칩을 유지하는 힘이 복수의 위치로 분산되고, 반도체 칩 운반 수단에 의해 유지되는 반도체 칩은 형상에 있어서 왜곡되지 않는다.
상기 반도체 칩 운반 수단은 상기 유지된 반도체 칩까지 가시광이 투과되는 투명부를 갖는 것이 바람직하다. 이것에 따르면, 반도체 칩 운반 수단에 의해 차단되지 않고, 촬상 수단에 의해 상기 반도체 칩을 투과하는 가시광을 촬영할 수 있다.
본 발명의 제 2 태양에 따르면, 플립-칩 접합에 의해 기판 위에 반도체 칩을탑재하기 위한 반도체 칩 탑재 방법에 있어서, 일면으로부터 반도체 칩 운반 수단에 의해 가시광을 투과시키는 두께로 형성된 실리콘으로 이루어진 반도체 칩을 유지하여, 스테이지 위에 재치된 기판 위에 운반하는 단계, 상기 스테이지 위로부터 가시광으로 상기 기판을 직접 조사하는 단계, 상기 스테이지를 마주보는 위치에 배열된 촬상 수단에 의해 상기 반도체 칩을 투과하는 가시광을 촬영함으로써, 상기 기판 및 상기 반도체 칩에 의해 형성된 패턴을 촬영하고, 상기 패턴에 기초하여 상기 기판 위에 상기 반도체 칩을 위치 맞춤하는 단계, 및 상기 기판 위의 상기 탑재 위치에 상기 반도체 칩을 부착하는 단계를 구비하는 것을 특징으로 하는 반도체 칩 탑재 방법을 제공한다.
상기 반도체 칩의 두께는 5 내지 20㎛인 것이 바람직하다. 이것에 따르면, 기판의 패턴 및 반도체 칩의 패턴을 촬영하기 위해서 반도체 칩을 투과하는 가시광이 촬영되므로, 기판 및 반도체 칩을 위치맞추고, 두 패턴이 근접하여 중첩하는 상태로 정확하게 위치 맞춤시킬 수 있다.
상기 가시광은 파장이 660 내지 760nm인 광을 포함하는 것이 바람직하다. 이것에 따르면, 가시광이 더 쉽게 반도체 칩을 투과할 수 있고, 충분한 위치 정밀도를 얻을 수 있다.
상기 반도체 칩 운반 수단은 복수의 위치에서 상기 반도체 칩을 흡인 및 유지하는 것이 바람직하다. 이것에 따르면, 반도체 칩을 유지하는 힘이 복수의 위치로 분산되고, 반도체 칩 운반 수단에 의해 유지되는 반도체 칩은 형상에 있어서 왜곡되지 않는다.
상기 반도체 칩 운반 수단은 상기 유지된 반도체 칩까지 가시광이 투과되는 투명부를 갖고, 상기 위치 맞춤 단계는 상기 투명부를 통해 상기 반도체 칩을 가시광이 투과하고, 상기 가시광을 상기 촬상 수단에 의해 촬영하는 것이 바람직하다. 이것에 따르면, 상기 반도체 칩 운반 수단에 의해 차단되지 않고 촬상 수단에 의해 상기 반도체 칩을 투과하는 가시광을 촬영할 수 있다.
(실시예)
첨부 도면을 참조하여 본 발명의 바람직한 실시예를 아래에서 상세히 설명한다.
도 1은 제 1 실시예에 따른 반도체 칩 탑재 장치의 구성을 나타내는 도면이다. 본 실시예에 따른 반도체 칩 탑재 장치는 기판으로서 역할을 하는 패키지(P) 위에 실리콘으로 이루어진 반도체 칩(C)을 플립-칩 접합에 의해 탑재하기 위한 것이다. 도 1에 나타낸 것처럼, 본 발명에 따른 반도체 칩 탑재 장치는 패키지(P)를 유지하기 위한 스테이지(2), 스테이지(2) 위로부터 패키지(기판)(P)를 직접 조사하기 위한 가시광원(14), 가시광을 통과시키는 두께로 형성된 반도체 칩(C)을 일면으로부터 유지하고 스테이지(2) 위에 유지된 패키지(P) 위로 이것을 운반하기 위한 반도체 칩 운반 수단(4), 스테이지(2)를 마주보는 위치에 배열된 촬상 수단으로서 역할을 하는 카메라(6), 및 CPU와 함께 설치되는 제어기(12)로 제공된다.
스테이지(2)는 상면에 패키지(P)를 재치하기 위한 재치면을 갖도록 형성된다. 도시하지 않은 핀 등은 재치면 위에 패키지(P)를 부착시키고, 패키지(P)를 유지하기 위해 사용된다. 스테이지(2)는 제어기(12)에 의해 제어되는구동 장치(8)에 의해 재치면에 의해 형성되는 면내에서 자유롭게 이동가능하게 설치된다.
반도체 칩 운반 수단(4)은 가시광을 통과시키는 두께로 형성된 반도체 칩(C)을 흡인하여 유지하는 홀더(4a), 홀더(4a)로부터 연장하고 내부에 반도체 칩(C)을 흡인하기 위한 공기가 통하는 캐비티(cavity)로 형성된 암(arm)(4b), 암(4b)을 통해서 홀더(4a)에 의해 유지되는 반도체 칩(C)을 이동시키기 위한 구동 장치(4c), 및 암(4b) 내의 공기를 흡인하기 위한 흡인 장치(4d)로 이루어진다. 구동 장치(4c) 및 흡인 장치(4d)는 제어기(12)에 의해 제어된다.
홀더(4a)는 구동 장치(4c)에 의해 암(4b)을 통해 이동되며, 홀더(4a)는 스테이지(2) 위에 배치하기 전에 반도체 칩(C)이 재치되는 트레이(10) 내부로부터 스테이지(2) 위에 재치되는 패키지(P)의 반도체 칩 탑재 영역(Pa) 위를 걸쳐 구동 장치에 의해 이동가능하게 설치된다. 트레이(10)의 외주(外周)에는 재치된 반도체 칩이 날려가지 않도록 차폐하기 위한 벽(10a)으로 형성되어 있는 것에 주목해야 한다.
반도체 칩(C)을 유지하기 위한 홀더(4a)의 면(4aa)(저면)을 도 2에서 나타내고 있다. 홀더(4a)의 유지면(4aa)은 실질적으로 전체면에 걸쳐 복수의 홀(4ab)로 형성된다. 도 3(홀더(4a)의 선(A)를 따른 측단면도)에 나타낸 것처럼, 홀(4ab)은 암(4b) 내의 캐비티와 연통한다. 따라서, 암(4b) 내부의 공기를 뽑아내는 흡인 장치(4d)에 의해 공기는 홀(4ab)로부터 내부로 흡인된다. 전체면에 걸쳐 복수의 위치에서 반도체 칩(C)의 일면을 흡인하고, 그것을 유지면(4aa)에 부착되도록 함으로써 반도체 칩(C)을 유지할 수 있다. 홀더(4a)는 이와 같은 형태에 한정되는 것이 아니다. 예를 들어, 다공질 세라믹 기판 등 다공질체로부터 형성하고, 다공질체의 상면으로부터 공기를 흡인하여 그 홀(孔)내를 음의 압력으로 만듦으로써 반도체 칩(C)을 다공질체의 저면에 부착하고 유지하도록 할 수 있다.
또한, 도 2 및 도 4에 나타낸 것처럼, 반도체 칩 운반 수단(4)의 홀더(4a)는 유지된 반도체 칩(C)까지 가시광이 통과하도록 유리 등으로 이루어진 복수의 투명부(4e)로 설치된다. 투명부(4e)는 홀더(4a)에 유지된 반도체 칩(C)을 통과해서 카메라(6)까지 가시광이 도달하도록 하는 것이다.
도 5는 본 발명의 반도체 칩 탑재 장치에 의해 패키지(P)에 부착된 반도체 칩(C)의 패키지(P)와의 결합면으로부터 본 평면 설명도이다. 반도체 칩(C)의 접합면은 패키지(P)의 반도체 칩 탑재 영역(Pa)에 반도체 칩(C)을 부착하기 위한 땜납 등으로 이루어진 범프(Cb)로 형성된다. 또한, 결합면은 패키지(P) 위에 반도체 칩(C)의 탑재 위치의 위치맞춤을 위해 사용되는 패턴으로 역할을 하는 십자 모양의 마킹 패턴(Ca)으로 형성된다. 반도체 칩(C)은 홀더(4a)에 의해 유지되는 경우, 마킹 패턴(Ca)은 투명부(4e) 위에 위치가 맞춰져 배열된다. 한편, 도 1에 나타낸 것처럼, 패키지(P)의 반도체 칩 탑재 영역(Pa)은 반도체 칩(C)의 범프(Cb)가 접속되는 패드(Pc)로 형성된다. 또한, 반도체 칩(C)의 마킹 패턴(Ca)과 매칭하여 반도체 칩의 탑재 위치의 위치 맞춤을 위한 패턴으로서 역할을 하는 십자 모양의 마킹 패턴(Pb)으로 형성된다.
마킹 패턴(Ca)은 접합면 위가 아니라, 반도체 칩(C)의 배선 패턴이 형성된반대면에 형성되어도 된다. 또한, 마킹 패턴(Ca 및 Pb)는 십자 모양에 한정되지 않고, 위치 맞춤을 위해 사용될 수 있는 어떠한 모양이어도 된다. 또한, 마킹 패턴(Ca 및 Pb)은 인쇄에 의해 형성해도 되고, 또는 반도체 칩(C) 및 패키지(P) 위에 형성된 배선 패턴의 일부가 십자 모양으로 형성되어 마킹 패턴(Ca 및 Pb)으로서 사용되어도 된다. 또한, 반도체 칩(C) 및 패키지(P) 위에 형성되는 배선 패턴, 범프(Cb), 및 패드(Pb)는 또한 위치 맞춤을 위한 패턴으로 사용될 수 있다.
다음으로, 본 실시예에 따른 반도체 칩 탑재 장치가 반도체 칩(C)을 패키지(P) 위에 탑재할 때의 일련의 동작을 도 1을 사용하여 설명한다. 먼저, 작업의 준비로, 작업자는 트레이(10) 내에 패키지(P) 위에 탑재하기 위한 복수의 반도체 칩(C)을 저장한다. 다음으로, 탑재 동작의 흐름을 설명한다. 먼저, 작업자는 반도체 칩 탑재 영역(Pa)이 상면에 노출되고 도시하지 않은 핀 등에 의해 스테이지(2)에 부착되도록, 스테이지(2)의 재치면 위에 패키지(P)를 재치한다. 다음으로, 작업자는 제어기(12)의 입력 수단을 조작하여 반도체 칩(C)의 부착을 선택한다. 여기까지의 작업은 탑재 장치에 의해 자동화될 수 있다.
(운반 공정)
제어기(12)는 구동 장치(4c)를 제어하여 홀더(4a)를 트레이(10) 내의 반도체 칩(C) 위로 이동하게 한다. 다음으로, 제어기(12)는 반도체 칩(C)을 흡인하기 위해 흡인 장치(4d)를 제어하여 유지면(4aa)에 그것을 유지한다. 다음으로, 제어기(12)는 구동 장치(4c)를 제어하여 패키지(P)의 반도체 칩 탑재 영역(Pa) 위로 반도체 칩(C)을 이동시키고, 또 하강시켜서 반도체 칩 탑재 영역(Pa)에 근접시킨다.
(위치 맞춤 수단 및 위치 맞춤 공정)
이 때, 반도체 칩(C)은 가시광을 투과시키는 두께로 형성되고, 따라서 카메라(6)는 반도체 칩(C) 및 투명부(4e)를 통해서 마킹 패턴(Pb 및 Ca)를 촬영한다. 다음으로, 제어기(12)는 카메라에 의해 촬영된 십자 모양의 마킹 패턴(Pb 및 Ca)의 화상을 분석하여 패키지(P) 및 반도체 칩(C) 사이의 상대적 위치 관계를 분석한다. 제어기(12)는 이와 같은 위치 관계를 기초로 구동 장치(8) 또는 구동 장치(4c)를 구동하여, 패키지(P) 또는 반도체 칩(C)을 구동하고 패키지(P) 위에 반도체 칩(C)을 위치시킨다.
위치 맞춤이 종료된 후, 제어기(12)는 구동 장치(4c)에 의해 약간 반도체 칩(C)을 내려서 반도체 칩 탑재 영역(Pa)과 접촉하도록 한 다음, 반도체 칩 탑재 영역(Pa) 위에 반도체 칩(C)을 재치하기 위해 흡인 장치(4d)의 동작을 정지시킨다. 다음으로, 제어기(12)는 홀더(4a)를 패키지(P)로부터 멀리 이동시킨다.
(반도체 칩 부착 수단 및 부착 공정)
다음으로, 도시하지 않은 반도체 칩 부착 수단으로서 사용되는 가열 수단, 예를 들어 본더(bonder)는 반도체 칩(C)을 가열하여 범프(C)를 용융하고(땜납 리플로우), 범프(Cb) 및 패드(Pc)를 접합하고, 이것에 의해 반도체 칩(C)을 패키지(P)에 부착시키기 위해 사용된다. 홀더(4a) 및 가열 수단(본더)를 일체적으로 형성하고, 반도체 칩 탑재 영역(Pa) 위에 반도체 칩(C)을 배치하고, 그 다음 홀더(4a)를 반도체 칩(C)으로부터 멀리 이동시키지 않고 가열 수단을 가열시켜 범프(Cb)를 용융시키고, 패키지(P)에 반도체 칩(C)을 부착시키도록 홀더(4a)에 가열 수단으로서 히터를 결합하는 것도 가능하다. 또한, 반도체 칩 부착 수단은 상기 본더에 한정되지 않는다. 패키지(P)를 가열로를 통해 통과시키는 수단을 채택하는 것도 가능하다.
본 실시예의 반도체 칩 탑재 장치 및 탑재 방법에 따르면, 반도체 칩 탑재 영역(Pa)과 반도체 칩을 서로 근접시킴으로써, 패키지(P)의 반도체 칩 탑재 영역의 마킹 패턴(Pb)과 반도체 칩(C)의 마킹 패턴(Ca)을 동시에 카메라(6)로 촬영하기 위해서 반도체 칩(C)을 통해 통과한 가시광이 촬영되고, 그리고 나서 마킹 패턴(Pb) 및 마킹 패턴(Ca)은 직접 위치 맞춤을 위해 중첩된다. 따라서, 종래의 탑재 방법에서와 같이 미러(86)의 각도의 정밀도에 좌우되지 않고도 칩을 정확하게 위치조정할 수 있게 된다. 또한, 위치 맞춤 후 반도체 칩(C)의 이동 거리는 극히 짧게 되므로, 기계적 정밀도로 인한 위치 맞춤의 편차를 작게 유지할 수 있다.
또한, 반도체 칩(C) 및 패키지(P) 사이에 미러(86)를 넣고, 각도를 변경하고, 그것을 꺼내는 공정이 없기 때문에, 반도체 칩을 빨리 탑재할 수 있고, 양호한 탑재 효율을 얻을 수 있다. 또한, 미러(86)가 불필요하게 되어, 반도체 칩 탑재 장치를 저가로 얻을 수 있다.
또한, 반도체 칩 운반 수단의 홀더(4a)는 유지면(4aa)을 유지하기 위해 유지면(4aa)의 실질적으로 전체면에 걸쳐 배열된 홀(4ab, 4ab, …)의 복수 위치에서 반도체 칩(C)을 흡인한다. 가시광을 투과시키는 아주 작은 두께로 형성된 반도체 칩(C)을 하나의 위치에서 도 7에 나타낸 종래 홀더(80)에 의해 흡인하고 들어올리면, 반도체 칩(C)은 왜곡되어 정확한 위치맞춤을 하는 것이 불가능하게 되고, 반도체 칩(C)이 파손되어 버리게 된다. 한편, 본 발명의 반도체 칩 운반 수단(4)에 따르면, 반도체 칩(C)은 복수의 위치에서 흡인, 유지되어, 유지력이 복수의 위치로 분산되고, 그 형상을 거의 왜곡시키지 않고 유지면(4aa)에서 반도체 칩(C)을 유지할 수 있다.
그러나, 반도체 칩(C)이 반도체 칩 운반 수단(4)에 의해 반도체 칩(C)의 실질적으로 전체면에 걸쳐 복수의 위치에서 유지되면, 반도체 칩(C)을 투과하는 가시광은 반도체 칩 운반 수단(4)(홀더(4a))에 의해 차단되고, 카메라(6)에 의해 그것이 촬영할 수 없다는 새로운 문제가 발생한다. 그러나, 본 실시예에 따른 반도체 칩 탑재 장치에서, 유지된 반도체 칩(C)까지 가시광을 투과시키기 위해 투명부(4e)를 갖는 반도체 칩 운반 수단(4)(홀더(4a))을 제공함으로써, 반도체 칩(C)을 투과시키는 가시광은 카메라(6)에 의해 촬영될 수 있고, 이 문제는 해결될 수 있다. 반도체 칩(C)의 일면의 거의 전면을 유지할 필요는 없다. 그 일면의 일부를 반도체 칩 운반 수단(홀더)로부터 유지를 위해 노출시킬 수 있는 경우 투명부는 반드시 설치할 필요는 없다.
다음으로, 실리콘으로 이루어진 반도체 칩(C)의 두께와 가시광의 투과율 사이의 관계는 도 6을 사용하여 설명한다. 도 6은 실리콘의 두께와 660nm, 720nm, 및 760nm의 파장을 갖는 가시광과 투과율 사이의 관계를 나타내는 그래프이다. 본 실시예에 따른 반도체 칩 탑재 장치 및 탑재 방법에 있어서, 파장과 반도체 칩(C)의 두께는 약 0.1%의 투과율을 부여하도록 설정하는 것이 바람직하다. 또한, 가시광의 파장의 상한으로서, 약 830nm의 가시광 또는 적외선광을 사용할 수 있다. 또한, 파장을 더 길게 해서 투과율을 더 높일 수 있다. 그러나, 파장을 더 길게 하면 할수록, 해상도 및 위치맞춤의 정밀도가 더 낮아지므로, 위치 맞춤의 정밀도를 유지하기 위해서, 760nm이하 파장의 가시광이 바람직하고, 약 660nm를 사용하는 것이 더욱 바람직하다. 또한, 660nm의 파장에서 적어도 0.1%의 투과율을 확보하기 위해서, 반도체 칩(C)의 두께는 20㎛ 이하로 만드는 것이 바람직하다.
마킹 패턴(Ca 및 Pb)이 용이하게 카메라(6)에 의해 촬영되도록 하기 위해, 마킹 패턴(Ca 및 Pb)을 조사하기 위한 가시광을 발사하는 발광체(14)를 제공하는 것이 바람직하다. 발광체(14)는 예를 들어 카메라(6)와 인접하여 설치되거나, 카메라(6)의 렌즈 주위에 설치되거나, 또는 마킹 패턴(Ca 및 Pb)을 조사하는 위치에 설치된다.
또한, 본 실시예에서, 반도체 칩(C)은 범프(Cb)로 형성되고, 패키지(P)(기판)는 패드(Pc)로 형성되지만, 반도체 칩(C)측에 패드를 형성하고, 범프를 패키지(P)(기판)측에 형성하여, 반도체 칩(C)을 패키지에 부착하기 위해 패키지(P)의 범프를 리플로우할 수 있다.
본 발명은 설명을 위해 선택한 구체적인 실시예를 참고하여 설명했지만, 본 발명의 기본 개념 및 범위를 일탈하지 않고 당업자는 다양한 변형을 가할 수 있다.
본 발명의 반도체 칩 탑재 장치 및 탑재 방법에 따르면, 패키지 위에 반도체 칩을 탑재할 때 위치 맞춤의 정밀도를 양호하게 하고, 탑재 효율도 양호하게 하며,비용도 절감하는 효과를 갖는다.

Claims (12)

  1. 플립-칩(flip-chip) 접합에 의해 기판 위에 반도체 칩을 탑재하기 위한 반도체 칩 탑재 장치에 있어서,
    상기 기판이 재치되는 스테이지,
    상기 스테이지 위로부터 상기 기판을 직접 조사하기 위한 가시광원,
    가시광이 투과할 수 있는 두께로 형성된 실리콘으로 이루어진 상기 반도체 칩을 일면으로부터 유지(holding)하여, 상기 스테이지 위에 재치된 상기 기판 위에 운반하는 반도체 칩 운반 수단,
    상기 스테이지 위에 재치된 상기 기판 및 상기 반도체 칩 위에 형성된 패턴을 촬영하기 위해서, 상기 스테이지를 마주보는 위치에 배열되고, 상기 반도체 칩 운반 수단에 의해 유지된 상기 반도체 칩을 투과하는 가시광을 촬영하는 촬상 수단, 및
    상기 촬상 수단에 의해 촬영된 상기 기판 및 상기 반도체 칩의 패턴에 기초하여 상기 기판 위에 상기 반도체 칩을 위치 맞춤을 하기 위한 위치 맞춤 수단을
    구비하는 것을 특징으로 하는 반도체 칩 탑재 장치.
  2. 제 1 항에 있어서,
    상기 반도체 칩의 두께는 5 내지 20㎛인 것을 특징으로 하는 반도체 칩 탑재 장치.
  3. 제 1 항에 있어서,
    상기 가시광은 파장이 660 내지 760nm인 광(光)을 포함하는 것을 특징으로 하는 반도체 칩 탑재 장치.
  4. 제 1 항에 있어서,
    상기 반도체 칩 운반 수단은 복수의 위치에서 상기 반도체 칩을 흡인 및 유지하는 것을 특징으로 하는 반도체 칩 탑재 장치.
  5. 제 4 항에 있어서,
    상기 반도체 칩 운반 수단에는 적어도 하나의 투명부가 설치되고, 상기 반도체 칩 운반 수단은 상기 투명부 이외의 전체면에서 상기 반도체 칩을 흡인 및 유지하는 것을 특징으로 하는 반도체 칩 탑재 장치.
  6. 제 1 항에 있어서,
    상기 반도체 칩 운반 수단은 상기 유지된 반도체 칩까지 가시광이 투과되는 투명부를 갖는 것을 특징으로 하는 반도체 칩 탑재 장치.
  7. 플립-칩 접합에 의해 기판 위에 반도체 칩을 탑재하기 위한 반도체 칩 탑재 방법에 있어서,
    일면으로부터 반도체 칩 운반 수단에 의해 가시광을 투과시키는 두께로 형성된 실리콘으로 이루어진 반도체 칩을 유지하여, 스테이지 위에 재치된 기판 위에 운반하는 단계,
    상기 스테이지 위로부터 가시광으로 상기 기판을 직접 조사하는 단계,
    상기 스테이지를 마주보는 위치에 배열된 촬상 수단에 의해 상기 반도체 칩을 투과하는 가시광을 촬영함으로써, 상기 기판 및 상기 반도체 칩에 의해 형성된 패턴을 촬영하고, 상기 패턴에 기초하여 상기 기판 위에 상기 반도체 칩을 위치 맞춤하는 단계, 및
    상기 기판 위의 상기 탑재 위치에 상기 반도체 칩을 부착하는 단계를
    구비하는 것을 특징으로 하는 반도체 칩 탑재 방법.
  8. 제 7 항에 있어서,
    상기 반도체 칩의 두께는 5 내지 20㎛인 것을 특징으로 하는 반도체 칩 탑재 방법.
  9. 제 7 항에 있어서,
    상기 가시광은 파장이 660 내지 760nm인 광을 포함하는 것을 특징으로 하는 반도체 칩 탑재 방법.
  10. 제 7 항에 있어서,
    상기 반도체 칩 운반 수단은 복수의 위치에서 상기 반도체 칩을 흡인 및 유지하는 것을 특징으로 하는 반도체 칩 탑재 방법.
  11. 제 10 항에 있어서,
    상기 반도체 칩 운반 수단에는 적어도 하나의 투명부가 설치되고, 상기 반도체 칩 운반 수단은 상기 투명부 이외의 전체면에서 상기 반도체 칩을 흡인 및 유지하는 것을 특징으로 하는 반도체 칩 탑재 방법.
  12. 제 7 항에 있어서,
    상기 반도체 칩 운반 수단은 상기 유지된 반도체 칩까지 투과하는 가시광이 투과되는 투명부를 갖고,
    상기 위치 맞춤 단계는 상기 투명부를 통해 상기 반도체 칩을 가시광이 투과하고, 상기 가시광을 상기 촬상 수단에 의해 촬영하는 것을 특징으로 하는 반도체 칩 탑재 방법.
KR1020030043484A 2002-07-01 2003-06-30 반도체 칩 탑재 장치 및 탑재 방법 KR20040004084A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002192170A JP2004039736A (ja) 2002-07-01 2002-07-01 半導体チップの搭載装置および搭載方法
JPJP-P-2002-00192170 2002-07-01

Publications (1)

Publication Number Publication Date
KR20040004084A true KR20040004084A (ko) 2004-01-13

Family

ID=29720232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043484A KR20040004084A (ko) 2002-07-01 2003-06-30 반도체 칩 탑재 장치 및 탑재 방법

Country Status (7)

Country Link
US (1) US20040001140A1 (ko)
EP (1) EP1378932B1 (ko)
JP (1) JP2004039736A (ko)
KR (1) KR20040004084A (ko)
CN (1) CN1472785A (ko)
DE (1) DE60312929T2 (ko)
TW (1) TW200405398A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102272618B1 (ko) * 2020-01-03 2021-07-05 주식회사 제이스텍 디스플레이 패널과 cof의 수직 정렬 및 접합장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604098B1 (ko) * 2005-04-20 2006-07-24 한미반도체 주식회사 반도체 패키지 픽업장치
DE102007015579B4 (de) * 2007-03-28 2009-04-09 Siemens Ag Vorrichtung zum Entfernen von Lotresten und Verfahren zu deren Betrieb
JP2009147068A (ja) * 2007-12-13 2009-07-02 Oki Semiconductor Co Ltd 半導体装置の製造方法及び製造装置
DE102011079407A1 (de) * 2011-07-19 2013-01-24 Siemens Aktiengesellschaft Träger mit einer mit flüssigem Lot benetzbaren Testfläche sowie Verfahren zu dessen Anwendung
KR101603536B1 (ko) * 2012-12-21 2016-03-15 가부시키가이샤 신가와 플립 칩 본더 및 본딩 스테이지의 평탄도 및 변형량 보정 방법
JP6849468B2 (ja) * 2017-02-13 2021-03-24 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10297611B1 (en) 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259539A (ja) * 1985-05-14 1986-11-17 Nec Corp 半導体装置の製造装置
US4911543A (en) * 1988-05-31 1990-03-27 Hodgson R W Microscope viewing apparatus for viewing a specimen image and an optical overlay pattern image in a comparison manner
US5627913A (en) * 1990-08-27 1997-05-06 Sierra Research And Technology, Inc. Placement system using a split imaging system coaxially coupled to a component pickup means
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5702049A (en) * 1995-06-07 1997-12-30 West Bond Inc. Angled wire bonding tool and alignment method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102272618B1 (ko) * 2020-01-03 2021-07-05 주식회사 제이스텍 디스플레이 패널과 cof의 수직 정렬 및 접합장치

Also Published As

Publication number Publication date
JP2004039736A (ja) 2004-02-05
DE60312929T2 (de) 2007-09-06
US20040001140A1 (en) 2004-01-01
DE60312929D1 (de) 2007-05-16
EP1378932B1 (en) 2007-04-04
EP1378932A3 (en) 2005-01-26
EP1378932A2 (en) 2004-01-07
CN1472785A (zh) 2004-02-04
TW200405398A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
JP4840862B2 (ja) 実装装置のチップ供給方法、及びその実装装置
JP5558073B2 (ja) ボンディング装置
KR20040004084A (ko) 반도체 칩 탑재 장치 및 탑재 방법
TW202305999A (zh) 晶片搬送裝置及黏晶機
TWI741256B (zh) 黏晶裝置及半導體裝置的製造方法
JP2000150970A (ja) 発光素子のボンディング方法および装置
JP2009200203A (ja) ダイボンディング装置及びダイボンディング方法
KR101273545B1 (ko) 모바일 기기용 카메라 하우징 조립 장치
JP3189268B2 (ja) 部品実装装置
TWI717750B (zh) 用於覆晶雷射接合之系統
WO2020261892A1 (ja) 電子部品実装構造、その実装方法、ｌｅｄ表示パネル及びｌｅｄチップ実装方法
WO2013150709A1 (ja) 部品実装方法及び部品実装装置
JPH08162502A (ja) 電子部品実装装置
KR20200131200A (ko) 레이저 디본딩 장치의 레이저 헤드 모듈
JP5372366B2 (ja) 実装方法および実装装置
JPH0818164A (ja) 発光デバイスの組立装置
JP3778676B2 (ja) 部品搭載装置
TWI765549B (zh) 電子零件的安裝裝置
JP4102990B2 (ja) ボンディング方法とその装置
JP2757037B2 (ja) ボンディング装置
JP2811930B2 (ja) 電子部品実装装置および電子部品実装方法
JPH01286387A (ja) 電子部品のリプレース方法
JP6928786B2 (ja) 部品搭載装置および実装基板の製造方法
JPH0969540A (ja) チップ画像認識装置
JPH10308431A (ja) 半導体素子搭載装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid