KR20030093696A - 반도체 메모리의 셀파워 퓨즈 회로 - Google Patents

반도체 메모리의 셀파워 퓨즈 회로 Download PDF

Info

Publication number
KR20030093696A
KR20030093696A KR1020020031508A KR20020031508A KR20030093696A KR 20030093696 A KR20030093696 A KR 20030093696A KR 1020020031508 A KR1020020031508 A KR 1020020031508A KR 20020031508 A KR20020031508 A KR 20020031508A KR 20030093696 A KR20030093696 A KR 20030093696A
Authority
KR
South Korea
Prior art keywords
cell
cell power
power fuse
row
memory cell
Prior art date
Application number
KR1020020031508A
Other languages
English (en)
Inventor
김동욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020031508A priority Critical patent/KR20030093696A/ko
Publication of KR20030093696A publication Critical patent/KR20030093696A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

셀파워 퓨즈 회로의 수를 감소시켜 셀 레이아웃 면적을 감소시킬 수 있는 반도체 메모리의 셀파워 퓨즈 회로에 관한 배치구조가 개시된다. 본 발명에 따라, 리던던시 메모리 셀부와 셀파워 어레이부를 노말 메모리 셀부에 대하여 구별되게 배치하고, 행을 기준으로 상기 셀 파워 퓨즈 어레이부는 단일로 배치하며, 상기 노말 메모리 셀부와 상기 셀 파워 퓨즈 어레이부의 연결을 텅스텐의 저항 보다는 저저항을 갖는 금속 파워라인으로 연결한 것을 특징으로 한다.

Description

반도체 메모리의 셀파워 퓨즈 회로{cell power fuse circuit in semiconductor memory}
본 발명은 반도체 메모리에 관한 것으로, 특히 페일 구제와 관련있는 반도체 메모리의 셀파워 퓨즈 회로에 관한 것이다.
통상적으로, 반도체 메모리 소자의 고집적화로 인한 소형화가 이루어지면서 생산성 향상이 가능해졌으나 디펙트, 파티클등 외부 환경에 의한 수율 감소가 큰 문제로 제기되고 있다. 상기 반도체 메모리 소자는 셀 어레이를 포함하는 코어 회로와 페리 회로로 통상적으로 구성되어 있는데 메모리의 고용량화 추세에 따라 셀 어레이가 전체 칩 사이즈에서 차지하는 비중이 점점 증가 함으로써 셀 어레이 내부의 불량이 주요 수율 감소원이 되고 있다.
이러한 문제를 해결하기 위해 페일된 셀을 여분의 셀로 대치하는 방법이 있는데 이는 스탠바이 전류 불량 셀의 경우 셀에 공급되는 전원을 오픈시켜 양질의 셀로 대체하는 방법을 사용하는 것이다. 현재 SRAM(static random access memory)등과 같은 반도체 메모리 셀 어레이 주변에는 셀 하나 단위의 로우 방향으로 셀 파워 퓨즈 회로가 각각 배치되어 있다. 상기 셀 파워 퓨즈 회로는 위에서 기술한 바와 같이 불량 셀이 발생했을 경우 셀에 공급되는 전원을 끊어주는 역할을 한다. 이러한 셀 어레이 주변의 셀 파워 퓨즈 회로의 경우 대개 블럭 단위로 즉, 블럭 하나 혹은 두블럭당 한개씩 배치되어 있다. 이러한 것 중 일반적인 구조를 도 1에 도시하였다.
도 1은 일반적으로 사용되는 반도체 메모리 칩 내에서의 종래의 셀 파워 퓨즈 회로구조를 나타내고 있다. 8개의 블럭(110)으로 구성된 셀 어레이를 포함하는 매트(100)내에는 블럭단위로 하나의 로우(행)마다 셀 파워 퓨즈가 배치 되어 있다. 도 1의 경우 하나의 블럭(110)에 각각의 로우마다 셀 파워 퓨즈가 하나씩 배열되어 있는 데, 이 경우에 상기 메모리 셀 어레이는 노말 메인 로우 디코더(200)를 중심으로 상기 블럭의 갯수 만큼 혹은 블럭 두개당 하나의 셀 파워 퓨즈 어레이(120)를 포함 하고 있다. 로우 어드레스 버퍼 (500)는 노말 로우 프리디코더(300)를 통해 노말 메인 로우 디코더(200)와 연결된다. 상기 메인 로우 디코더(200)는 또한 각각 섹션 로우 디코더로 나누어져 연결된다. 상기의 메인 로우 디코더(200)의 출력은 메인 워드 라인(150)에 연결되고, 상기 메인 워드 라인(150)은 여러 블럭을 포함하는 셀 어레이로 지나가게 된다. 상기 메인 워드라인(150)은 하나의 메인 워드라인에 4개씩의 섹션 워드라인이 로우 방향으로 셀 하나하나를 담당한다. 상기의 셀 파워 퓨즈는 메인 워드라인을 따라서 하나의 블럭 혹은 두개의 블럭에 하나씩 셀 어레이에 배치되어 있다. 이때 셀 파워 퓨즈와 셀 어레이에 연결되는 파워 라인(130)은 저항이 큰 텅스텐으로 형성되어 있다.
상기한 도 1의 구조에서, 메모리 셀 어레이 내의 노말 셀(160)의 결함에 기인하여 그에 대응 되는 리던던시 로우로 대체되는 과정과 이에 따른 셀 파워 퓨즈의 동작은 다음과 같다. 로우 리페어시 상기의 해당 로우 어드레스 버퍼(500)로부터 리던던시 로우 프리디코더(600)으로 신호 RXP가 전달되고, 이는 또한 리던던시 메인 워드 라인으로 전달되고 리던던시 로우 셀(170)이 리페어 되어져야 할 셀 어레이로 대체 되어진다. 노말 메모리 셀 (160)내의 결함 셀을 지정하는 로우 어드레스가 상기 로우 어드레스 버퍼(500)로 입력되는 경우에는 리던던시 로우 프리 디코더(600)는 내부에 구비된 퓨즈의 커팅에 의한 프로그램에 의해 결함있는 노말 셀의 로우를 디스에이블 하고 그에 대응되는 리던던시 셀의 로우를 인에이블하기 위한 신호 R-EN, N-DIS를 출력한다. 상기 퓨즈의 커팅은 상기 메모리의 웨이퍼 상태에서 레이저를 퓨즈에 조사하는 것에 의해 수행될 수 있다. 상기 노말 디스에이블 신호 N-DIS가 상기 노말 로우 프리 디코더(300)를 통해 상기 노말 메인 로우 디코더(200)에 인가되며, 상기 노말 메인 로우 디코더(200)는 이에 응답하여 해당 노말 로우(160)를 디스에이블 시킨다. 이에 따라 결함있는 노말 셀의 행은 메모리의 리드 또는 라이트시 동작불능의 상태에 놓여진다. 한편, 상기 리던던시 인에이블 신호 R-EN는 상기 리던던시 로우 프리 디코더 (600)를 통해 리던던시 메인로우 디코더(400)에 인가된다. 이에 따라 리던던시 셀의 로우가 인에이블 되어 결국 결함있는 노말 셀이 여분의 리던던시 셀의 행으로 대체되는 것이다. 이 결함이 있는 노말 셀의 선택은 리던던시 로우 프리 디코더내의 퓨즈 정보에 의해 결정되는데, 이는 셀 파워 퓨즈의 커팅 정보와 매칭된다. 즉, 셀 어레이내에 결함이 발생한 셀이 속해 있는 행에 대해서 리던던시 로우 프리 디코더내의 퓨즈 정보에 따라 상기 행에 속한 블럭마다 하나씩 존재하는 셀 파워 퓨즈 전체를 레이저로 커팅해야만 한다.
이러한 동작에 의해 상기 퓨즈가 포함된 메모리 셀 블럭의 면적증가가 불가피하게 발생되므로, 그에 따른 칩의 사이즈의 증가가 있게 된다. 따라서, 이는 결국 코스트 증가의 문제점을 초래하는 요인이 된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결할 수 있는 반도체 메모리를 제공함에 있다.
본 발명의 다른 목적은 셀 파워 퓨즈를 채용하는 반도체 메모리에서 페일 셀을 구제하는 셀 파워 퓨즈회로의 수를 감소시킬 수 있는 반도메 메모리를 제공함에 있다.
본 발명의 또 다른 목적은 셀파워 퓨즈 회로의 수를 감소시켜 셀 레이아웃 면적을 감소시킬 수 있는 반도체 메모리의 셀파워 퓨즈 회로를 제공함에 있다.
본 발명의 또 다른 목적은 셀 파워 퓨즈의 효율적 사용과 배치를 통해 칩 사이즈를 줄일 수 있는 반도체 메모리의 셀파워 퓨즈 회로를 제공함에 있다.
상기한 목적들의 일부를 달성하기 위한 본 발명에 따라, 반도체 메모리의 셀파워 퓨즈 회로는, 리던던시 메모리 셀부와 셀파워 어레이부를 노말 메모리 셀부에 대하여 구별되게 배치하고, 행을 기준으로 상기 셀 파워 퓨즈 어레이부는 단일로 배치하며, 상기 노말 메모리 셀부와 상기 셀 파워 퓨즈 어레이부의 연결을 텅스텐의 저항 보다는 저저항을 갖는 금속 파워라인으로 연결한 것을 특징으로 한다.
상기한 구성에 따르면, 셀파워 퓨즈 회로의 수를 감소시켜 셀 레이아웃 면적을 감소시킬 수 있는 이점이 있다.
도 1은 종래의 셀 파워 퓨즈 회로구조도
도 2는 본 발명에 따른 반도체 메모리의 셀파워 퓨즈 회로의 구조도
도 3 및 도 4는 도 2의 셀 파워 퓨즈 블록의 연결을 보인 세부적 회로도
이하에서는 본 발명의 철저한 이해를 제공하기 위해 반도체 메모리의 셀파워 퓨즈 회로에 대한 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다. 비록 다른 도면에 표시되어 있더라도 동일 내지 유사한 기능을 가지는 구성요소들은 동일 내지 유사한 참조부호로서 나타나 있다.
본 발명에 따른 회로 구성은 제2도와 같이 나타나고, 그에 따른 실시예의 구성은 셀파워 퓨즈 회로의 구체도를 나타내는 도 3 및 도 4로 되어 있다. 상기 도 2에는 이해의 편의를 제공하기 위해 도 1에 나타난 참조부호와 동일 또는 유사한 부분에 대한 것은 동일 참조부호로서 제공되고 있다.
도 1과 도 2를 참조하면 매트(100)내의 셀 파워 퓨즈 어레이(120) 회로의 블록도가 비교되어 나타나 있다. 여기서, 도 1에는 하나 또는 두 블럭마다 셀 파워퓨즈 어레이가 배치되어 있는 반면, 도 2에서는 행을 기준으로 볼 경우에 오직 하나의 셀 파워 퓨즈 어레이(120)만 존재한다는 것이 가장 특이한 부분이다.
도 2를 참조하면, 8개의 블럭(110)으로 구성된 셀 어레이를 포함하는 매트(100)가 보여진다. 행마다 배치된 리던던시 로우 메모리 셀들(170)에 연결된 리던던시 메인 로우 디코더(400)와, 상기 리던던시 메인 로우 디코더(400)에 연결된 리던던시 로우 프리 디코더(600)가 회로영역에 배치된다. 상기 노말 메모리 셀들에 연결된 노말 메인 로우 디코더(200)와 셀 파워 퓨즈 어레이(120)들은 파워 라인을 통해 연결되며, 리던던시 로우 메모리 셀(170)을 제어하는 리던던시 로우 프리 디코더(600)는 결함난 셀의 어드레스에 따른 내부 프로그램을 위해 트랜지스터 소자 및 퓨즈를 포함한다. 상기 노말 메인 로우 디코더(200) 및 리던던시 메인 로우 디코더(400)에는 각각 노말 섹션 로우 디코더와 리던던시 섹션 로우 디코더가 연결된다.
상기 도 2에서, 메모리 셀 어레이는 노말 메모리 셀부(160) 및 리던던시 메모리 셀부(170)로 구분되어 있으며, 노말 메모리 셀부(160)는 노말 섹션로우 디코더에 네개의 셀 단위로 즉, 4비트에 대응되어 구성되고, 여기에 하나의 메인 워드라인이 대응된다. 상기 리던던시 메모리 셀부(170)와 셀 파워 퓨즈 어레이부(120)는 상기 노말 메모리 셀부(160)와 회로상에서 구분 배치 되어 있다. 상기 노말 메모리 셀부(160)와 셀파워 퓨즈 어레이부(120)는 저저항의 금속 파워라인 예컨대 알루미늄 파워라인(140)으로 연결된다. 도 2에서, 노말 메모리 셀부(160)에 결함 발생시, 결함 발생된 행의 셀 파워 퓨즈 커팅을 하는 동작원리는 상기 종래의 기술의경우와 동일하나, 본 발명의 경우에는, 저항이 비교적 큰 텅스텐 메탈 라인(130)으로 연결된 메모리 셀부의 블럭마다 존재해 있던 셀 파워 퓨즈 모두를 수용하던 종래의 방법으로부터 탈피하여, 결함난 하나의 행에 대하여 셀 파워 퓨즈 하나만을 수용하고 노말 셀부와의 연결을 상대적으로 저항이 작은 알루미늄 메탈 라인(140)으로 연결함으로써, 종래에 셀 파워 퓨즈 어레이가 차지하고 있던 면적을 대폭적으로 줄이는 것이다. 이에 따라, 결함난 행이 발생한 경우 종래에는 하나의 블럭 혹은 두 블럭마다 존재하는 다수의 셀 파워 퓨즈를 모두 커팅하였지만, 본 발명에서는 단지 하나의 퓨즈 만을 프로그래밍 함으로써 레이저 조사시 발생할 수 있는 오류도 그만큼 줄일 수 있게 된다.
도 2, 도 3, 및 도 4를 참조하여, 메모리 셀 어레이 내에서 리던던시 로우셀을 가지는 경우에 결함구제의 예를 설명한다. 상기 도 2내의 노말 메모리 셀내에 결함 셀이 있다고 가정하면, 먼저 종래의 구제방법과 같이 노말 메모리 셀내의 결함 셀을 지정하는 로우 어드레스가 상기 어드레스 버퍼(500)로 입력된다. 이에 따라 리던던시 로우 프리 디코더(600)는 내부에 구비된 퓨즈의 커팅에 의한 프로그램에 의해 결함있는 노말 셀의 로우를 디스에이블 하고 그에 대응되는 리던던시 셀의 로우를 인에이블하기 위한 신호R-EN 및 N-DIS를 출력한다. 상기 노말 디스에이블 신호 N-DIS가 상기 노말 로우 프리 디코더 (300)를 통해 상기 노말 메인로우 디코더(200)에 인가되면, 상기 디코더(200)는 이에 응답하여 해당 노말 로우(160)를 디스에이블 시킨다. 그럼에 의해 결함있는 노말 셀의 행은 메모리의 리드 또는 라이트시 동작불능의 상태에 놓여진다. 한편, 상기 리던던시 인에이블 신호 R-EN는 상기 리던던시 로우 프리 디코더(600)를 통해 리던던시 메인로우 디코더(400)에 인가된다. 이에 따라 리던던시 셀의 로우가 인에이블 되어 결국 결함있는 노말 셀이 여분의 리던던시 셀의 행으로 대체되는 것이다.
이 결함이 있는 노말 셀의 선택은 리던던시 로우 프리 디코더내의 퓨즈 정보에 의해 결정되는데, 이는 셀 파워 퓨즈의 커팅 정보와 매칭된다. 즉, 셀 어레이내에 결함이 발생한 셀이 속해 있는 행에 대해서 리던던시 로우 프리 디코더(600)내의 퓨즈 정보에 따라, 도 3 및 도 4에서 보여지는 바와 같이 상기 행에 속한 셀 파워 퓨즈 블럭(121)내 의 첫번째 퓨즈 하나를 레이저로 커팅한다. 이때 첫번째 로우에 해당하는 셀들에 연결된 파워 라인(141)은 저항이 적은 알루미늄 메탈 라인으로 연결되어 있다. 이와 같이 결함 셀의 대체시 종래의 기술에서는 하나의 행을 기준으로 했을 때 그 행이 속한 셀 파워 퓨즈 모두를 커팅해야만 하던 것을, 본 발명에서는 하나의 퓨즈 만을 사용함으로써 불필요한 퓨즈 어레이를 없애 전체 칩사이즈를 줄일 수 있는 효과와 함께 레이저 조사시 발생 할 수 있는 오류도 막을 수 있다.
상기한 설명에서는 본 발명의 실시 예를 위주로 도면을 따라 예를 들어 설명하였지만, 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 변형 또는 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이다.
상기한 바와 같은 본 발명에 따르면, 셀파워 퓨즈 회로의 수를 감소시켜 셀레이아웃 면적을 감소시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체 메모리의 셀파워 퓨즈 회로에 있어서:
    리던던시 메모리 셀부와 셀파워 어레이부를 노말 메모리 셀부에 대하여 구별되게 배치하고, 행을 기준으로 상기 셀 파워 퓨즈 어레이부는 단일로 배치하며, 상기 노말 메모리 셀부와 상기 셀 파워 퓨즈 어레이부의 연결을 텅스텐의 저항 보다는 저저항을 갖는 금속 파워라인으로 연결한 것을 특징으로 하는 셀파워 퓨즈 회로.
  2. 반도체 메모리 장치에 있어서:
    제1방향으로 배열된 다수개의 메모리 셀과, 상기 제1방향과 직각방향으로 배열된 다수개의 메모리 셀로 이루어져 있는 메모리 셀 어레이와;
    상기 메모리 셀 어레이가 좌우로 다수개 배열되어 있고, 상기 다수개의 메모리 셀 어레이중 특정 메모리 셀 어레이의 좌측 또는 우측에 레이저 퓨즈를 구비하고;
    레이저 퓨즈를 통해 연결되는 전원전압 라인은 제1방향으로 배선되어, 상기 다수의 메모리 셀 어레이중 좌측 또는 우측으로 배열된 2개 이상의 메모리 셀 어레이로 전원전압이 공급되도록 상기 2개 이상의 메모리 셀 어레이의 행방향으로 배열된 다수개의 메모리 셀의 전원전압 라인에 상기 전원전압 라인이 연결되게 한 것을특징으로 하는 반도체 메모리 장치.
KR1020020031508A 2002-06-05 2002-06-05 반도체 메모리의 셀파워 퓨즈 회로 KR20030093696A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020031508A KR20030093696A (ko) 2002-06-05 2002-06-05 반도체 메모리의 셀파워 퓨즈 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020031508A KR20030093696A (ko) 2002-06-05 2002-06-05 반도체 메모리의 셀파워 퓨즈 회로

Publications (1)

Publication Number Publication Date
KR20030093696A true KR20030093696A (ko) 2003-12-11

Family

ID=32385956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020031508A KR20030093696A (ko) 2002-06-05 2002-06-05 반도체 메모리의 셀파워 퓨즈 회로

Country Status (1)

Country Link
KR (1) KR20030093696A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000836A (ko) * 2000-06-27 2002-01-05 니시무로 타이죠 반도체 기억 장치
KR20020002913A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 메모리 소자의 리던던시 장치
KR20020041549A (ko) * 2000-11-28 2002-06-03 박종섭 반도체 메모리 소자의 리던던시 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020000836A (ko) * 2000-06-27 2002-01-05 니시무로 타이죠 반도체 기억 장치
KR20020002913A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 메모리 소자의 리던던시 장치
KR20020041549A (ko) * 2000-11-28 2002-06-03 박종섭 반도체 메모리 소자의 리던던시 회로

Similar Documents

Publication Publication Date Title
US5377146A (en) Hierarchical redundancy scheme for high density monolithic memories
KR100390735B1 (ko) 반도체 기억 장치
US6826098B2 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
KR100278086B1 (ko) 퓨즈 수를 줄인 메모리 장치
JPH11219598A (ja) 半導体記憶装置
US7835206B2 (en) Semiconductor memory device capable of relieving defective bits found after packaging
US6208569B1 (en) Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
US6618299B2 (en) Semiconductor memory device with redundancy
US6937532B2 (en) Semiconductor memory
JP3253462B2 (ja) 半導体記憶装置
KR20030093696A (ko) 반도체 메모리의 셀파워 퓨즈 회로
JPH0991991A (ja) メモリモジュール
KR20020019171A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR100400771B1 (ko) 워드라인 리던던시 회로
JP2007335821A (ja) 半導体記憶装置
KR960012793B1 (ko) 반도체 메모리장치의 결함구제방법 및 그 회로
KR20030000766A (ko) 반도체 메모리의 리던던시 회로
JPH02210686A (ja) 半導体メモリ装置
KR100403959B1 (ko) 싱글셀리페어회로
KR19990024776A (ko) 오류 점검/정정 회로의 디세이블 회로를 갖는 반도체 장치
KR0172367B1 (ko) 페일 구제율을 개선한 반도체 메모리의 리던던시 회로
JPH02210698A (ja) 半導体メモリ装置
JPH0611072B2 (ja) 半導体不揮発性記憶装置
KR20000060983A (ko) 메모리소자의 리던던시셀

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application