KR20030090373A - Method of driving plasma display panel wherein initialization steps are effectively performed - Google Patents

Method of driving plasma display panel wherein initialization steps are effectively performed Download PDF

Info

Publication number
KR20030090373A
KR20030090373A KR1020020028652A KR20020028652A KR20030090373A KR 20030090373 A KR20030090373 A KR 20030090373A KR 1020020028652 A KR1020020028652 A KR 1020020028652A KR 20020028652 A KR20020028652 A KR 20020028652A KR 20030090373 A KR20030090373 A KR 20030090373A
Authority
KR
South Korea
Prior art keywords
voltage
electrode lines
display
subfield
discharge
Prior art date
Application number
KR1020020028652A
Other languages
Korean (ko)
Other versions
KR100467694B1 (en
Inventor
손진부
임재혁
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2002-0028652A priority Critical patent/KR100467694B1/en
Publication of KR20030090373A publication Critical patent/KR20030090373A/en
Application granted granted Critical
Publication of KR100467694B1 publication Critical patent/KR100467694B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A method for driving a plasma display panel in which initializing steps are performed efficiently is provided to perform a stable addressing operation and to increase display contrast. CONSTITUTION: According to the method, charge state of display cells to be driven become uniform in an initialization step. And wall charges of a voltage are formed in display cells to perform display-sustain discharge in an address step. And in a display-sustain step, a display-discharge is performed only in the display cells where the above wall charges are formed by applying an AC pulse to all display cells. The display-sustain step is performed in a unit sub field. A unit frame is divided into the first and the second sub fields at least and a time division gray display is performed by the number of pulses of the display-sustain step allocated to each sub field. The intensity of the discharge in the above display cells in the initialization step of the second sub field is weaker than that of the first sub field.

Description

효과적으로 초기화 단계들이 수행되는 플라즈마 디스플레이 패널의 구동 방법{Method of driving plasma display panel wherein initialization steps are effectively performed}Method of driving plasma display panel where initialization steps are effectively performed

본 발명은, 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 모든 디스플레이 셀들에 교류 펄스를 인가함으로써 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계가 단위 서브필드에서 수행되는 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to form wall charges of a predetermined voltage only in display cells to perform display-maintenance discharge. And a display-holding step of performing display-holding discharge only on display cells in which the wall charges are formed by applying an alternating current pulse to all display cells, in the unit subfield. It is about.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.1 shows a structure of a conventional three-electrode surface discharge plasma display panel. FIG. 2 shows an example of one display cell of the panel of FIG. 1. 1 and 2, between the front and rear glass substrates 10 and 13 of the conventional surface discharge plasma display panel 1, the address electrode lines A R1 , A G1 ,..., A Gm , A Bm ), dielectric layers 11 and 15, Y electrode lines (Y 1 , ..., Y n ), X electrode lines (X 1 , ..., X n ), fluorescent layer 16, The partition 17 and the magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front side of the rear glass substrate 13. The lower dielectric layer 15 is entirely applied in front of the address electrode lines A R1 , A G1 ,..., A Gm , A Bm . In front of the lower dielectric layer 15, barrier ribs 17 are formed in a direction parallel to the address electrode lines A R1 , A G1 ,..., A Gm , A Bm . These partitions 17 function to partition the discharge area of each display cell and prevent optical cross talk between each display cell. The fluorescent layer 16 is formed between the partition walls 17.

X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ) are the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm ) is formed in a predetermined pattern on the back of the front glass substrate 10 to be orthogonal to each other. Each intersection sets a corresponding display cell. Each X electrode line (X 1 , ..., X n ) and each Y electrode line (Y 1 , ..., Y n ) is a transparent electrode line of a transparent conductive material such as indium tin oxide (ITO) or the like (FIG. 2). X na , Y na ) and a metal electrode line (X nb , Y nb of FIG. 2) for increasing conductivity are formed. The front dielectric layer 11 is formed by applying the entire surface to the rear of the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ..., Y n . A protective layer 12 for protecting the panel 1 from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying the entire surface to the back of the front dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이-유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이-유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이-유지 방전이 수행된다. 이때, 디스플레이-유지 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(16)이 여기되어 빛이 발생된다.The driving method generally applied to such a plasma display panel is a method in which the initialization, address, and display-maintaining steps are sequentially performed in the unit sub-field. In the initialization step, the charge states of the display cells to be driven are made uniform. In the address step, the charge state of display cells to be selected and the charge state of display cells not to be selected are set. In the display-holding step, display-holding discharge is performed in the display cells to be selected. At this time, a plasma is formed from the plasma forming gas of the display cells performing display-holding discharge, and the fluorescent layer 16 of the display cells is excited by ultraviolet radiation from the plasma to generate light.

여기서, 상기 단위 서브-필드들이 단위 프레임에 여러개 포함됨으로써, 각 서브-필드의 디스플레이-유지 시간들에 의하여 원하는 계조가 디스플레이될 수 있다.Here, since the unit sub-fields are included in the unit frame, the desired gray level can be displayed by the display-hold times of each sub-field.

도 3을 참조하면, 플라즈마 디스플레이 패널(도 1의 1)의 통상적인 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포함한다. 영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 디스플레이 데이터 신호를 발생시키고, 발생된 디스플레이 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.Referring to FIG. 3, a typical driving device of the plasma display panel (1 of FIG. 1) may include an image processor 66, a controller 62, an address driver 63, an X driver 64, and a Y driver 65. Include. The image processing unit 66 converts an external analog image signal into a digital signal to convert an internal image signal, for example, 8 bits of red (R), green (G), and blue (B) image data, a clock signal, vertical and horizontal, respectively. Generate sync signals. The controller 62 generates driving control signals S A , S Y , and S X according to an internal image signal from the image processor 66. The address driver 63 processes the address signal S A among the driving control signals S A , S Y , and S X from the controller 62 to generate a display data signal, and generates the generated display data signal. Applied to the address electrode lines. The X driving unit 64 processes the X driving control signal S X among the driving control signals S A , S Y , and S X from the control unit 62, and applies the X driving control signal S X to the X electrode lines. The Y driver 65 processes the Y driving control signal S Y among the driving control signals S A , S Y , and S X from the controller 62, and applies the Y driving control signal S Y to the Y electrode lines.

도 4는 도 1의 플라즈마 디스플레이 패널(1)의 Y 전극 라인들(Y1, ..., Yn)에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다. 도 4를 참조하면, 단위 프레임은 시분할 계조 디스플레이를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 여기서, 단위 프레임에서 디스플레이-유지 방전을 수행하는 디스플레이 셀들의 개수에 비례한 휴지 시간(TID)이 단위 프레임 안에 존재한다. 예를 들어, 단위 프레임의 부하율에 비례한 휴지 시간(TID)이 단위 프레임 안에 존재한다. 여기서, 단위 프레임의 부하율은 플라즈마 디스플레이 패널(1)의 디스플레이 셀들의 총 개수에 대하여 단위 프레임에서 디스플레이-유지 방전을 수행하는 디스플레이 셀들의 개수의 비율이다. 이와 같이 휴지 시간(TID)이 존재하는 이유는 과도한 구동 전력으로부터 플라즈마 디스플레이 패널(1)을 보호하기 위함이다.FIG. 4 shows a conventional address-display separation driving method for the Y electrode lines Y 1 ,..., Y n of the plasma display panel 1 of FIG. 1. Referring to FIG. 4, a unit frame is divided into eight subfields SF1,..., SF8 to realize time division gray scale display. Here, the idle time T ID is proportional to the number of display cells performing display-maintenance discharge in the unit frame. For example, there is a pause time T ID proportional to the load rate of the unit frame. Here, the load rate of the unit frame is a ratio of the number of display cells performing display-maintenance discharge in the unit frame with respect to the total number of display cells of the plasma display panel 1. The reason why the idle time T ID is present is to protect the plasma display panel 1 from excessive driving power.

각 서브필드(SF1, ..., SF8)는 어드레스 주기(A1, ..., A8)와 디스플레이-유지 주기(S1, ..., S8)로 분할된다.Each subfield SF1, ..., SF8 is divided into address periods A1, ..., A8 and display-hold periods S1, ..., S8.

각 어드레스 주기(A1, ..., A8)의 초기 시간에는, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계가 수행된다. 이 초기 시간의 진행 후에 이어지는 주 어드레스 주기에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm,ABm)에 디스플레이 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 디스플레이 데이터 신호가 인가되면 상응하는 방전셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다.In the initial time of each address period A1, ..., A8, an initialization step is performed to make the charge state of the display cells to be driven uniform. In the main address period following the progress of this initial time, the display data signal is applied to the address electrode lines (A R1 , A G1 , ..., A Gm , A Bm in FIG. 1) and at the same time each Y electrode line Y Scan pulses corresponding to 1 , ..., Y n ) are sequentially applied. Accordingly, when a high level display data signal is applied while the scan pulse is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not.

각 디스플레이-유지 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 디스플레이-유지 방전용 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 디스플레이-유지 방전을 일으킨다. 따라서 플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 디스플레이-유지 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 디스플레이-유지 주기(S1, ..., S8)의 길이는 255T(T는 단위 시간)이다. 따라서 단위 프레임에서 한 번도 디스플레이되지 않은 경우를 포함하여 256 계조로써 디스플레이할 수 있다.In each display-hold period S1, ..., S8, all Y electrode lines Y 1 , ..., Y n and all X electrode lines X 1 , ..., X n Pulses for display-holding discharge are alternately applied to cause display-holding discharge in discharge cells in which wall charges are formed in corresponding address periods A1, ..., A8. Therefore, the luminance of the plasma display panel is proportional to the length of the display-hold periods S1, ..., S8 occupied in the unit frame. The length of the display-hold periods S1, ..., S8 occupying a unit frame is 255T (T is unit time). Therefore, it can be displayed in 256 gray levels, including the case where it is not displayed once in a unit frame.

여기서, 제1 서브필드(SF1)의 디스플레이-유지 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 디스플레이-유지 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 디스플레이-유지 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 디스플레이-유지 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 디스플레이-유지 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 디스플레이-유지 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 디스플레이-유지 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 디스플레이-유지 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.Here, the time 1T corresponding to 2 0 in the display-hold period S1 of the first subfield SF1 corresponds to 2 1 in the display-hold period S2 of the second subfield SF2. Time 2T corresponds to 2 2 in the display-hold period S3 of the third subfield SF3 and 2 in the display-hold period S4 of the fourth subfield SF4. The time 8T corresponding to 3 corresponds to the time 16T corresponding to 2 4 in the display-hold period S5 of the fifth subfield SF5, and the display-hold period of the sixth subfield SF6. In S6), the time 32T corresponding to 2 5 , the display-maintenance period S7 of the seventh subfield SF7 includes the time 64T corresponding to 2 6 , and the time of the eighth subfield SF8. In the display-hold period S8, a time 128T corresponding to 2 7 is set, respectively.

이에 따라, 8 개의 서브필드들중에서 디스플레이될 서브필드를 적절히 선택하면, 어느 서브필드에서도 디스플레이되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있음을 알 수 있다.Accordingly, when the subfield to be displayed among the 8 subfields is appropriately selected, it can be seen that display of 256 gray levels can be performed including all zero (zero) gray levels that are not displayed in any of the subfields.

이상 설명된 바와 같은 플라즈마 디스플레이 패널의 통상적인 구동 방법에 있어서, 종래에는, 각 어드레스 주기(A1, ..., A8)의 초기화 단계들 모두에서 동일한 구동 방법이 사용되므로, 디스플레이 셀들에서 일어나는 방전의 세기가 초기화 단계들 모두에서 동일하다. 이에 따라 다음과 같은 문제점들이 있다.In the conventional driving method of the plasma display panel as described above, conventionally, since the same driving method is used in all of the initialization steps of each address period A1, ..., A8, the discharge of discharges occurring in the display cells is eliminated. The intensity is the same in all of the initialization steps. Accordingly, there are the following problems.

첫째, 디스플레이 콘트라스트를 높이기 위하여 초기화 단계들에서 약한 방전이 수행되는 경우, 낮은 계조의 디스플레이가 지속되면 초기화 단계들에서 공간 전하들이 점점 적게 생성된다. 이에 따라, 주 어드레스 단계들에서의 어드레싱 동작이 불안정해진다.First, when a weak discharge is performed in the initialization steps to increase the display contrast, less space charges are generated in the initialization steps when a low gray scale display is continued. Thus, the addressing operation in the main address steps becomes unstable.

둘째, 안정된 어드레싱 동작을 위하여 초기화 단계들에서 강한 방전이 수행되는 경우, 디스플레이 콘트라스트가 낮아진다.Second, when strong discharge is performed in the initialization steps for a stable addressing operation, the display contrast is lowered.

본 발명의 목적은, 안정된 어드레싱 동작을 수행할 수 있고 디스플레이 콘트라스트를 높일 수 있는 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.An object of the present invention is to provide a method of driving a plasma display panel which can perform a stable addressing operation and can increase display contrast.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view showing an internal structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating an example of one display cell of the panel of FIG. 1.

도 3은 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.3 is a block diagram illustrating a conventional driving device of the plasma display panel of FIG. 1.

도 4는 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여주는 타이밍도이다.FIG. 4 is a timing diagram illustrating a conventional address-display separation driving method for Y electrode lines of the plasma display panel of FIG. 1.

도 5는 본 발명의 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법에 의한 구동 신호들을 보여주는 타이밍도이다.FIG. 5 is a timing diagram showing driving signals according to the address-display separation driving method of the present invention.

도 6은 도 5의 초기화 주기에서 모든 Y 전극 라인들에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.FIG. 6 is a cross-sectional view illustrating a wall charge distribution of one display cell immediately after a gradual rising voltage is applied to all the Y electrode lines in the initialization cycle of FIG. 5.

도 7은 도 5의 초기화 주기의 종료 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.FIG. 7 is a cross-sectional view illustrating a wall charge distribution of one display cell at the end of the initialization cycle of FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,

11, 15...유전층, 12...보호층,11, 15 dielectric layer, 12 protective layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., X n ... X electrode line, Y 1 , ..., Y n ... Y electrode line,

AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,A R1 , ..., A Bm ... address electrode line, X na , Y na ... transparent electrode line,

Xnb, Ynb...금속 전극 라인, 62...논리 제어부,X nb , Y nb ... metal electrode line, 62 ... logical control,

63...어드레스 구동부,64...X 구동부,63 ... address drive, 64 ... X drive,

65...Y 구동부,66...영상 처리부,65 ... Y drive unit, 66 ... image processing unit,

SY1, ..., SYn...Y 전극 구동 신호, SX1..Xn...X 전극 구동 신호,S Y1 , ..., S Yn ... Y electrode drive signal, S X1..Xn ... X electrode drive signal,

SAR1..ABm...디스플레이 데이터 신호, PR...초기화 주기,S AR1 .. ABm ... display data signal, PR ... initialization cycle,

SF1, ..., SF8, SFN, SFN+1...단위 서브필드, PA...주 어드레스 주기,SF1, ..., SF8, SF N , SF N + 1 ... Unit subfield, PA ... Main address period,

A1, ..., A8, AN, AN+1...어드레스 주기, TID...휴지 시간,A1, ..., A8, A N , A N + 1 ... address cycle, T ID ... dwell time,

S1, ..., S8, SN...디스플레이-유지 주기,VG...접지 전압.S1, ..., S8, S N ... display-hold cycle, V G ... ground voltage.

상기 목적을 이루기 위한 본 발명은, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 모든 디스플레이 셀들에 교류 펄스를 인가함으로써 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계를 단위 서브필드에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들로 구분하여 각 서브필드에 할당된 상기 디스플레이-유지 단계의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법이다. 여기서, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하다.To achieve the above object, the present invention provides an initialization step of uniformizing the state of charge of display cells to be driven, an address step of causing wall charges of a predetermined voltage to be formed only in display cells to perform display-sustaining discharge, and all display cells. The display-holding step of performing display-holding discharge only in the display cells in which the wall charges are formed by applying an alternating pulse is performed in the unit subfield, and the unit frame is divided into at least first and second subfields. A method of driving a plasma display panel which performs time division gray scale display according to the number of pulses of the display-holding step assigned to each subfield. Here, the intensity of discharge occurring in the display cells in the initialization step of the second subfield is weaker than that of the first subfield.

본 발명의 상기 구동 방법에 의하면, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하므로, 다음과 같은 효과들이 있다.According to the driving method of the present invention, since the intensity of discharge occurring in the display cells in the initialization step of the second subfield is weaker than that of the first subfield, the following effects are obtained.

첫째, 상기 제1 서브필드 및 추가적인 서브필드들의 초기화 단계들에서 강한 방전이 일어나므로, 낮은 계조의 디스플레이가 지속되더라도 초기화 단계들에서의 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다.First, since strong discharge occurs in the initialization steps of the first subfield and the additional subfields, the space charges in the initialization steps can be sufficiently generated even if the display of the low gray level is continued. Accordingly, subsequent addressing operations can be prevented from becoming unstable.

둘째, 상기 제2 서브필드 및 추가적인 서브필드들의 초기화 단계들에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다.Second, since weak discharge occurs in the initialization steps of the second subfield and the additional subfields, the display contrast may be increased.

바람직하게는, 상기 플라즈마 디스플레이 패널이, 앞쪽 투명 기판 뒤에 X 전극 라인들 및 Y 전극 라인들이 서로 나란하면서 교호하게 배열되어 XY 전극 라인쌍들을 이루고, 뒤쪽 기판의 앞쪽에 어드레스 전극 라인들이 상기 XY 전극 라인쌍들에 대하여 교차되도록 배열되어, 상기 교차 영역들에서 디스플레이 셀들이 설정되는 3-전극 구조이다. 또한, 상기 제2 서브필드의 초기화 단계에서, 상기 Y 전극 라인들에 인가되는 전압에 대하여 극성이 같고 레벨이 낮은 전압이 상기 X 전극 라인들에 인가됨에 의하여, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하다.Preferably, the plasma display panel is arranged with alternating X electrode lines and Y electrode lines parallel to each other behind the front transparent substrate to form XY electrode line pairs, and the address electrode lines in front of the rear substrate are the XY electrode lines. It is a three-electrode structure arranged to intersect with respect to the pairs, in which display cells are set in the crossing regions. In addition, in the initialization of the second subfield, the voltage having the same polarity and a lower level is applied to the X electrode lines with respect to the voltages applied to the Y electrode lines. The intensity of the discharge occurring in the display cells is weaker than that of the first subfield.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 4 및 5를 참조하면, 본 발명은, 구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계(PR), 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계(PA), 및 모든 디스플레이 셀들에 교류 펄스를 인가함으로써 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계(S1 내지 S8, SN)를 단위 서브필드(SF1 내지 SF8, SFN, SFN+1)에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들(SFN, SFN+1)로 구분하여 각 서브필드에 할당된 디스플레이-유지 주기(S1 내지 S8, SN)의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법이다.4 and 5, the present invention provides an initialization step (PR) of uniformizing the state of charge of display cells to be driven, an address step of causing wall charges of a predetermined voltage to be formed only in display cells to be subjected to display-maintenance discharge. (PA), and display-hold steps (S1 to S8, S N ) for performing display-hold discharge only on display cells in which the wall charges are formed by applying an alternating pulse to all display cells. To SF8, S FN , and S FN + 1 , and the unit-frame is divided into at least first and second subfields S FN and S FN + 1 and the display-maintenance period allocated to each subfield ( A method of driving a plasma display panel that performs time division gray scale display according to the number of pulses S1 to S8, S N ).

여기서, 상기 제2 서브필드(SFN+1)의 초기화 단계에서 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약하다.Here, the intensity of discharge occurring in the display cells in the initialization step of the second subfield S FN + 1 is weaker than that of the first subfield.

그 일 예로서, 도 5의 제N 서브필드(SFN)의 초기화 주기(PR)가 도 4의 제1 서브필드(SF1)에 적용되고, 제N+1 서브필드(SFN+1)의 초기화 주기(PR)가 도 4의 제2 내지 제8 서브필드들(SF2 내지 SF8)에 적용될 수 있다. 이에 따라, 제2 내지 제8 서브필드들(SF2 내지 SF8)의 초기화 주기(SFN+1)에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다. 여기서, 낮은 계조의 디스플레이가 지속되는 경우, 휴지 시간(TID) 직후에서 공간 전하들이 많이 소멸될 수 있다. 하지만, 휴지 시간(TID) 직후의 제1 서브필드(SF1)의 초기화 주기(SFN)에서 강한 방전이 일어나므로, 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다.As an example, the initialization period PR of the Nth subfield S FN of FIG. 5 is applied to the first subfield SF1 of FIG. 4, and the initialization period PR of the N + 1th subfield S FN + 1 of FIG. The initialization period PR may be applied to the second to eighth subfields SF2 to SF8 of FIG. 4. Accordingly, since weak discharge occurs in the initialization period S FN + 1 of the second to eighth subfields SF2 to SF8, the display contrast may be increased. Here, when the low gray scale display is continued, many space charges may disappear immediately after the idle time T ID . However, since a strong discharge occurs in the initialization period S FN of the first subfield SF1 immediately after the idle time T ID , the space charges may be sufficiently generated. Accordingly, subsequent addressing operations can be prevented from becoming unstable.

그 또다른 예로서, 도 5의 제N 서브필드(SFN)의 초기화 주기(PR)가 도 4의 제6 서브필드(SF6)에 적용되고, 제N+1 서브필드(SFN+1)의 초기화 주기(PR)가 도 4의 제1 내지 제5 서브필드들(SF1 내지 SF5), 제7 및 제8 서브필드들(SF7, SF8)에 적용될 수 있다. 이에 따라, 제1 내지 제5 서브필드들(SF1 내지 SF5), 제7 및 제8 서브필드들(SF7, SF8)에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수있다. 여기서, 낮은 계조의 디스플레이가 지속되는 경우, 제5 서브필드(SF5) 직후에서 공간 전하들이 많이 소멸될 수 있다. 하지만, 제5 서브필드(SF5) 직후의 제6 서브필드(SF6)의 초기화 주기(SFN)에서 강한 방전이 일어나므로, 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다. 여기서, 제6 서브필드(SF6)에 할당된 디스플레이-유지 주기(S6)의 펄스 수는 상대적으로 많으므로, 공간 전하들이 보다 많이 생성될 수 있는 효과를 얻을 수 있다.As another example, the initialization period PR of the Nth subfield S FN of FIG. 5 is applied to the sixth subfield SF6 of FIG. 4, and the N + 1th subfield S FN + 1 is applied. The initialization period PR may be applied to the first to fifth subfields SF1 to SF5, the seventh and eighth subfields SF7 and SF8 of FIG. 4. Accordingly, since weak discharge occurs in the first to fifth subfields SF1 to SF5 and the seventh and eighth subfields SF7 and SF8, the display contrast may be increased. Here, when the display of the low gray level is continued, many space charges may disappear immediately after the fifth subfield SF5. However, since strong discharge occurs in the initialization period S FN of the sixth subfield SF6 immediately after the fifth subfield SF5, the space charges may be sufficiently generated. Accordingly, subsequent addressing operations can be prevented from becoming unstable. Here, since the number of pulses of the display-hold period S6 allocated to the sixth subfield SF6 is relatively large, an effect of generating more space charges may be obtained.

도 5에서 참조부호 SAR1..ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. 도 6은 도 5의 초기화 주기(PR)에서 Y 전극 라인들(Y1, ...Yn)에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 초기화 주기(PR)의 종료 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 6 및 7에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.In FIG. 5, reference numeral S AR1 ..ABm denotes a driving signal applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm in FIG. 1), and S X1 .. Xn denotes an X electrode. The driving signal applied to the lines (X 1 , ... X n in FIG. 1), and S Y1 , ..., S Yn are the respective Y electrode lines (Y 1 , ... Y n in FIG. 1). Indicates a drive signal applied to. FIG. 6 illustrates a wall charge distribution of one display cell at a point in time after a gradual rising voltage is applied to the Y electrode lines Y 1 ,... Y n in the initialization period PR of FIG. 5. FIG. 7 illustrates a wall charge distribution of one display cell at the end of the initialization period PR of FIG. 5. 6 and 7 the same reference numerals as used in FIG. 2 indicate the object of the same function.

도 1 및 5를 참조하여, 상기 제N 서브필드(SFN)의 초기화 주기(PR), 주 어드레스 주기(PA) 및 디스플레이-유지 주기(SN)의 동작을 설명하면 다음과 같다.Referring to FIGS. 1 and 5, operations of the initialization period PR, the main address period PA, and the display-hold period S N of the Nth subfield SF N are described as follows.

제N 서브필드(SFN+1)의 초기화 주기(PR)에서는, 먼저 X 전극 라인들(X1, ...,Xn)에 인가되는 전압이 접지 전압(VG)으로부터 제1 전압(VS) 예를 들어, 155 볼트(V)까지 지속적으로 상승된다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.In the initialization period PR of the Nth subfield S FN + 1 , first, the voltage applied to the X electrode lines X 1 ,..., X n is the first voltage (V) from the ground voltage V G. V S ), for example, continuously rising to 155 volts (V). Here, the ground voltage V G is applied to the Y electrode lines Y 1 ,..., Y n and the address electrode lines A R1 ,..., A Bm . Accordingly, between the X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), and the X electrode lines (X 1 , ..., X) A weak discharge occurs between n ) and the address electrode lines A 1 , ..., A m , and negative wall charges are formed around the X electrode lines X 1 , ..., X n . .

다음에, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS) 예를 들어, 155 볼트(V)부터 제1 전압(VS)보다 소정 전압(VSET)만큼 더 높은 제2 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에도 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 6 참조).Next, Y electrode lines (Y 1, ..., Y n) the voltage is a first voltage applied to the (V S), for example, a predetermined voltage than the first voltage (V S) from 155 volt (V) The second voltage V SET + V S which is higher by (V SET ) is continuously raised to, for example, 355 volts (V). Here, the ground voltage V G is applied to the X electrode lines X 1 ,..., X n and the address electrode lines A R1 ..., A Bm . Accordingly, a discharge occurs between the Y electrode lines Y 1 ,..., Y n and the X electrode lines X 1 ,..., X n , while the Y electrode lines Y 1 ,. .., Y n ) and discharge also occur between the address electrode lines A R1 ,..., A Bm . Here, Y electrode lines (Y 1, ..., Y n ) and the address electrode lines (A R1, ..., A Bm ) than the discharge electrode line Y between the (Y 1, ..., Y The reason why the discharge between n ) and the X electrode lines (X 1 , ..., X n ) becomes stronger is that the negative wall charges around the X electrode lines (X 1 , ..., X n ) Because they were formed. Accordingly, many negative wall charges are formed around the Y electrode lines (Y 1 , ..., Y n ), and positive wall charges are formed around the X electrode lines (X 1 , ..., X n ). Are formed, and less positive wall charges are formed around the address electrode lines A R1 , ..., A Bm (see FIG. 6).

여기서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압을 제2 전압(VSET+VS)까지 지속적으로 상승시키기 위한 기울기가, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하도록 변한다. 즉, 상승의 종료 시점(tBYP)이 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하여 빨라진다. 왜냐하면, 플라즈마 디스플레이 패널의 총 캐페시턴스를 C (여기서 C는 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 비례함), 그리고 총 전류량을 i라 하면, 이 캐페시턴스 C에 인가되는 전압 V는 아래의 수학식 1에 의하여 설정되는 것이 바람직하기 때문이다.Here, the slope for continuously raising the voltage applied to the Y electrode lines (Y 1 , ..., Y n ) to the second voltage (V SET + V S ) is the number of total discharge cells in each subfield. And inversely proportional to the ratio of discharge cells to be displayed. That is, the end time t BYP of the rising becomes inversely proportional to the ratio of discharge cells to be displayed to the total number of discharge cells in each subfield. Because the total capacitance of the plasma display panel is C (where C is proportional to the ratio of discharge cells to be displayed to the total number of discharge cells), and the total amount of current is i, it is applied to this capacitance C. This is because the voltage V is preferably set by Equation 1 below.

<수학식 1><Equation 1>

다음에, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제1 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS)으로부터 접지 전압(VG)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 7 참조). 또한, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 약간 증가한다.Next, in the state where the voltage applied to the X electrode lines X 1 , ..., X n is maintained at the first voltage V S , the Y electrode lines Y 1 , ..., Y n The voltage applied to) is continuously lowered from the first voltage V S to the ground voltage V G. Here, the ground voltage V G is applied to the address electrode lines A R1 ,..., A Bm . Accordingly, due to the weak discharge between the X electrode lines (X 1 ,..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), the Y electrode lines (Y 1 ,. Some of the negative wall charges around..., Y n ) move around the X electrode lines X 1 ,..., X n (see FIG. 7). Further, the address electrode lines (A R1, ..., A Bm) is so applied with a ground voltage (V G), the address electrode lines are positive wall charges around the (A R1, ..., A Bm) Slightly increased.

이에 따라, 이어지는 주 어드레스 주기(PA)에서, 어드레스 전극 라인들에 디스플레이 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제4 전압(VSCAN)으로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 디스플레이 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레스 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)이 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전압(VA)의 디스플레이 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 인가된다.Thus, the in the subsequent main address period (PA), an address is applied to the display data signal to the electrode line, the second voltage (V S) lower fourth voltage (V SCAN) to bias the Y-electrode line than the (Y As the scan signals of the ground voltage V G are sequentially applied to 1 , ..., Y n ), smooth addressing may be performed. The display data signal applied to each of the address electrode lines A R1 , ..., A Bm is applied with the positive address voltage V A when the display cell is selected and the ground voltage V G when the display cell is not selected. do. Accordingly, when the display data signal of the positive address voltage V A is applied while the scan pulse of the ground voltage V G is applied, wall charges are formed by the address discharge in the corresponding display cell. Wall charges do not form. Here, the second voltage (V S) on to the more accurate and efficient address discharge, the X electrode lines (X 1, ... X n) applied.

이어지는 디스플레이-유지 주기(SN)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 디스플레이-유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(PA)에서 벽전하들이 형성된 디스플레이 셀들에서 디스플레이-유지를 위한 방전을 일으킨다.In the following display-hold period S N , the second voltage V S is applied to all of the Y electrode lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n . Display-hold pulses are alternately applied, causing discharge for display-hold in display cells in which wall charges are formed in the corresponding address period PA.

이어서, 도 1 및 5를 참조하여, 상기 제N 서브필드(SFN)의 초기화 주기(PR)에 대한 제N+1 서브필드(SFN+1)의 초기화 주기(PR)의 동작의 차이점을 설명하면 다음과 같다. 참고로, 제N+1 서브필드(SFN+1)의 주 어드레스 주기 및 디스플레이-유지 주기의 동작은 제N 서브필드(SFN)에 대하여 설명된 바와 같다.Next, with reference to Figures 1 and 5, the operation differences of the N-th sub-field initialization period (PR) of the N + 1 sub-field (SF N + 1) for the initialization period (PR) of (SF N) The explanation is as follows. For reference, operations of the main address period and the display-hold period of the N + 1th subfield SF N + 1 are as described with respect to the Nth subfield SF N.

Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제1 전압(VS) 예를 들어, 155 볼트(V)부터 제1 전압(VS)보다 소정 전압(VSET)만큼 더 높은 제2 전압(VSET+VS) 예를 들어, 355 볼트(V)까지 지속적으로 상승되는 시간에 있어서, 어느 한 시점(tF)으로부터 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제1 전압(VS)보다 낮은 제3 전압(VBF)까지 지속적으로 상승된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전을 유도하여 디스플레이 콘트라스트를 높일 수 있다.The Y electrode lines (Y 1, ..., Y n) the voltage is a first voltage applied to the (V S), for example, a predetermined voltage (V SET than the first voltage (V S) from 155 volt (V) X electrode lines X 1 ,... From a point in time t F at a time of continuous rise to a second voltage (V SET + V S ) that is as high as, for example, 355 volts (V). , X n ) is continuously raised to the third voltage (V BF ) lower than the first voltage (V S ). Accordingly, a weak discharge can be induced between the Y electrode lines Y 1 ,..., Y n and the X electrode lines X 1 ,..., X n to increase the display contrast.

한편, 이와 같은 상승 전압은 X 구동부(도 3의 64)로부터 직접 공급받을 수 있다. 또한, X 구동부(64)의 출력이 모두 전기적으로 플로팅 상태 즉, 높은 임피던스 상태가 되면, 동일한 효과를 얻을 수 있다. 즉, X 구동부(64)의 모든 출력단들의 상부 및 하부 트랜지스터들을 턴-오프시킴으로써, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제3 전압(VBF)까지 지속적으로 상승된다. 이에 따라, 구동 전력이 상대적으로 절감될 수 있다. 여기서, 제3 전압(VBF)은 아래의 수학식 2에 의하여 결정된다.On the other hand, such a rising voltage can be directly supplied from the X driver (64 in FIG. 3). In addition, when the outputs of the X driver 64 are all electrically floating, that is, high impedance, the same effect can be obtained. That is, by turning off the upper and lower transistors of all output terminals of the X driver 64, the voltage applied to the X electrode lines X 1 ,..., X n is maintained until the third voltage V BF . Is raised. Accordingly, the driving power can be relatively reduced. Here, the third voltage V BF is determined by Equation 2 below.

<수학식 2><Equation 2>

VBF= VSET+ VS- VF V BF = V SET + V S -V F

위 수학식 2에서, VF는 플로팅의 시작 시점에서 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압을 가리킨다.In Equation 2, V F indicates a voltage applied to the Y electrode lines (Y 1 ,..., Y n ) at the start of floating.

여기서, 전기적 플로팅에 의하여 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제3 전압(VBF)까지 지속적으로 상승되기 위해서는, 플로팅의 시작 시점(tF)이 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압의 상승 시간(tBYM~ tBYP) 안에 있어야 한다. 여기서, 상기한 바와 같이, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VSET+VS)에 도달하는 시점 즉, 상승의 종료 시점이 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하여 빨라진다. 따라서, 플로팅의 시작 시점(tF) 역시, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하여 빨라져야 한다. 이를 위하여, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 일정한 설정 전압(VF)에 도달하는 시점에서 플로팅의 시작시점(tF)이 설정되게 하는 것이 필요하다. 여기서, X 전극 라인들(X1, ..., Xn)에 인가되는 전압을 제3 전압(VBF)까지 지속적으로 상승시키기 위한 기울기가, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압을 제2 전압(VSET+VS)까지 지속적으로 상승시키기 위한 기울기와 같아진다.Here, in order for the voltage applied to the X electrode lines X 1 ,..., X n to be continuously increased to the third voltage V BF by the electric floating, the starting point t F of the floating is Y It must be within the rise time t BYM to t BYP of the voltage applied to the electrode lines Y 1 , ..., Y n . Here, as, Y electrode lines (Y 1, ..., Y n ) voltage to the second voltage applied to the (V SET + V S) that is the time, the end time of each of the sub rising to reach the above It becomes faster in inverse proportion to the ratio of discharge cells to be displayed to the total number of discharge cells in the field. Therefore, the starting time point t F of the plotting must also be fast in inverse proportion to the ratio of discharge cells to be displayed to the total number of discharge cells in each subfield. For this purpose, it is necessary to set the starting point t F of the floating point when the voltage applied to the Y electrode lines Y 1 ,..., Y n reaches a predetermined set voltage V F. . Here, the slope for continuously raising the voltage applied to the X electrode lines (X 1 , ..., X n ) to the third voltage (V BF ) is Y electrode lines (Y 1 , ..., Y n ) is equal to the slope for continuously raising the voltage applied to the second voltage (V SET + V S ).

이상 설명된 바와 같이, 본 발명에 따른 구동 방법에 의하면, 상기 제2 서브필드(SFN+1)의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드(SFN)의 것보다 약하므로, 다음과 같은 효과들이 있다.As described above, according to the driving method according to the present invention, the intensity of discharge occurring in the display cells in the initialization step of the second subfield SF N + 1 is that of the first subfield SF N. Since it is weaker, it has the following effects.

첫째, 제1 서브필드(SFN) 및 추가적인 서브필드들의 초기화 단계들에서 강한 방전이 일어나므로, 낮은 계조의 디스플레이가 지속되더라도 초기화 단계들에서의 공간 전하들이 충분히 생성될 수 있다. 이에 따라, 이어지는 어드레싱 동작이 불안정해짐을 방지할 수 있다.First, since strong discharge occurs in the initialization steps of the first subfield SF N and the additional subfields, the space charges in the initialization steps can be sufficiently generated even if the display of the low gray level is continued. Accordingly, subsequent addressing operations can be prevented from becoming unstable.

둘째, 상기 제2 서브필드(SFN+1) 및 추가적인 서브필드들의 초기화 단계들에서 약한 방전이 일어나므로, 디스플레이 콘트라스트를 높일 수 있다.Second, since the weak discharge occurs in the initialization steps of the second subfield SF N + 1 and the additional subfields, the display contrast may be increased.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (9)

구동될 디스플레이 셀들의 전하 상태를 균일하게 하는 초기화 단계, 디스플레이-유지 방전을 수행할 디스플레이 셀들에서만 소정 전압의 벽전하들이 형성되게 하는 어드레스 단계, 및 모든 디스플레이 셀들에 교류 펄스를 인가함으로써 상기 벽전하들이 형성되어 있는 디스플레이 셀들에서만 디스플레이-유지 방전을 수행하게 하는 디스플레이-유지 단계를 단위 서브필드에서 수행하고, 단위 프레임을 적어도 제1 및 제2 서브필드들로 구분하여 각 서브필드에 할당된 상기 디스플레이-유지 단계의 펄스 수에 의하여 시분할 계조 디스플레이를 하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,An initialization step of making the charge states of the display cells to be driven uniform, an address step of causing wall charges of a predetermined voltage to be formed only in the display cells to be subjected to the display-holding discharge, and the wall charges by The display-holding step of performing display-holding discharge only in the formed display cells is performed in the unit subfield, and the unit frame is divided into at least first and second subfields and is assigned to each subfield. A driving method of a plasma display panel which performs time division gray scale display by the number of pulses of a holding step, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약한 구동 방법.And wherein the intensity of discharge occurring in the display cells in the initializing of the second subfield is weaker than that of the first subfield. 제1항에 있어서,The method of claim 1, 상기 플라즈마 디스플레이 패널이,The plasma display panel, 앞쪽 투명 기판 뒤에 X 전극 라인들 및 Y 전극 라인들이 서로 나란하면서 교호하게 배열되어 XY 전극 라인쌍들을 이루고, 뒤쪽 기판의 앞쪽에 어드레스 전극 라인들이 상기 XY 전극 라인쌍들에 대하여 교차되도록 배열되어, 상기 교차 영역들에서 디스플레이 셀들이 설정되는 3-전극 구조이고,The X electrode lines and the Y electrode lines are arranged side by side alternately next to each other behind the front transparent substrate to form XY electrode line pairs, and in front of the rear substrate, the address electrode lines are arranged to intersect with respect to the XY electrode line pairs. Is a three-electrode structure in which display cells are set at intersection regions, 상기 제2 서브필드의 초기화 단계에서,In the initializing step of the second subfield, 상기 Y 전극 라인들에 인가되는 전압에 대하여 극성이 같고 레벨이 낮은 전압이 상기 X 전극 라인들에 인가됨에 의하여, 상기 제2 서브필드의 초기화 단계에서 상기 디스플레이 셀들에서 일어나는 방전의 세기가 상기 제1 서브필드의 것보다 약한 구동 방법.By applying a voltage having the same polarity and a lower level to the X electrode lines with respect to the voltages applied to the Y electrode lines, the intensity of discharge occurring in the display cells in the initialization step of the second subfield is increased. Weak driving method than that of subfield. 제2항에 있어서, 상기 제2 서브필드의 초기화 단계가,The method of claim 2, wherein the initializing of the second subfield comprises: 상기 X 전극 라인들에 인가되는 전압을 제1 전압까지 지속적으로 상승시키는 제1 단계;A first step of continuously increasing the voltages applied to the X electrode lines to a first voltage; 상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키는 한편, 상기 X 전극 라인들에 인가되는 전압을 상기 제1 전압보다 낮은 제3 전압까지 지속적으로 상승시키는 제2 단계; 및While continuously increasing the voltage applied to the Y electrode lines to a second voltage higher than the first voltage, while continuously increasing the voltage applied to the X electrode lines to a third voltage lower than the first voltage. Second step; And 상기 X 전극 라인들에 인가되는 전압을 상기 제1 전압으로 유지시킨 상태에서 상기 Y 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제4 전압까지 지속적으로 하강시키는 제3 단계를 포함하는 구동 방법.A third step of continuously lowering the voltage applied to the Y electrode lines to a fourth voltage lower than the third voltage while maintaining the voltage applied to the X electrode lines as the first voltage; Way. 제3항에 있어서, 상기 제2 단계에서,The method of claim 3, wherein in the second step, 상기 X 전극 라인들이 전기적으로 플로팅 상태가 됨으로써, 상기 X 전극 라인들에 인가되는 전압이 상기 제3 전압까지 지속적으로 상승되는 구동 방법.And the voltages applied to the X electrode lines are continuously raised to the third voltage by the X electrode lines being electrically floating. 제3항에 있어서, 상기 제2 단계에서,The method of claim 3, wherein in the second step, 상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키기 위한 기울기가, 각 서브필드에서 총 방전셀들의 개수에대한 표시될 방전셀들의 비율에 반비례하도록 변하는 구동 방법.A driving in which a slope for continuously raising the voltage applied to the Y electrode lines to a second voltage higher than the first voltage is changed in inverse proportion to the ratio of discharge cells to be displayed to the total number of discharge cells in each subfield. Way. 제5항에 있어서, 상기 제2 단계에서,The method of claim 5, wherein in the second step, 상기 X 전극 라인들이 전기적으로 플로팅 상태가 됨으로써, 상기 X 전극 라인들에 인가되는 전압이 상기 제3 전압까지 지속적으로 상승되는 구동 방법.And the voltages applied to the X electrode lines are continuously raised to the third voltage by the X electrode lines being electrically floating. 제6항에 있어서, 상기 제2 단계에서,The method of claim 6, wherein in the second step, 상기 Y 전극 라인들에 인가되는 전압이 소정의 전압에 도달하는 시점에서 상기 X 전극 라인들이 전기적으로 플로팅 상태가 됨에 따라, 상기 X 전극 라인들에 인가되는 전압을 상기 제3 전압까지 지속적으로 상승시키기 위한 기울기가, 상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키기 위한 기울기와 같아지도록 변하는 리셋팅 방법.As the X electrode lines are electrically floating when the voltage applied to the Y electrode lines reaches a predetermined voltage, the voltage applied to the X electrode lines is continuously raised to the third voltage. And the slope for changing the same as the slope for continuously raising the voltage applied to the Y electrode lines to a second voltage higher than the first voltage. 제3항에 있어서, 상기 제1 서브필드의 초기화 단계가,The method of claim 3, wherein the initializing of the first subfield comprises: 상기 X 전극 라인들에 인가되는 전압을 제1 전압까지 지속적으로 상승시키는 제1 단계;A first step of continuously increasing the voltages applied to the X electrode lines to a first voltage; 상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키는 한편, 상기 X 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제4 전압으로 유지시키는 제2 단계; 및A second voltage continuously increasing the voltage applied to the Y electrode lines to a second voltage higher than the first voltage, while maintaining the voltage applied to the X electrode lines at a fourth voltage lower than the third voltage; step; And 상기 X 전극 라인들에 인가되는 전압을 상기 제1 전압으로 유지시킨 상태에서 상기 Y 전극 라인들에 인가되는 전압을 상기 제3 전압보다 낮은 제4 전압까지 지속적으로 하강시키는 제3 단계를 포함하는 구동 방법.A third step of continuously lowering the voltage applied to the Y electrode lines to a fourth voltage lower than the third voltage while maintaining the voltage applied to the X electrode lines as the first voltage; Way. 제8항에 있어서, 상기 제2 단계에서,The method of claim 8, wherein in the second step, 상기 Y 전극 라인들에 인가되는 전압을 상기 제1 전압보다 높은 제2 전압까지 지속적으로 상승시키기 위한 기울기가, 각 서브필드에서 총 방전셀들의 개수에 대한 표시될 방전셀들의 비율에 반비례하도록 변하는 구동 방법.A driving in which a slope for continuously raising the voltage applied to the Y electrode lines to a second voltage higher than the first voltage is changed in inverse proportion to the ratio of discharge cells to be displayed to the total number of discharge cells in each subfield Way.
KR10-2002-0028652A 2002-05-23 2002-05-23 Method of driving plasma display panel wherein initialization steps are effectively performed KR100467694B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028652A KR100467694B1 (en) 2002-05-23 2002-05-23 Method of driving plasma display panel wherein initialization steps are effectively performed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028652A KR100467694B1 (en) 2002-05-23 2002-05-23 Method of driving plasma display panel wherein initialization steps are effectively performed

Publications (2)

Publication Number Publication Date
KR20030090373A true KR20030090373A (en) 2003-11-28
KR100467694B1 KR100467694B1 (en) 2005-01-24

Family

ID=32384100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028652A KR100467694B1 (en) 2002-05-23 2002-05-23 Method of driving plasma display panel wherein initialization steps are effectively performed

Country Status (1)

Country Link
KR (1) KR100467694B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472353B1 (en) * 2002-08-06 2005-02-21 엘지전자 주식회사 Driving method and apparatus of plasma display panel
KR100480158B1 (en) * 2002-08-14 2005-04-06 엘지전자 주식회사 Driving method of plasma display panel
KR100733401B1 (en) * 2004-03-25 2007-06-29 삼성에스디아이 주식회사 Driving method of plasma display panel and plasma display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089720A (en) * 1998-09-10 2000-03-31 Fujitsu Ltd Driving method for plasma display and plasma display device
JP3733773B2 (en) * 1999-02-22 2006-01-11 松下電器産業株式会社 Driving method of AC type plasma display panel
FR2820736B1 (en) * 2001-02-14 2003-11-14 Saint Gobain Isover PROCESS AND DEVICE FOR FORMING MINERAL WOOL
KR20030013561A (en) * 2001-08-08 2003-02-15 오리온전기 주식회사 method of driving a AC-type plasma display panel
KR100475158B1 (en) * 2002-04-04 2005-03-08 엘지전자 주식회사 Driving method of plasma display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100472353B1 (en) * 2002-08-06 2005-02-21 엘지전자 주식회사 Driving method and apparatus of plasma display panel
KR100480158B1 (en) * 2002-08-14 2005-04-06 엘지전자 주식회사 Driving method of plasma display panel
KR100733401B1 (en) * 2004-03-25 2007-06-29 삼성에스디아이 주식회사 Driving method of plasma display panel and plasma display device

Also Published As

Publication number Publication date
KR100467694B1 (en) 2005-01-24

Similar Documents

Publication Publication Date Title
KR100467692B1 (en) Method of driving plasma display panel wherein width of display sustain pulse varies
KR100388912B1 (en) Method for resetting plasma display panel for improving contrast
KR100581899B1 (en) Method for driving discharge display panel by address-display mixing
KR100751314B1 (en) Discharge display apparatus minimizing addressing power, and method for driving the apparatus
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100467694B1 (en) Method of driving plasma display panel wherein initialization steps are effectively performed
KR100484113B1 (en) Method of driving a plasma display panel
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR100544124B1 (en) Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method
KR100573113B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100449764B1 (en) Method for driving plasma display panel wherein display-sustaining voltage varies
KR100719565B1 (en) Method for driving plasma display panel wherein linearity of low gray-scale display is improved
KR100730160B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100603372B1 (en) Method for driving plasma display panel which is selectively reset
KR100573125B1 (en) Method of driving plat-panel display panel for stabilized display-sustaining discharge
KR100603320B1 (en) Discharge display apparatus wherein addressing is performed by middle electrode line
KR100581892B1 (en) Method of driving plat-panel display panel wherein low gray-scale data are effciently displayed
KR100777726B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR20070094093A (en) Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area
KR20020029485A (en) Method for driving plasma display panel of separation drive type
KR20030033597A (en) Method for addressing plasma display panel wherein bias voltage varies
KR20050111909A (en) Method for driving plasma display panel wherein effective resetting is performed
KR20050106550A (en) Method for driving plasma display panel wherein effective resetting is performed
KR20050038187A (en) Driving method of plasma display panel
KR20080038543A (en) Method for driving discharge display panel wherein frequency of sustaining pulses varies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee