KR100777726B1 - Method for driving plasma display panel wherein effective resetting is performed - Google Patents
Method for driving plasma display panel wherein effective resetting is performed Download PDFInfo
- Publication number
- KR100777726B1 KR100777726B1 KR1020050108508A KR20050108508A KR100777726B1 KR 100777726 B1 KR100777726 B1 KR 100777726B1 KR 1020050108508 A KR1020050108508 A KR 1020050108508A KR 20050108508 A KR20050108508 A KR 20050108508A KR 100777726 B1 KR100777726 B1 KR 100777726B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- electrode lines
- period
- discharge
- display electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0235—Field-sequential colour display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Abstract
본 발명은, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 방전-유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법으로서, 단계들 (a) 및 (b)를 포함한다. 단계 (a)에서는, 방전 디스플레이 패널의 온도가 기준 온도보다 높지 않으면 초기화 주기에서 기준 구동 전력이 사용된다. 단계 (b)에서는, 방전 디스플레이 패널의 온도가 기준 온도보다 높으면 초기화 주기에서 기준 구동 전력보다 낮은 구동 전력이 사용되되, 초기화 주기에서 방전 디스플레이 패널의 전극 라인들로의 전압 인가가 중단되는 주기가 존재함에 의하여 기준 구동 전력보다 낮은 구동 전력이 사용된다.The present invention provides a method of driving a discharge display panel in which a unit frame is divided into a plurality of subfields for time division gray scale display, each subfield including an initialization period, an addressing period, and a discharge-hold period. (a) and (b). In step (a), the reference drive power is used in the initialization cycle if the temperature of the discharge display panel is not higher than the reference temperature. In step (b), when the temperature of the discharge display panel is higher than the reference temperature, drive power lower than the reference drive power is used in the initialization cycle, and there is a cycle in which voltage application to the electrode lines of the discharge display panel is stopped in the initialization cycle. As a result, driving power lower than the reference driving power is used.
Description
도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.1 is an internal perspective view showing the structure of a three-electrode surface discharge plasma display panel as a discharge display panel according to an embodiment of the present invention.
도 2는 도 1의 플라즈마 디스플레이 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating an example of one display cell of the plasma display panel of FIG. 1.
도 3은 도 1의 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다.3 is a block diagram illustrating a driving apparatus of the plasma display panel of FIG. 1.
도 4는 도 1의 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.4 is a timing diagram illustrating a method of driving the plasma display panel of FIG. 1.
도 5는, 도 1의 플라즈마 디스플레이 패널의 온도가 기준 온도보다 높지 않은 경우, 도 4의 서브필드들 각각에 선택적으로 적용될 구동 신호들을 보여주는 파형도이다. 5 is a waveform diagram illustrating driving signals selectively applied to each of the subfields of FIG. 4 when the temperature of the plasma display panel of FIG. 1 is not higher than a reference temperature.
도 6은 도 5의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.FIG. 6 is a cross-sectional view illustrating wall charge distribution of any one display cell at time t 3 of FIG. 5.
도 7은 도 5의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여 주는 단면도이다.FIG. 7 is a cross-sectional view illustrating a wall charge distribution of one display cell at time t 4 of FIG. 5.
도 8은 도 5의 t8 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.8 is a cross-sectional view showing the wall charge distribution of any of the display cells at the time point t 8 in FIG.
도 9는 도 5의 t10 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.FIG. 9 is a cross-sectional view illustrating a wall charge distribution of one display cell at time t 10 of FIG. 5.
도 10은, 도 1의 플라즈마 디스플레이 패널의 온도가 기준 온도보다 높은 경우, 도 4의 서브필드들 각각에 선택적으로 적용될 구동 신호들을 보여주는 파형도이다. FIG. 10 is a waveform diagram illustrating driving signals selectively applied to each of the subfields of FIG. 4 when the temperature of the plasma display panel of FIG. 1 is higher than a reference temperature.
도 11은 도 10의 제1 초기화 유형(RA)에서 제2 디스플레이 전극 라인들로서의 Y 전극 라인들에 인가되는 신호를 확대하여 보여주는 파형도이다.FIG. 11 is an enlarged waveform diagram illustrating a signal applied to Y electrode lines as second display electrode lines in the first initialization type R A of FIG. 10.
도 12는 도 10의 제2 초기화 유형(RB)에서 제2 디스플레이 전극 라인들로서의 Y 전극 라인들에 인가되는 신호를 확대하여 보여주는 파형도이다.FIG. 12 is an enlarged waveform diagram illustrating signals applied to Y electrode lines as second display electrode lines in the second initialization type R B of FIG. 10.
도 13은 단위 프레임의 각 서브필드에서 도 5의 두 초기화 유형들 및 도 10의 두 초기화 유형들이 적용되는 예를 보여주는 도면이다.FIG. 13 is a diagram illustrating an example in which two initialization types of FIG. 5 and two initialization types of FIG. 10 are applied to each subfield of a unit frame.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1...방전 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... discharge display panel, 10 ... front glass substrate,
11, 15...유전체층, 12...보호층,11, 15 dielectric layer, 12 protective layer,
13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,
16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,
X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., Xn ... X electrode line, Y 1 , ..., Yn ... Y electrode line,
AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,A R1 , ..., A Bm ... address electrode line, X na , Y na ... transparent electrode line,
Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브필드,X nb , Y nb ... metal electrode line, SF 1 , ... SF 8 ... subfield,
SY...Y 구동 제어 신호, VG...접지 전압,S Y ... Y drive control signal, V G ... ground voltage,
SX...X 구동 제어 신호, S X ... X drive control signal,
SA...어드레스 구동 제어 신호, S A ... address drive control signal,
62...제어부, 63...어드레스 구동부, 62 control unit, 63 address drive unit,
64...X 구동부, 65...Y 구동부, 64 ... X drive, 65 ... Y drive,
66...영상 처리부, R1, ..., R8...초기화 주기,Image processing section, R 1 , ..., R 8 ...
69...온도 센서, ST...온도 감지 신호. 69 ... Temperature sensor, S T ... Temperature sensing signal.
본 발명은, 방전 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 방전-유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법에 관한 것이다.The present invention relates to a method of driving a discharge display panel, and more particularly, a unit frame is divided into a plurality of subfields for time division gray scale display, and each of the subfields includes an initialization period, an addressing period, and a discharge- A driving method of a discharge display panel including a sustain period.
통상적인 방전 디스플레이 장치 예를 들어, 미국 특허 제5,541,618호의 플라 즈마 디스플레이 장치에서는, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 방전-유지 주기를 포함한다. 서브필드들 각각은 고유한 계조 가중값을 가지며, 이 계조 가중값에 비례하여 방전-유지 주기가 설정된다. In the conventional discharge display device, for example, the plasma display device of US Pat. No. 5,541,618, a unit frame is divided into a plurality of subfields for time division gray scale display, and each of the subfields is initialized, addressed, and discharged. Include a maintenance cycle. Each of the subfields has a unique gray scale weight value, and a discharge-hold period is set in proportion to the gray scale weight value.
상기와 같은 통상적인 방전 디스플레이 장치에 의하면, 방전 디스플레이 패널의 온도가 높게 상승할 경우, 서브필드들 각각에서의 초기화 동작이 적절히 수행되지 못하는 문제가 있다. 왜냐하면, 방전 디스플레이 패널의 온도가 높게 상승할 경우에 서브필드들 각각에서의 초기화 주기에 있어서, 각 셀에서의 방전 속도가 빨라지므로 상대적으로 큰 구동 전력이 사용되는 결과를 초래하고, 이에 따라 과도한 양의 벽전하들이 전극 라인들 주위에 형성되기 때문이다.According to the conventional discharge display apparatus as described above, when the temperature of the discharge display panel rises high, there is a problem in that the initialization operation in each of the subfields is not properly performed. This is because, in the initialization cycle in each of the subfields when the temperature of the discharge display panel rises high, the discharge speed in each cell is increased, resulting in the use of a relatively large driving power. Is because wall charges are formed around the electrode lines.
이와 같이 최대 계조 가중값을 가진 주기에서의 초기화 동작이 적절히 수행되지 못할 경우, 이어지는 어드레싱 주기에서의 동작이 부정확해짐에 따라 영상의 재현성에 나쁜 영향을 미치게 된다.If the initialization operation in the period having the maximum gray scale weight value is not properly performed as described above, the operation in the subsequent addressing period becomes inaccurate and adversely affects the reproducibility of the image.
본 발명의 목적은, 방전 디스플레이 패널의 구동 방법에 있어서, 효과적인 초기화를 수행함에 따라 디스플레이되는 영상의 재현성을 높일 수 있는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of increasing the reproducibility of a displayed image by performing an effective initialization in a method of driving a discharge display panel.
상기 목적을 이루기 위한 본 발명은, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 상기 서브필드들 각각이 초기화 주기, 어드레싱 주기, 및 방전-유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법으로서, 단계들 (a) 및 (b)를 포함한다. 단계 (a)에서는, 상기 방전 디스플레이 패널의 온도가 기준 온도보다 높지 않으면 상기 초기화 주기에서 기준 구동 전력이 사용된다. 단계 (b)에서는, 상기 방전 디스플레이 패널의 온도가 기준 온도보다 높으면 상기 초기화 주기에서 상기 기준 구동 전력보다 낮은 구동 전력이 사용되되, 상기 초기화 주기에서 상기 방전 디스플레이 패널의 전극 라인들로의 전압 인가가 중단되는 주기가 존재함에 의하여 상기 기준 구동 전력보다 낮은 구동 전력이 사용된다.According to an aspect of the present invention, a unit frame is divided into a plurality of subfields for time division gray scale display, and each of the subfields includes an initialization period, an addressing period, and a discharge-hold period. As a driving method, steps (a) and (b) are included. In step (a), if the temperature of the discharge display panel is not higher than the reference temperature, the reference driving power is used in the initialization period. In step (b), when the temperature of the discharge display panel is higher than the reference temperature, the driving power lower than the reference driving power is used in the initialization period, and in the initialization period, application of voltage to the electrode lines of the discharge display panel is performed. Due to the presence of a period of interruption, a drive power lower than the reference drive power is used.
본 발명의 상기 방전 디스플레이 패널의 구동 방법에 의하면, 상기 방전 디스플레이 패널의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행될 수 있다. 왜냐하면, 상기 방전 디스플레이 패널의 온도가 높게 상승할 경우에 서브필드들 각각에서의 초기화 주기에 있어서, 각 셀에서의 방전 속도가 빨라지는 반면에 상대적으로 낮은 구동 전력이 사용되므로, 적절한 양의 벽전하들이 전극 라인들 주위에 형성될 수 있기 때문이다. According to the driving method of the discharge display panel of the present invention, even if the temperature of the discharge display panel rises high, the initialization operation in each of the subfields can be properly performed. This is because when the temperature of the discharge display panel rises high, in the initializing period in each of the subfields, the discharge speed in each cell is increased while relatively low driving power is used, so that an appropriate amount of wall charges is used. Because they can be formed around the electrode lines.
이와 같이 방전 디스플레이 패널의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행됨에 따라, 이어지는 어드레싱 주기들에서의 동작이 보다 정확해진다. 이에 따라, 영상의 재현성이 높아질 수 있다.Even if the temperature of the discharge display panel rises as described above, the initialization operation in each of the subfields is properly performed, so that the operation in subsequent addressing cycles becomes more accurate. Accordingly, the reproducibility of the image can be increased.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.
도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서 3-전극 면방전 방식의 플라즈마 디스플레이 패널(1)의 구조를 보여준다. 도 2는 도 1의 플라즈마 디스플레이 패널(1)의 한 디스플레이 셀의 예를 보여준다.1 shows a structure of a
도 1 및 2를 참조하면, 본 발명의 일 실시예에 의한 3-전극 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11, 15), 제1 디스플레이 전극 라인들로서의 X 전극 라인들(X1, ..., Xn), 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다. 1 and 2, between the front and
어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 도포된다. The address electrode lines A R1 ,..., A Bm are formed in a predetermined pattern on the front side of the
제1 디스플레이 전극 라인들로서의 X 전극 라인들(X1, ..., Xn)과 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 교차되는 방향으로 앞쪽 글라스 기판(10)의 뒤쪽에서 교호하고 나란하게 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.X electrode lines X 1 , ..., X n as first display electrode lines and Y electrode lines Y 1 , ..., Y n as second display electrode lines are address electrode lines. It is formed alternately and side by side at the rear of the
이와 같은 방전 디스플레이 패널에 적용되는 구동 방법에서는, 초기화(initializing), 어드레싱(addressing), 및 방전-유지(discharge-sustaining) 주기들이 단위 서브필드에서 순차적으로 수행된다. 초기화 주기에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱 주기에서는, 선택된 디스플레이 셀들에 소정의 벽전압이 생성된다. 방전-유지 주기에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 주기에서 상기 벽전압이 형성된 디스플레이 셀들이 방전-유지 방전을 일으킨다. 이 방전-유지 주기에 있어서, 방전-유지 방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다. In the driving method applied to such a discharge display panel, initializing, addressing, and discharge-sustaining cycles are sequentially performed in the unit subfield. In the initialization cycle, the charge states of all display cells are uniform. In the addressing period, a predetermined wall voltage is generated in the selected display cells. In the discharge-hold period, a predetermined alternating voltage is applied to all the XY electrode line pairs so that the display cells in which the wall voltage is formed in the addressing period cause discharge-maintain discharge. In this discharge-maintenance cycle, plasma is formed in the
도 3을 참조하면, 도 1의 플라즈마 디스플레이 패널(1)의 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64), Y 구동부(65), 및 온도 센서(69)를 포함한다. Referring to FIG. 3, the driving apparatus of the
영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. The
제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호 및 온도 센서(69)로부터의 패널-온도 감지 신호(ST)에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 여기에서, 제어부(62)는, 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높지 않으면 서브필드들 각각의 초기화 주기에서 기준 구동 전력이 사용되도록 제어하고, 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높으면 초기화 주기에서 기준 구동 전력보다 낮은 구동 전력이 사용되도록 제어한다.The
이에 따라, 플라즈마 디스플레이 패널(1)의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행될 수 있다. 왜냐하면, 플라즈마 디스플레이 패널(1)의 온도가 높게 상승할 경우에 서브필드들 각각에서의 초기화 주기에 있어서, 각 셀에서의 방전 속도가 빨라지는 반면에 상대적으로 낮은 구동 전력이 사용되므로, 적절한 양의 벽전하들이 전극 라인들 주위에 형성될 수 있기 때문이다. 즉, 플라즈마 디스플레이 패널(1)의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행됨에 따라, 이어지는 어드레싱 주기들에서의 동작이 보다 정확해진다. 이에 따라, 영상의 재현성이 높아질 수 있다. 이와 관련된 내용은 도 4 내지 12를 참조하여 보다 상세히 설명될 것이다.Accordingly, even if the temperature of the
어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중 에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.The
도 4는 도 1의 플라즈마 디스플레이 패널(1)의 구동 방법을 보여준다. 4 illustrates a method of driving the
도 4를 참조하면, 모든 단위 프레임들 각각은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 분할된다. 또한, 각 서브필드(SF1, ..., SF8)는 초기화 주기(R1, ..., R8), 어드레싱 주기(A1, ..., A8), 및 방전-유지 주기(S1, ..., S8)로 분할된다. Referring to FIG. 4, each of all unit frames is divided into eight subfields SF 1 , SF 8 to realize time division gray scale display. In addition, each subfield SF 1 , ..., SF 8 has an initialization period R 1 , ..., R 8 , an addressing period A 1 , ..., A 8 , and a discharge-hold period. (S 1 , ..., S 8 ).
모든 디스플레이 셀들의 방전 조건들은 각 초기화 주기(R1, ..., R8)에서 균일해지면서 동시에 다음 주기에서 수행될 어드레싱에 적합해지도록 된다. The discharge conditions of all the display cells become uniform in each initialization period (R 1 , ..., R 8 ) while being suitable for addressing to be performed in the next period.
각 어드레싱 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, ..., ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전셀에서는 벽전하들이 형성되지 않는다. In each addressing period A 1 ,..., And A 8 , a display data signal is applied to the address electrode lines A R1 , ..., A Bm in FIG. 1 and at the same time, each Y electrode line Y 1 ,. ..., Y n ), the scanning pulses are sequentially applied. Accordingly, when a high level display data signal is applied while the scan pulse is applied, wall charges are formed by addressing discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell that is not.
각 방전-유지 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 방전-유지용 펄스가 교호하게 인가되어, 상응하는 어드레싱 주기(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다. 따라서 방전 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 방전-유지 주기(S1, ..., S8)의 길이에 비례한다. 단위 프레임에서 차지하는 방전-유지 주기(S1, ..., S8)의 길이는 255T(T는 단위 주기)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.In each discharge-hold period S 1 , ..., S 8 , all Y electrode lines Y 1 , ..., Y n and all X electrode lines X 1 , ..., X n The discharge-maintenance pulses are alternately applied to generate the display discharge in the discharge cells in which the wall charges are formed in the corresponding addressing periods A 1 , ..., A 8 . Therefore, the brightness of the discharge display panel is proportional to the length of the discharge-hold periods S 1 ,..., S 8 occupied in the unit frame. The length of the discharge-hold periods S 1 , ..., S 8 occupied in the unit frame is 255T (T is a unit period). Therefore, it can be displayed in 256 gray scales, even if it is not displayed once in a unit frame.
여기서, 제1 서브필드(SF1)의 방전-유지 주기(S1)에는 20에 상응하는 주기(1T)이, 제2 서브필드(SF2)의 방전-유지 주기(S2)에는 21에 상응하는 주기(2T)이, 제3 서브필드(SF3)의 방전-유지 주기(S3)에는 22에 상응하는 주기(4T)이, 제4 서브필드(SF4)의 방전-유지 주기(S4)에는 23에 상응하는 주기(8T)이, 제5 서브필드(SF5)의 방전-유지 주기(S5)에는 24에 상응하는 주기(16T)이, 제6 서브필드(SF6)의 방전-유지 주기(S6)에는 25에 상응하는 주기(32T)이, 제7 서브필드(SF7)의 방전-유지 주 기(S7)에는 26에 상응하는 주기(64T)이, 그리고 제8 서브필드(SF8)의 방전-유지 주기(S8)에는 27에 상응하는 주기(128T)이 각각 설정된다.Here, the
이에 따라, 8 개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다. Accordingly, if a subfield to be displayed among the eight subfields is appropriately selected, 256 gray levels may be displayed including all zero (zero) grays not displayed in any subfields.
각 초기화 주기(R1, ..., R8)에 있어서, 플라즈마 디스플레이 패널(도 3의 1)의 온도가 기준 온도보다 높지 않으면 기준 구동 전력이 사용되도록 제어하고, 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높으면 기준 구동 전력보다 낮은 구동 전력이 사용되도록 제어한다.In each initialization period (R 1 , ..., R 8 ), if the temperature of the plasma display panel (1 of FIG. 3) is not higher than the reference temperature, the reference driving power is controlled to be used, and the
이에 따라, 플라즈마 디스플레이 패널(1)의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행될 수 있다. 왜냐하면, 플라즈마 디스플레이 패널(1)의 온도가 높게 상승할 경우에 서브필드들(SF1 내지 SF8) 각각에서의 초기화 주기(R1 내지 R8)에 있어서, 각 셀에서의 방전 속도가 빨라지는 반면에 상대적으로 낮은 구동 전력이 사용되므로, 적절한 양의 벽전하들이 전극 라인들 주위에 형성될 수 있기 때문이다. 즉, 플라즈마 디스플레이 패널(1)의 온도가 높게 상승하더라도 서브필드들(SF1 내지 SF8) 각각에서의 초기화 동작이 적절히 수행됨에 따라, 이어지는 어드레싱 주기들(A1 내지 A8)에서의 동작이 보다 정확해진다. 이에 따라, 영상의 재현성이 높아질 수 있다. 이와 관련된 내용은 도 5 내지 12를 참조하여 보다 상세히 설명될 것이다.Accordingly, even if the temperature of the
도 5는, 도 1의 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높지 않은 경우, 도 4의 서브필드들(SF1 내지 SF8) 각각에 선택적으로 적용될 구동 신호들을 보여준다. 보다 상세하게는, 도 1의 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높지 않은 경우, 도 4의 어느 한 서브필드(SFA)와 또다른 서브필드(SFB)에서 플라즈마 디스플레이 패널(1)의 전극 라인들에 인가되는 구동 신호들을 보여준다. 상기 어느 한 서브필드(SFA)의 어드레싱 주기(A) 및 방전-유지 주기(S)에서의 구동 파형들은 상기 또다른 서브필드(SFB)에서의 것들과 같다. 도 5에서 참조부호 SAR1 .. ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX1..Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호를 가리킨다. 도 6은 도 5의 t3 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 t4 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 8은 도 5의 t8 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 9는 도 5의 t10 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 6 내지 9에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. FIG. 5 illustrates subfields SF 1 of FIG. 4 when the temperature of the
도 5 내지 7을 참조하여, 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높지 않은 경우, 도 4의 어느 한 서브필드(SFA)에서 도 1의 방전 디스플레이 패널(1)의 전극 라인들에 인가되는 구동 신호들을 설명하면 다음과 같다.In Figure 5, if the through 7, the temperature of the
어느 한 단위 서브필드(SFA)의 초기화 주기(RA)의 제1 주기(t1 ~ t2)에서는, 먼저 제1 디스플레이 전극 라인들로서의 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(VG)으로부터 제2 전압(VS)까지 연속적으로 상승된다. 여기에서, 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.In the first periods t 1 to t 2 of the initialization period R A of one unit subfield SF A , first the X electrode lines X 1 ,..., X as first display electrode lines. The voltage applied to n ) is continuously raised from the ground voltage V G to the second voltage V S. Here, the ground voltage V G is applied to the Y electrode lines Y 1 ,..., Y n as the second display electrode lines and the address electrode lines A R1 , ..., A Bm . do. Accordingly, between the X electrode lines (X 1 , ..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), and the X electrode lines (X 1 , ..., X) A weak discharge occurs between n ) and the address electrode lines A 1 , ..., A m , and negative wall charges are formed around the X electrode lines X 1 , ..., X n . .
제1 전압 상승 주기로서의 제2 주기(t2 ~ t3)에서는, 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)부터 제2 전압(VS)보다 제5 전압(VSET)만큼 더 높은 제1 전압(VSET+VS)까지 연속적으로 상승된 다. 여기에서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. 여기에서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 6 참조). In the second period t 2 to t 3 as the first voltage rising period, the voltage applied to the Y electrode lines Y 1 ,..., Y n as the second display electrode lines is the second voltage V. FIG. S ) is continuously raised from the first voltage V SET + V S higher by the fifth voltage V SET than the second voltage V S. Here, the ground voltage V G is applied to the X electrode lines X 1 ,..., X n and the address electrode lines A R1 ,..., A Bm . Accordingly, a weak discharge occurs between the Y electrode lines (Y 1 ,..., Y n ) and the X electrode lines (X 1 ,..., X n ), while the Y electrode lines (Y 1 , A weaker discharge occurs between ..., Y n ) and the address electrode lines A R1 , ..., A Bm . Here, Y electrode lines (Y 1, ..., Y n) and the address electrode lines (A R1, ..., A Bm ) than the discharge electrode line Y between the (Y 1, ..., Y n) and the X-electrode lines (X 1, ..., X n) because the discharge is stronger between is, the X electrode lines (X 1, ..., X n) of negative polarity wall around Because the charges were formed. Accordingly, many negative wall charges are formed around the Y electrode lines (Y 1 , ..., Y n ), and positive wall charges are formed around the X electrode lines (X 1 , ..., X n ). Are formed, and less positive wall charges are formed around the address electrode lines A R1 , ..., A Bm (see FIG. 6).
하강 주기로서의 제3 주기(t3 ~ t4)에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)로부터 접지 전압(VG)보다 낮은 제3 전압(VNF)까지 연속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)가 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 7 참조). 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전압(wall voltage)이 어드레스 전극 라인들(AR1, ..., ABm)의 벽전압보다 낮고 Y 전극 라인들(Y1, ..., Yn)의 벽전압보다 높아진다. 이에 따라, 이어지는 어드레싱 주기(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VSC _L)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 소멸한다(도 7 참조). In the third period t 3 to t 4 as the falling period, the Y electrode while the voltage applied to the X electrode lines X 1 ,..., X n is maintained at the second voltage V S. The voltage applied to the lines Y 1 , ..., Y n is continuously lowered from the second voltage V S to the third voltage V NF lower than the ground voltage V G. Here, the ground voltage V G is applied to the address electrode lines A R1 ,..., A Bm . Accordingly, due to the weak discharge between the X electrode lines (X 1 ,..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), the Y electrode lines (Y 1 ,. Some of the negative wall charges around..., Y n ) move around the X electrode lines X 1 ,..., X n (see FIG. 7). Accordingly, the wall voltage of the X electrode lines X 1 ,..., And X n is lower than the wall voltage of the address electrode lines A R1 , ..., A Bm and the Y electrode lines. It becomes higher than the wall voltage of (Y 1 , ..., Y n ). Accordingly, the addressing voltage V A -V SC _ L required for the counter discharge between the selected address electrode lines and the Y electrode line in the subsequent addressing period A may be lowered. Meanwhile, since the ground voltage V G is applied to all the address electrode lines A R1 ,..., And A Bm , the address electrode lines A R1 ,..., A Bm are X electrode lines ( Discharge is performed on X 1 , ..., X n ) and Y electrode lines (Y 1 , ..., Y n ), and due to the discharge, the address electrode lines (A R1 , ..., A) Bm ) the positive wall charges around it disappear (see FIG. 7).
이어지는 어드레싱 주기(A)에서, 어드레스 전극 라인들에 표시 데이터 신호가 인가되고, 제2 전압(VS)보다 낮은 제6 전압(VSC_H)로 바이어싱된 Y 전극 라인들(Y1, ..., Yn)에 접지 전압(VG)보다 낮은 제7 전압(VSC_L)의 주사 신호가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. In the addressing period A that follows, the display data signal is applied to the address electrode lines, and the Y electrode lines Y 1 ,... Biased to the sixth voltage V SC_H lower than the second voltage V S. , Y n ), as the scan signals of the seventh voltage V SC_L lower than the ground voltage V G are sequentially applied, smooth addressing may be performed.
각 어드레스 전극 라인(AR1, ..., ABm)에 인가되는 표시 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레싱 전압(VA)이, 그렇지 않을 경우에 접지 전압(VG)가 인가된다. 이에 따라 접지 전압(VG)의 주사 펄스가 인가되는 동안에 정극성 어드레싱 전압(VA)의 표시 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레싱 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기에서, 보다 정확하고 효과적인 어드레싱 방전을 위하여, X 전극 라인들(X1, ...Xn)에 제2 전압(VS)이 유지된다.The display data signal applied to each of the address electrode lines A R1 , ..., A Bm is applied with the positive addressing voltage V A when the display cell is selected and the ground voltage V G when the display cell is not selected. do. Accordingly, when the display data signal of the positive addressing voltage V A is applied while the scan pulse of the ground voltage V G is applied, wall charges are formed by the addressing discharge in the corresponding display cell. Wall charges do not form. Here, for a more accurate and effective addressing discharge, the second voltage V S is maintained at the X electrode lines X 1 , ... X n .
이어지는 방전-유지 주기(S)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 제2 전압(VS)의 방전-유지 펄스들이 교호하게 인가되어, 상응하는 어드레싱 주기(A)에서 벽전하들이 형성된 디스플레이 셀들에서 방전-유지를 위한 방전을 일으킨다. In the following discharge-sustaining period S , the discharge of the second voltage V S at all the Y electrode lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n . -Sustain pulses are applied alternately, producing a discharge for discharge-maintaining in the display cells in which wall charges are formed in the corresponding addressing period (A).
도 5, 8, 및 9를 참조하여, 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높지 않은 경우, 도 5의 또다른 서브필드(SFB)에서 도 1의 플라즈마 디스플레이 패널(1)의 전극 라인들에 인가되는 구동 신호들을 설명하면 다음과 같다.5, 8, and 9, when the temperature of the
상기 또다른 서브필드(SFB)의 초기화 주기(RB)의 제1 주기(t5 ~ t6)에서는, 먼저 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(VG)으로부터 제2 전압(VS)까지 연속적으로 상승된다. 여기에서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, 이전 서브필드의 방전-유지 주기(S)에서 유지 방전을 수행하였던 디스플레이 셀들에 있어 서, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성된다.In the first period t 5 to t 6 of the initialization period R B of the another subfield SF B , first, the voltage applied to the X electrode lines X 1 ,..., X n is It continuously rises from the ground voltage V G to the second voltage V S. Here, the ground voltage V G is applied to the Y electrode lines Y 1 ,..., Y n and the address electrode lines A R1 ..., A Bm . Accordingly, in the display cells that have performed sustain discharge in the discharge-sustainment period S of the previous subfield, the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ,. ..., Y n ) and the X electrode with a weak discharge occurring between the X electrode lines (X 1 , ..., X n ) and the address electrode lines (A 1 , ..., A m ) Negative wall charges are formed around the lines X 1 ,..., X n .
제2 전압 상승 주기로서의 제2 주기(t6 ~ t7)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)까지 연속적으로 상승된다. 여기에서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, 이전 서브필드의 방전-유지 주기(S)에서 유지 방전을 수행하였던 디스플레이 셀들의 Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 8 참조). In the second period t 6 to t 7 as the second voltage rising period, the voltage applied to the Y electrode lines Y 1 ,..., Y n is continuously raised to the second voltage V S. . Here, the ground voltage V G is applied to the X electrode lines X 1 ,..., X n and the address electrode lines A R1 ,..., A Bm . Accordingly, a large number of negative wall charges are formed around the Y electrode lines Y 1 ,..., And Y n of the display cells that have performed the sustain discharge in the discharge-sustainment period S of the previous subfield. Positive wall charges are formed around the electrode lines X 1 , ..., X n , and less positive wall charges are formed around the address electrode lines A R1 , ..., A Bm ( 8).
중간 주기로서의 제3 주기(t7 ~ t8)에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로 유지됨에 따라 적절한 안정화가 이루어질 수 있다. In the third period t 7 to t 8 as an intermediate period, proper stabilization is achieved as the voltage applied to the Y electrode lines Y 1 ,..., Y n is maintained at the second voltage V S. Can be.
하강 주기로서의 제4 주기(t8 ~ t10)에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)로부터 접지 전압(VG)보다 낮은 제7 전압(VSC _L)까지 연속 적으로 하강된다. 여기에서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)가 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 9 참조). 이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전압(wall voltage)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전압보다 낮고 Y 전극 라인들(Y1, ..., Yn)의 벽전압보다 높아진다. 이에 따라, 이어지는 어드레싱 주기(A)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압(VA-VG)이 낮아질 수 있다. 한편, 모든 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가되므로, 어드레스 전극 라인들(AR1, ..., ABm)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 대하여 방전을 수행하고, 이 방전으로 인하여 어드레스 전극 라인들(AR1, ..., ABm) 주위의 정극성의 벽전하들이 소멸한다(도 9 참조). In the fourth period t 8 to t 10 as the falling period, the Y electrode while the voltage applied to the X electrode lines X 1 ,..., X n is maintained at the second voltage V S. Voltages applied to the lines Y 1 , ..., Y n are continuously dropped from the second voltage V S to the seventh voltage V SC _L lower than the ground voltage V G. Here, the ground voltage V G is applied to the address electrode lines A R1 ,..., A Bm . Accordingly, due to the weak discharge between the X electrode lines (X 1 ,..., X n ) and the Y electrode lines (Y 1 , ..., Y n ), the Y electrode lines (Y 1 ,. Some of the negative wall charges around..., Y n ) move around the X electrode lines X 1 ,..., X n (see FIG. 9). Accordingly, the wall voltage of the X electrode lines X 1 , ..., X n is lower than the wall voltage of the address electrode lines A R1 , ..., A Bm and the Y electrode lines It becomes higher than the wall voltage of (Y 1 , ..., Y n ). As a result, the addressing voltage V A -V G required for the counter discharge between the selected address electrode lines and the Y electrode line in the following addressing period A may be lowered. Meanwhile, since the ground voltage V G is applied to all the address electrode lines A R1 ,..., And A Bm , the address electrode lines A R1 ,..., A Bm are X electrode lines ( Discharge is performed on X 1 , ..., X n ) and Y electrode lines (Y 1 , ..., Y n ), and due to the discharge, the address electrode lines (A R1 , ..., A) Bm ) the positive wall charges around it disappear (see FIG. 9).
도 10은, 도 1의 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높은 경우, 도 4의 서브필드들(SF1 내지 SF8) 각각에 선택적으로 적용될 구동 신호들을 보여준다. 도 11은 도 10의 제1 초기화 유형(RA)에서 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)에 인가되는 신호를 확대하여 보여준다. 도 12 는 도 10의 제2 초기화 유형(RB)에서 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)에 인가되는 신호를 확대하여 보여준다. 도 10에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 10의 구동 신호들이 도 5의 것들에 비하여 차이를 가진 주기들은 제1 초기화 유형(RA)에서의 제1 전압 상승 주기(t2 ~ t3) 및 제2 초기화 유형(RB)에서의 제2 전압 상승 주기(t2 ~ t3)에 해당한다. 따라서 상기 주기들만을 설명하면 다음과 같다.FIG. 10 illustrates subfields SF 1 of FIG. 4 when the temperature of the
제1 초기화 유형(RA)에서의 제1 전압 상승 주기(t2 ~ t3)에 있어서, 도 1의 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높은 경우, 도 5의 제1 전압 상승 주기(t2 ~ t3)에서 사용되었던 기준 구동 전력보다 낮은 구동 전력이 사용된다. 이를 위하여, 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(도 1의 Y1, ..., Yn)에 인가되는 전압이 제1 전압(VSET+VS)까지 불연속적으로 상승된다. 보다 상세하게는, 구동 전력의 인가 즉, 전압 인가가 중단되는 주기(t2A ~ t2B)가 존재한다(도 11 참조). In the first voltage rising period t 2 to t 3 of the first initialization type R A , when the temperature of the
위와 마찬가지로, 제2 초기화 유형(RB)에서의 제2 전압 상승 주기(t2 ~ t3)에 있어서, 도 1의 플라즈마 디스플레이 패널(1)의 온도가 기준 온도보다 높은 경우, 도 5의 제2 전압 상승 주기(t6 ~ t7)에서 사용되었던 기준 구동 전력보다 낮은 구동 전력이 사용된다. 이를 위하여, 제2 디스플레이 전극 라인들로서의 Y 전극 라인들 (도 1의 Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)까지 불연속적으로 상승된다. 보다 상세하게는, 구동 전력의 인가 즉, 전압 인가가 중단되는 주기(t6A ~ t6B)가 존재한다(도 12 참조). As above, when the temperature of the
도 13은 단위 프레임의 각 서브필드에서 도 5의 두 초기화 유형들(RA, RB) 및 도 10의 두 초기화 유형들(RA, RB)이 적용되는 예를 보여준다. 도 5, 10, 및 13을 참조하면, 이전 서브필드의 방전-유지 주기(S)가 상대적으로 긴 서브필드들(SF1, SF5 내지 SF8)의 초기화 주기들(R1, R5 내지 R8)에서 상기 제2 초기화 유형(RB)이 사용되고, 이전 서브필드의 방전-유지 주기(S)가 상대적으로 짧은 서브필드들(SF2 내지 SF4)의 초기화 주기들(R2 내지 R4)에서 상기 제1 초기화 유형(RB)이 사용된다. 이와 같이 적절하고 효과적인 초기화가 수행됨에 따라, 방전 디스플레이 장치의 콘트라스트 성능이 증진되고, 소비 전력이 절감되며, 수명이 연장될 수 있다. 13 shows an example in which two types of initialization of Figure 5 in each sub-field of a unit frame (R A, R B) and two types of initialization of Figure 10 (R A, R B) is applied. 5, 10, and 13, the initialization periods R 1 , R 5 through R 5 of the subfields SF 1 , SF 5 through SF 8 having a relatively long discharge-suspension period S of the previous subfield. In R 8 , the second initialization type R B is used, and the initialization periods R 2 to R of the subfields SF 2 to SF 4 in which the discharge-maintenance period S of the previous subfield is relatively short. In 4 ) the first initialization type R B is used. As such a proper and effective initialization is performed, the contrast performance of the discharge display device can be enhanced, the power consumption can be reduced, and the life can be extended.
이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 패널의 구동 방법에 의하면, 방전 디스플레이 패널의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행될 수 있다. 왜냐하면, 방전 디스플레이 패널의 온도가 높게 상승할 경우에 서브필드들 각각에서의 초기화 주기에 있어서, 각 셀에서의 방전 속도가 빨라지는 반면에 상대적으로 낮은 구동 전력이 사용되므로, 적절한 양의 벽전하들이 전극 라인들 주위에 형성될 수 있기 때문이다. As described above, according to the driving method of the discharge display panel according to the present invention, even if the temperature of the discharge display panel rises high, the initialization operation in each of the subfields can be properly performed. This is because in the initialization cycle in each of the subfields when the temperature of the discharge display panel rises high, the discharge speed in each cell is increased while relatively low driving power is used, so that an appropriate amount of wall charges is generated. This is because it can be formed around the electrode lines.
이와 같이 방전 디스플레이 패널의 온도가 높게 상승하더라도 서브필드들 각각에서의 초기화 동작이 적절히 수행됨에 따라, 이어지는 어드레싱 주기들에서의 동작이 보다 정확해진다. 이에 따라, 영상의 재현성이 높아질 수 있다.Even if the temperature of the discharge display panel rises as described above, the initialization operation in each of the subfields is properly performed, so that the operation in subsequent addressing cycles becomes more accurate. Accordingly, the reproducibility of the image can be increased.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050108508A KR100777726B1 (en) | 2005-11-14 | 2005-11-14 | Method for driving plasma display panel wherein effective resetting is performed |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050108508A KR100777726B1 (en) | 2005-11-14 | 2005-11-14 | Method for driving plasma display panel wherein effective resetting is performed |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070051080A KR20070051080A (en) | 2007-05-17 |
KR100777726B1 true KR100777726B1 (en) | 2007-11-19 |
Family
ID=38274361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050108508A KR100777726B1 (en) | 2005-11-14 | 2005-11-14 | Method for driving plasma display panel wherein effective resetting is performed |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100777726B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040094147A (en) * | 2003-05-02 | 2004-11-09 | 엘지전자 주식회사 | Apparatus And Method For Driving Of Plasma Display Panel |
KR20050094506A (en) * | 2004-03-23 | 2005-09-28 | 삼성에스디아이 주식회사 | Driving method of plasma display panel and plasma display device |
-
2005
- 2005-11-14 KR KR1020050108508A patent/KR100777726B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040094147A (en) * | 2003-05-02 | 2004-11-09 | 엘지전자 주식회사 | Apparatus And Method For Driving Of Plasma Display Panel |
KR20050094506A (en) * | 2004-03-23 | 2005-09-28 | 삼성에스디아이 주식회사 | Driving method of plasma display panel and plasma display device |
Also Published As
Publication number | Publication date |
---|---|
KR20070051080A (en) | 2007-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100581899B1 (en) | Method for driving discharge display panel by address-display mixing | |
US20050122285A1 (en) | Method of driving discharge display panel by address-display mixing | |
KR100502355B1 (en) | Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method | |
KR100777726B1 (en) | Method for driving plasma display panel wherein effective resetting is performed | |
KR100581873B1 (en) | Method for driving discharge display panel by address-display mixing | |
KR100730160B1 (en) | Method for driving plasma display panel wherein effective resetting is performed | |
KR100829749B1 (en) | Method of driving discharge display panel for effective addressing | |
KR100467694B1 (en) | Method of driving plasma display panel wherein initialization steps are effectively performed | |
KR100573113B1 (en) | Method for driving plasma display panel wherein effective resetting is performed | |
KR100603394B1 (en) | Method for expanding gray level of plasma display panel | |
KR100719565B1 (en) | Method for driving plasma display panel wherein linearity of low gray-scale display is improved | |
KR100573125B1 (en) | Method of driving plat-panel display panel for stabilized display-sustaining discharge | |
KR100581892B1 (en) | Method of driving plat-panel display panel wherein low gray-scale data are effciently displayed | |
KR100537610B1 (en) | Method of driving plasma display panel wherein frequency of display sustain pulses varies | |
KR100544124B1 (en) | Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method | |
KR100708728B1 (en) | Method of driving discharge display panel for accurate addressing discharge | |
KR100741119B1 (en) | Method for driving discharge display panel according to cumulative drive time | |
KR100637173B1 (en) | Method for expanding gray level of plasma display panel | |
KR100719581B1 (en) | Method of driving plasma display panel | |
KR100647674B1 (en) | Method for plasma display device being addressed by middle electrode lines | |
KR20070094093A (en) | Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area | |
KR100603372B1 (en) | Method for driving plasma display panel which is selectively reset | |
KR100581962B1 (en) | Method for plasma display device being addressed by middle electrode lines | |
KR20050106550A (en) | Method for driving plasma display panel wherein effective resetting is performed | |
KR20060027510A (en) | Discharge display apparatus wherein effective resetting is performed |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
LAPS | Lapse due to unpaid annual fee |