KR100741119B1 - Method for driving discharge display panel according to cumulative drive time - Google Patents

Method for driving discharge display panel according to cumulative drive time Download PDF

Info

Publication number
KR100741119B1
KR100741119B1 KR1020060024295A KR20060024295A KR100741119B1 KR 100741119 B1 KR100741119 B1 KR 100741119B1 KR 1020060024295 A KR1020060024295 A KR 1020060024295A KR 20060024295 A KR20060024295 A KR 20060024295A KR 100741119 B1 KR100741119 B1 KR 100741119B1
Authority
KR
South Korea
Prior art keywords
electrode lines
display panel
sustain
address electrode
discharge display
Prior art date
Application number
KR1020060024295A
Other languages
Korean (ko)
Inventor
강태경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060024295A priority Critical patent/KR100741119B1/en
Application granted granted Critical
Publication of KR100741119B1 publication Critical patent/KR100741119B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0254Control of polarity reversal in general, other than for liquid crystal displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A method for driving a discharge display panel according to an accumulated driving time is provided to extend lifespan of a green phosphor layer by reducing colliding ions on the green phosphor layer. A unit frame of image data is divided into plural sub-fields. Each of the sub-fields is divided into reset, address, and sustain periods, such that a discharge display panel is driven according to the periods(S2). Sustain pulses are alternately supplied to the sustain and scan electrode lines during the sustain period. When an accumulated driving time of the discharge display panel exceeds a predetermined time(S3), a bias voltage level with the same polarity as the sustain pulses is supplied to green address electrode lines of the address electrode lines during the sustain period(S4).

Description

누적 구동 시간에 따른 방전 표시 패널의 구동 방법{Method for driving discharge display panel according to cumulative drive time}Method for driving discharge display panel according to cumulative drive time}

도 1은 본 발명의 일 실시예에 의하여 구동되는 방전 표시 패널로서 3-전극 면방전 방식의 플라즈마 표시 패널의 구조를 보여주는 내부 사시도이다.1 is a perspective view illustrating an internal structure of a three-electrode surface discharge plasma display panel as a discharge display panel driven by an embodiment of the present invention.

도 2는 도 1의 플라즈마 표시 패널의 한 방전 셀의 예를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating an example of one discharge cell of the plasma display panel of FIG. 1.

도 3은 도 1의 플라즈마 표시 패널이 구동되는 방식을 보여주는 타이밍도이다.3 is a timing diagram illustrating a method of driving the plasma display panel of FIG. 1.

도 4는 본 발명의 일 실시예를 수행하는 도 1의 플라즈마 표시 패널의 구동 장치를 보여주는 블록도이다.4 is a block diagram illustrating a driving apparatus of the plasma display panel of FIG. 1 according to an exemplary embodiment of the present invention.

도 5는 도 4의 논리 제어부의 제어 알고리듬을 보여주는 흐름도이다.5 is a flowchart illustrating a control algorithm of the logic controller of FIG. 4.

도 6은, 도 1의 플라즈마 표시 패널의 누적 구동 시간이 설정 시간을 경과하지 않은 경우, 도 3의 단위 프레임의 어느 한 서브필드에서 사용되는 구동 신호들을 보여주는 파형도이다. FIG. 6 is a waveform diagram illustrating driving signals used in any subfield of the unit frame of FIG. 3 when the accumulated driving time of the plasma display panel of FIG. 1 does not pass the set time.

도 7은 도 6의 t5 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여주는 단면도이다.FIG. 7 is a cross-sectional view illustrating a wall charge distribution of one discharge cell at time t 5 of FIG. 6.

도 8은 도 6의 t8 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여주는 단면도이다.Figure 8 is a cross-sectional view of the one wall charge distribution of a discharge cell at the time t 8 in FIG.

도 9는, 도 1의 플라즈마 표시 패널의 누적 구동 시간이 설정 시간을 경과한 경우, 도 3의 단위 프레임의 어느 한 서브필드에서 사용되는 구동 신호들을 보여주는 파형도이다. FIG. 9 is a waveform diagram illustrating driving signals used in any subfield of the unit frame of FIG. 3 when the cumulative driving time of the plasma display panel of FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1...방전 표시 패널, 10...앞쪽 글라스 기판,1 ... discharge display panel, 10 ... front glass substrate,

11, 15...유전체층, 12...보호층,11, 15 dielectric layer, 12 protective layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., Xn ... X electrode line, Y 1 , ..., Yn ... Y electrode line,

AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,A R1 , ..., A Bm ... address electrode line, X na , Y na ... transparent electrode line,

Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브필드,X nb , Y nb ... metal electrode lines, SF1, ... SF8 ... subfield,

SY...Y 구동 제어 신호, VG...접지 전위,S Y ... Y drive control signal, V G ... ground potential,

SX...X 구동 제어 신호, SA...어드레스 구동 제어 신호, S X ... X drive control signal, S A ... address drive control signal,

52...논리 제어부, 53...어드레스 구동부, 52 logic controller, 53 address drive,

54...X 구동부, 55...Y 구동부, 54 ... X drive, 55 ... Y drive,

56...영상 처리부, S...리셋 주기. 56 ... image processing unit, S ... reset cycle.

본 발명은, 방전 표시 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 서로 대향 이격된 앞쪽 기판과 뒤쪽 기판을 갖고, 이 기판들 사이에 유지 전극 라인들 및 주사 전극 라인들이 서로 교호하고 나란하게 형성되며, 어드레스 전극 라인들이 유지 전극 라인들 및 주사 전극 라인들에 대하여 교차되게 형성되는 방전 표시 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a discharge display panel, and more particularly, having a front substrate and a rear substrate opposed to each other, wherein the sustain electrode lines and the scan electrode lines are alternately and side by side. And a method of driving a discharge display panel in which address electrode lines are formed to cross the storage electrode lines and the scan electrode lines.

통상적인 방전 표시 장치 예를 들어, 미국 특허 제5,541,618호의 플라즈마 표시 장치에서는, 단위 프레임이 시분할 계조 표시를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 리셋 주기, 어드레싱 주기, 및 유지 주기를 포함한다. 서브필드들 각각은 고유한 계조 가중값을 가지며, 이 계조 가중값에 비례하여 유지 주기가 설정된다. In a typical discharge display device, for example, the plasma display device of US Pat. No. 5,541,618, a unit frame is divided into a plurality of subfields for time division gray scale display, and each of the subfields is a reset period, an addressing period, and a sustain period. It includes. Each of the subfields has a unique gray scale weight value, and a maintenance period is set in proportion to the gray scale weight value.

한편, 어드레스 전극 라인들은 적색용 어드레스 전극 라인들, 녹색용 어드레스 전극 라인들, 및 청색용 어드레스 전극 라인들로 구분된다. 적색용 어드레스 전극 라인들은 유전체를 사이에 두고 적색 형광층과 대면된다. 녹색용 어드레스 전극 라인들은 유전체를 사이에 두고 녹색 형광층과 대면된다. 청색용 어드레스 전극 라인들은 유전체를 사이에 두고 청색 형광층과 대면된다. Meanwhile, the address electrode lines are divided into red address electrode lines, green address electrode lines, and blue address electrode lines. The red address electrode lines face the red fluorescent layer with a dielectric interposed therebetween. The green address electrode lines face the green fluorescent layer with a dielectric interposed therebetween. The blue address electrode lines face the blue fluorescent layer with a dielectric interposed therebetween.

여기에서, 녹색 형광층의 경우, 그 특성상 방전 시에 이온들의 충격에 대한 내구성이 상대적으로 약하여 누적 구동 시간에서의 어느 한 시점에서부터는 녹색 형광층의 특성이 열화되기 시작한다. 이에 따라, 녹색 형광층의 수명이 짧아지고, 표시 색상들 사이의 균형이 점점 틀어짐으로 인하여 표시 영상의 재현성이 떨어진다. Here, in the case of the green fluorescent layer, the durability of the impact of ions during discharge is relatively weak due to its characteristics, and the characteristic of the green fluorescent layer starts to deteriorate from one point in the cumulative driving time. Accordingly, the lifespan of the green fluorescent layer is shortened, and the balance between the display colors is gradually changed, thereby reducing the reproducibility of the display image.

본 발명의 목적은, 녹색 형광층의 수명을 연장시키고, 표시 색상들 사이의 균형을 유지시킴으로 인하여 표시 영상의 재현성을 높일 수 있는 방전 표시 패널의 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of driving a discharge display panel which can increase the reproducibility of a display image by extending the life of the green fluorescent layer and maintaining a balance between display colors.

상기 목적을 이루기 위한 본 발명은, 서로 대향 이격된 앞쪽 기판과 뒤쪽 기판을 갖고, 상기 기판들 사이에 유지 전극 라인들 및 주사 전극 라인들이 서로 교호하고 나란하게 형성되며, 어드레스 전극 라인들이 상기 유지 전극 라인들 및 주사 전극 라인들에 대하여 교차되게 형성되는 방전 표시 패널의 구동 방법에 있어서, 패널 구동 단계 및 바이어스 인가 단계를 포함한다.In order to achieve the above object, the present invention has a front substrate and a rear substrate spaced apart from each other, wherein sustain electrode lines and scan electrode lines are alternately and parallel to each other, and address electrode lines are formed on the sustain electrode. A driving method of a discharge display panel which is formed to cross the lines and the scan electrode lines, the method comprising a panel driving step and a bias applying step.

상기 패널 구동 단계에서는, 영상 데이터의 단위 프레임이 복수의 서브필드들로 구분되고, 상기 서브필드들 각각이 리셋 주기, 어드레싱 주기, 및 유지 주기로 구분되어 상기 방전 표시 패널이 구동된다.In the panel driving step, the unit frame of the image data is divided into a plurality of subfields, and each of the subfields is divided into a reset period, an addressing period, and a sustain period to drive the discharge display panel.

상기 바이어스 인가 단계에서는, 상기 유지 주기에서 상기 유지 전극 라인들 및 주사 전극 라인들에 교호하게 유지 펄스들이 인가되되, 상기 방전 표시 패널의 누적 구동 시간이 설정 시간을 경과하면, 상기 유지 주기에서 상기 유지 펄스들과 동일한 극성의 바이어스 전위가 상기 어드레스 전극 라인들 중에서 녹색용 어드레 스 전극 라인들에 인가된다.In the bias applying step, sustain pulses are alternately applied to the sustain electrode lines and the scan electrode lines in the sustain period. When the accumulated driving time of the discharge display panel has passed a set time, the sustain period is maintained in the sustain period. A bias potential of the same polarity as the pulses is applied to the green address electrode lines among the address electrode lines.

본 발명의 상기 방전 표시 패널의 구동 방법에 의하면, 상기 방전 표시 패널의 누적 구동 시간이 설정 시간을 경과하면, 상기 유지 주기에서 상기 유지 전극 라인들과 주사 전극 라인들 사이의 방전으로 인한 이온들 중에서 상기 녹색용 어드레스 전극 라인들에 대면하는 녹색 형광층에 충돌하는 이온들이 줄어든다.According to the driving method of the discharge display panel of the present invention, when the cumulative driving time of the discharge display panel passes a set time, among the ions due to the discharge between the sustain electrode lines and the scan electrode lines in the sustain period. Ions that collide with the green fluorescent layer facing the green address electrode lines are reduced.

이에 따라, 녹색 형광층의 수명이 연장되고, 표시 색상들 사이의 균형이 유지됨으로 인하여 표시 영상의 재현성이 높아질 수 있다.As a result, the lifespan of the green fluorescent layer is extended and the balance between the display colors is maintained, thereby increasing the reproducibility of the display image.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 1은 본 발명의 일 실시예에 의하여 구동되는 방전 표시 패널로서 3-전극 면방전 방식의 플라즈마 표시 패널(1)의 구조를 보여준다. 도 2는 도 1의 플라즈마 표시 패널(1)의 한 방전 셀의 예를 보여준다.FIG. 1 shows the structure of a three-electrode surface discharge plasma display panel 1 as a discharge display panel driven by an embodiment of the present invention. FIG. 2 shows an example of one discharge cell of the plasma display panel 1 of FIG. 1.

도 1 및 2를 참조하면, 본 발명의 일 실시예에 의한 3-전극 면방전 플라즈마 표시 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1 내지 ABm), 유전체층(11, 15), 유지 전극 라인들로서의 X 전극 라인들(X1 내지 Xn), 주사 전극 라인들로서의 Y 전극 라인들(Y1 내지 Yn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다. 1 and 2, between the front and rear glass substrates 10 and 13 of the 3-electrode surface discharge plasma display panel 1 according to an embodiment of the present invention, the address electrode lines A R1. A Bm ), dielectric layers 11 and 15, X electrode lines X 1 to X n as sustain electrode lines, and Y electrode lines Y 1 as scan electrode lines. To Y n ), the phosphor 16, the partition 17, and the magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(AR1 내지 ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1 내지 ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레 스 전극 라인들(AR1 내지 ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전 셀의 방전 영역을 구획하고 각 방전 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 도포된다. Address electrode lines A R1 To A Bm ) are formed in a predetermined pattern on the front side of the rear glass substrate 13. Lower dielectric layer 15 has address electrode lines A R1. To A Bm ) in front of the entire surface. In front of the lower dielectric layer 15, barrier ribs 17 are formed in the address electrode lines A R1. To A Bm ). These partitions 17 function to partition the discharge area of each discharge cell and prevent optical cross talk between each discharge cell. The fluorescent layer 16 is applied between the partition walls 17.

유지 전극 라인들로서의 X 전극 라인들(X1 내지 Xn)과 주사 전극 라인들로서의 Y 전극 라인들(Y1 내지 Yn)은 어드레스 전극 라인들(AR1 내지 ABm)과 교차되는 방향으로 앞쪽 글라스 기판(10)의 뒤쪽에서 교호하고 나란하게 형성된다. 각 교차점은 상응하는 방전 셀을 설정한다. 각 X 전극 라인(X1 내지 Xn)과 각 Y 전극 라인(Y1 내지 Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 3의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X1 내지 Xn)과 Y 전극 라인들(Y1 내지 Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.X electrode lines X 1 as sustain electrode lines To X n and Y electrode lines Y 1 as scan electrode lines To Y n are the address electrode lines A R1. To A Bm ) are formed alternately and side by side at the rear of the front glass substrate 10 in a direction intersecting with. Each intersection sets a corresponding discharge cell. Each X electrode line (X 1 To Xn) and each Y electrode line (Y 1). To Y n ) is a combination of a transparent electrode line (X na , Y na of FIG. 3) of a transparent conductive material such as indium tin oxide (ITO), and a metal electrode line (X nb , Y nb of FIG. 2) to increase conductivity. It is formed. The front dielectric layer 11 has X electrode lines X 1. To X n and the Y electrode lines Y 1. To Y n ), the entire surface is applied and formed. A protective layer 12 for protecting the panel 1 from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying the entire surface to the back of the front dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 방전 표시 패널에 적용되는 구동 방법에서는, 리셋(reset), 어드레싱(addressing), 및 유지(sustaining) 주기들이 단위 서브필드에서 순차적으로 수행된다. 리셋 주기에서는 모든 방전 셀들의 전하 상태들이 어드레싱 주기에 적합하도록 균일해진다. 어드레싱 주기에서는, 선택된 방전 셀들에 소정의 벽전위가 생성된다. 유지 주기에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 주기에서 상기 벽전위가 형성된 방전 셀들이 유지 방전을 일으킨다. 이 유지 주기에 있어서, 유지 방전을 일으키는 선택된 방전 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다. In the driving method applied to such a discharge display panel, reset, addressing, and sustaining cycles are sequentially performed in the unit subfield. In the reset period, the charge states of all the discharge cells become uniform to suit the addressing period. In the addressing period, a predetermined wall potential is generated in the selected discharge cells. In the sustain period, a predetermined alternating voltage is applied to all the XY electrode line pairs, so that the discharge cells in which the wall potential is formed in the addressing period cause sustain discharge. In this sustain period, a plasma is formed in the discharge space 14 of the selected discharge cells causing the sustain discharge, that is, the gas layer, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light.

도 3은 도 1의 플라즈마 표시 패널(1)이 구동되는 방식을 보여준다. 도 3을 참조하면, 모든 단위 프레임들 각각은 시분할 계조 표시를 실현하기 위하여 계조 가중값이 낮은 순서에 따라 8 개의 서브필드들(SF1 내지 SF8)로 구분된다. 또한, 각 서브필드(SF1 내지 SF8)는 리셋 주기(R1 내지 R8), 어드레싱 주기(A1 내지 A8), 및 유지 주기(S1 내지 S8)로 구분된다. 3 illustrates a method in which the plasma display panel 1 of FIG. 1 is driven. Referring to FIG. 3, each of the unit frames has eight subfields SF1 in the order of decreasing gray scale weight values in order to realize time division gray scale display. To SF8). In addition, each subfield SF1 To SF8 are reset periods R1. To R8), the addressing period A1 To A8), and the maintenance period S1 To S8).

모든 방전 셀들의 방전 조건들은 각 리셋 주기(R1 내지 R8)에서 균일해지면서 동시에 다음 주기에서 수행될 어드레싱에 적합해지도록 된다. The discharge conditions of all the discharge cells are each reset period R1. To R8) to be uniform and at the same time suitable for addressing to be performed in the next cycle.

각 어드레싱 주기(A1 내지 A8)에서는, 어드레스 전극 라인들(도 1의 AR1 내지 ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1 내지 Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전 셀에서 어드레싱 방전에 의하여 설정 값 이상의 벽전위들이 형성되며, 그렇지 않은 방전 셀에서는 설정 값 이상의 벽전위들이 형성되지 않는다. Each addressing cycle (A1 From A8 to A8, the address electrode lines (A R1 in FIG. 1). To A Bm and a display data signal is applied to each Y electrode line Y 1. To Y n ) are sequentially applied. Accordingly, when a high level display data signal is applied while the scan pulse is applied, wall potentials greater than or equal to the set value are formed by addressing discharge in the corresponding discharge cells, and wall potentials greater than or equal to the set value are not formed in the discharge cells that are not.

각 유지 주기(S1 내지 S8)에서는, 모든 Y 전극 라인들(Y1 내지 Yn)과 모든 X 전극 라인들(X1 내지 Xn)에 유지 펄스가 교호하게 인가되어, 상응하는 어드레싱 주기(A1 내지 A8)에서 설정 값 이상의 벽전위들이 형성되었던 방전셀들에서 표시 방전을 일으킨다. 따라서 어느 한 방전 셀의 출력 휘도는 단위 프레임에서 차지하는 유지 주기(S1 내지 S8)의 길이에 비례한다. 본 실시예의 경우, 단위 프레임에서 차지하는 유지 주기(S1 내지 S8)의 길이는 255T(T는 단위 주기)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.Each maintenance cycle (S1 To S8, all Y electrode lines Y 1. To Y n ) and all X electrode lines (X 1) To X n ), the sustain pulse is alternately applied, so that the corresponding addressing period A1 To A8), display discharge is caused in the discharge cells in which wall potentials above the set value were formed. Therefore, the sustaining period S1 occupies the output luminance of one discharge cell in the unit frame. To the length of S8). In the present embodiment, the sustain period (S1) occupies in the unit frame To S8) is 255T (T is a unit period). Therefore, it can be displayed in 256 gray scales, even if it is not displayed once in a unit frame.

여기에서, 제1 서브필드(SF1)의 유지 주기(S1)에는 20에 상응하는 시간(1T)이, 제2 서브필드(SF2)의 유지 주기(S2)에는 21에 상응하는 시간(2T)이, 제3 서브필드(SF3)의 유지 주기(S3)에는 22에 상응하는 시간(4T)이, 제4 서브필드(SF4)의 유지 주기(S4)에는 23에 상응하는 시간(8T)이, 제5 서브필드(SF5)의 유지 주기(S5)에는 24에 상응하는 시간(16T)이, 제6 서브필드(SF6)의 유지 주기(S6)에는 25에 상응하는 시간(32T)이, 제7 서브필드(SF7)의 유지 주기(S7)에는 26에 상응하는 시간(64T)이, 그리고 제8 서브필드(SF8)의 유지 주기(S8)에는 27에 상응하는 시간(128T)이 각각 설정된다.Here, the time 1T corresponding to 2 0 corresponds to the sustain period S 1 of the first subfield SF 1 , and the time 1T corresponds to 2 1 to the sustain period S 2 of the second subfield SF 2 . In the holding period S 3 of the third subfield SF 3 , the time 2T is set to be a time 4T corresponding to 2 2 , and in the holding period S 4 of the fourth subfield SF 4 . A time period 8T corresponding to 2 3 , a time period 16T corresponding to 2 4 , and a sustain period of the sixth subfield SF 6 are maintained in the sustain period S 5 of the fifth subfield SF 5 . S 6 ) has a time 32T corresponding to 2 5 , a holding period S 7 of the seventh subfield SF 7 has a time 64T corresponding to 2 6 , and an eighth subfield SF 8. In the sustain period (S 8 ) of), time 128T corresponding to 2 7 is set, respectively.

이에 따라, 8 개의 서브필드들(SF1 내지 SF8) 중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 표시가 수행될 수 있다. Accordingly, eight subfields SF 1 From SF 8 ), if a subfield to be displayed is appropriately selected, display of 256 gray levels can be performed including all zero (zero) gray levels that are not displayed in any subfields.

도 4를 참조하면, 본 발명의 일 실시예를 수행하는 도 1의 플라즈마 표시 패널(1)의 구동 장치는 영상 처리부(56), 논리 제어부(52), 어드레스 구동부(53), X 구동부(54), 및 Y 구동부(55)를 포함한다. Referring to FIG. 4, an apparatus for driving the plasma display panel 1 of FIG. 1 according to an exemplary embodiment of the present invention may include an image processor 56, a logic controller 52, an address driver 53, and an X driver 54. ), And the Y driver 55.

영상 처리부(56)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. The image processing unit 56 converts an external analog image signal into a digital signal to convert an internal image signal, for example, 8-bit red (R), green (G), and blue (B) image data, a clock signal, vertical and horizontal, respectively. Generate sync signals.

논리 제어부(52)는 영상 처리부(56)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. The logic controller 52 generates driving control signals S A , S Y , and S X according to an internal image signal from the image processor 56.

어드레스 구동부(53)는, 논리 제어부(52)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 어드레스 신호들(SA)을 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들(도 1의 AR1 내지 ABm)에 인가한다. The address driver 53 generates the display data signal by processing the address signals S A among the drive control signals S A , S Y , and S X from the logic controller 52, and generates the displayed data. Signal to the address electrode lines (A R1 of FIG. To A Bm ).

X 구동부(54)는 논리 제어부(52)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 X 구동 제어 신호들(SX)에 따라 유지 전극 라인들로서의 X 전극 라인들(도 1의 X1 내지 Xn)을 구동한다. The X driver 54 drives the control signal from the logic controller (52) (S A, S Y, S X) from among the X driving control signal to the X electrode lines as a sustain electrode line according to the (S X) (Fig. Drive 1 X 1 to X n ).

Y 구동부(55)는 논리 제어부(52)로부터의 구동 제어 신호들(SA, SY, SX) 중에서 Y 구동 제어 신호(SY)에 따라 주사 전극 라인들로서의 Y 전극 라인들(도 1의 Y1 내지 Yn)을 구동한다.The Y driver 55 includes Y electrode lines as scan electrode lines according to the Y drive control signal S Y among the drive control signals S A , S Y , and S X from the logic controller 52 (FIG. 1). Y 1 To Y n ).

도 5는 도 4의 논리 제어부(52)의 제어 알고리듬을 보여준다. 도 4 및 5를 참조하여, 논리 제어부(52)의 제어 알고리듬을 설명하면 다음과 같다.5 shows a control algorithm of the logic controller 52 of FIG. 4 and 5, the control algorithm of the logic controller 52 will be described.

논리 제어부(52)에 전원이 인가되면, 논리 제어부(52)는 플라즈마 표시 패널(1)의 누적 구동 시간을 측정하기 위하여 내부적인 누적 타이머를 온(On)시킨다(단계 S1).When power is applied to the logic controller 52, the logic controller 52 turns on the internal accumulation timer to measure the cumulative driving time of the plasma display panel 1 (step S1).

다음에, 논리 제어부(52)는 영상 처리부(56)로부터의 내부 영상 신호에 따라 플라즈마 표시 패널(1)의 구동을 수행한다(단계 S2). 즉, 논리 제어부(52)는 영상 처리부(56)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킴으로써 어드레스 구동부(53), X 구동부(54), 및 Y 구동부(55)를 동작시킨다.Next, the logic controller 52 drives the plasma display panel 1 in accordance with the internal image signal from the image processor 56 (step S2). That is, the logic controller 52 generates the drive control signals S A , S Y , and S X according to the internal image signal from the image processor 56, thereby causing the address driver 53, the X driver 54, and The Y driver 55 is operated.

한편, 논리 제어부(52)는, 내부적인 누적 타이머로부터의 구동 시간이 설정 시간(신뢰성 시험에 의함)으로서의 1200 시간을 경과하면(단계 S3), 어드레스 구동부(53)를 제어함에 의하여, 유지 주기들(도 3의 S1 내지 S8)에서 유지 펄스들과 동일한 극성의 바이어스 전위를 녹색용 어드레스 전극 라인들(도 1의 AG1 내지 AGm)에 인가한다(단계 S4).On the other hand, when the driving time from the internal cumulative timer passes 1200 hours as the set time (by the reliability test) (step S3), the logic controller 52 controls the address driver 53 to maintain the maintenance periods. (S1 of FIG. 3 To S8), the bias potential of the same polarity as the sustain pulses is changed to the green address electrode lines (A G1 in FIG. 1). To A Gm ) (step S4).

상기 단계들 S2 내지 S4는 외부적인 종료 신호가 발생될 때까지 계속 수행된 다(단계 S5).Steps S2 to S4 are continued until an external end signal is generated (step S5).

상기 종료 신호가 발생되면, 논리 제어부(52)는 플라즈마 표시 패널(1)의 구동을 종료한다(단계 S6). 즉, 논리 제어부(52)는 어드레스 구동부(53), X 구동부(54), 및 Y 구동부(55)의 구동 동작을 종료시킨다. 또한, 논리 제어부(52)는 내부적인 누적 타이머를 오프시킨다(단계 S7). When the end signal is generated, the logic controller 52 ends the driving of the plasma display panel 1 (step S6). That is, the logic controller 52 terminates the driving operation of the address driver 53, the X driver 54, and the Y driver 55. The logic controller 52 also turns off the internal cumulative timer (step S7).

상기와 같은 논리 제어부(52)의 제어 알고리듬에 의하면, 플라즈마 표시 패널(1)의 누적 구동 시간이 설정 시간으로서의 1200 시간을 경과하면, 유지 주기들(도 3의 S1 내지 S8)에서 X 전극 라인들(도 1의 X1 내지 Xn)과 Y 전극 라인들(도 1의 Y1 내지 Yn) 사이의 방전으로 인한 이온들 중에서 녹색용 어드레스 전극 라인들(도 1의 AG1 내지 AGm)에 대면하는 녹색 형광층에 충돌하는 이온들이 줄어든다.According to the control algorithm of the logic controller 52 as described above, when the cumulative driving time of the plasma display panel 1 passes 1200 hours as the set time, the maintenance periods (S1 in FIG. 3). To S8) X electrode lines (X 1 in FIG. 1) To X n ) and the address electrode lines for green (A G1 in FIG. 1) among the ions due to the discharge between the Y electrode lines (Y 1 to Y n in FIG. 1). Ions impinging on the green fluorescent layer facing to A Gm ) are reduced.

이에 따라, 녹색 형광층의 수명이 연장되고, 표시 색상들 사이의 균형이 유지됨으로 인하여 표시 영상의 재현성이 높아질 수 있다. 이와 관련된 기술이 이하에서 보다 상세히 설명된다.As a result, the lifespan of the green fluorescent layer is extended and the balance between the display colors is maintained, thereby increasing the reproducibility of the display image. Techniques related to this are described in more detail below.

도 6은, 도 1의 플라즈마 표시 패널(1)의 누적 구동 시간이 설정 시간을 경과하지 않은 경우, 도 3의 단위 프레임의 어느 한 서브필드(SF)에서 사용되는 구동 신호들을 보여준다. 도 6에서 참조부호 SAR1..ARm은 적색용 어드레스 전극 라인들(도 1의 AR1 내지 ARm)에 인가되는 구동 신호들을 가리킨다. SAG1 .. AGm은 녹색용 어드레스 전극 라인들(도 1의 AG1 내지 AGm)에 인가되는 구동 신호들을 가리킨다. SAB1 .. ABm은 청색용 어드레스 전극 라인들(도 1의 AB1 내지 ABm)에 인가되는 구동 신호들을 가리킨다. SX1 .. Xn은 X 전극 라인들(도 1의 X1 내지 Xn)에 인가되는 구동 신호를 가리킨다. SY1 내지 SYn은 각 Y 전극 라인(도 1의 Y1 내지 Yn)에 인가되는 구동 신호들을 가리킨다. 도 7은 도 6의 t5 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여준다. 도 8은 도 6의 t8 시점에서의 어느 한 방전 셀의 벽전하 분포를 보여준다. 도 7 및 8에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. FIG. 6 illustrates driving signals used in one subfield SF of the unit frame of FIG. 3 when the cumulative driving time of the plasma display panel 1 of FIG. 1 does not pass the set time. In FIG. 6, reference numeral S AR1 ..ARm denotes red address electrode lines (A R1 of FIG. 1). To A Rm ). S AG1 .. AGm is the address electrode lines for green (A G1 in FIG. To A Gm ). S AB1 .. ABm is the blue address electrode lines (A B1 of FIG. 1). To A Bm ). S X1 .. Xn is X electrode lines (X 1 of FIG. 1) To X n ). S Y1 to S Yn are each Y electrode line (Y 1 of FIG. 1). To Y n ). FIG. 7 shows the wall charge distribution of one discharge cell at time t 5 of FIG. 6. Figure 8 shows one wall charge distribution of a discharge cell at the time point t 8 in FIG. 7 and 8, the same reference numerals as used in FIG. 2 indicate the objects of the same function.

도 6을 참조하면, 도 3의 서브필드들(SF1 내지 SF8) 중에서 적어도 어느 하나의 서브필드(SF)의 리셋 주기(R)에 있어서, 벽전하 축적 주기(t1 ~ t5)에서는, Y 전극-라인들(Y1 내지 Yn)에 인가되는 전위가 접지 전위(VG)로부터 제3 전위(VS)보다 제6 전위(VSET)만큼 더 높은 최고 전위로서의 정극성의 제1 전위(VSET + VS) 예를 들어, 355 볼트(V)까지 상승된다. X 전극-라인들(X1 내지 Xn)과 어드레스 전극-라인들(AR1 내지 ABm)에는 접지 전위(VG)가 인가된다. Referring to FIG. 6, the subfields SF1 of FIG. 3. In the reset period R of at least one of the subfields SF from SF8), in the wall charge accumulation periods t1 to t5, the potential applied to the Y electrode-lines Y 1 to Y n is increased. Positive first potential V SET as the highest potential higher than ground potential V G by the sixth potential V SET higher than third potential V S. + V S ), for example, rises to 355 volts (V). X electrode-lines (X 1 To X n ) and address electrode-lines A R1 To A Bm ), the ground potential V G is applied.

이에 따라, Y 전극-라인들(Y1 내지 Yn)과 X 전극-라인들(X1 내지 Xn) 사이에 방전이 일어나는 한편, Y 전극-라인들(Y1 내지 Yn)과 어드레스 전극-라인들(AR1 내지 ABm) 사이에 방전이 일어난다. 이에 따라, 모든 Y 전극-라인들(Y1 내지 Yn) 주위에는 부극성 벽전하들이 축적되고, 모든 X 전극-라인들(X1 내지 Xn) 주위에는 정극성 의 벽전하들이 축적되며, 모든 어드레스 전극-라인들(AR1 내지 ABm) 주위에는 정극성의 벽전하들이 축적된다(도 7 참조). Accordingly, Y electrode-lines Y 1 To Y n ) and the X electrode-lines (X 1) To X n ), while discharge occurs between Y electrode-lines Y 1. To Y n ) and address electrode-lines A R1 To A Bm ). Accordingly, all Y electrode-lines Y 1 To Y n ), negative wall charges accumulate and all X electrode-lines (X 1). To X n ), positive wall charges are accumulated and all address electrode-lines A R1. To A Bm ), positive wall charges are accumulated (see FIG. 7).

다음에, 리셋 주기(R)의 벽전하 배분 주기(t5 ~ t8)에서는, X 전극-라인들(X1 내지 Xn)에 인가되는 전위가 제5 전위(VE)로 유지된 상태에서, Y 전극-라인들(Y1 내지 Yn)에 인가되는 전위가 제1 전위(VSET + VS)로부터 부극성의 제2 전위(VSCL)까지 하강된다. 여기에서, 어드레스 전극-라인들(AR1 내지 ABm)에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극-라인들(X1 내지 Xn)과 Y 전극-라인들(Y1 내지 Yn) 사이의 방전으로 인하여, Y 전극-라인들(Y1 내지 Yn) 주위의 부극성의 벽전하들의 일부가 X 전극-라인들(X1 내지 Xn) 주위로 적절히 이동한다(도 8 참조). 또한, 어드레스 전극-라인들(AR1 내지 ABm)에는 접지 전위(VG)가 인가되므로, 어드레스 전극-라인들(AR1 내지 ABm) 주위의 정극성의 벽전하들이 적절히 감소한다(도 8 참조). Next, in the wall charge distribution period t5 to t8 of the reset period R, while the potential applied to the X electrode lines X 1 to X n is maintained at the fifth potential V E , Y electrode-lines (Y 1) To potential applied to Y n is the first potential V SET. From + V S ) to the second negative potential V SCL . Here, address electrode-lines A R1 To A Bm ), the ground potential V G is applied. Accordingly, X electrode-lines X 1 To X n ) and the Y electrode-lines Y 1 To due to the discharge between the Y n), Y electrode lines (Y 1 To Y n ) some of the negative wall charges around move properly around the X electrode-lines X 1 to X n (see FIG. 8). In addition, address electrode-lines A R1 To A Bm , the ground potential V G is applied, and therefore, the address electrode lines A R1 To A Bm ), the positive wall charges around them are appropriately reduced (see FIG. 8).

이에 따라, 이어지는 어드레싱 주기(A)에서, 어드레스 전극-라인들(AR1 내지 ABm)에 표시 데이터 신호가 인가되고, 부극성의 제4 전위(VSCH)로 바이어싱된 Y 전극-라인들(Y1 내지 Yn)에 상기 부극성의 제2 전위(VSCL)의 주사 펄스가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극-라인(AR1 내지 ABm)에 인가되는 표시 데이터 신호는 방전 셀을 선택할 경우에 정극성 어드레스 전 위(VA)가, 그렇지 않을 경우에 접지 전위(VG)가 인가된다. 이에 따라 상기 부극성의 제2 전위(VSCL)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전위(VA)의 표시 데이터 신호가 인가되면 상응하는 방전 셀에서 어드레스 방전에 의하여 적절한 벽전위들이 형성되며, 그렇지 않은 방전 셀에서는 어드레스 방전이 일어나지 않는다. 여기에서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극-라인들(X1 내지 Xn)에 상기 정극성의 제5 전위(VE)가 인가된다.Thus, in the following addressing period A, the address electrode-lines A R1 To A Bm ), the display data signal is applied and the Y electrode-lines Y 1 biased to the negative fourth potential V SCH . To Y n ), as the scan pulses of the negative second potential V SCL are sequentially applied, smooth addressing may be performed. The display data signal applied to each of the address electrode lines A R1 to A Bm is supplied with the positive address potential V A when the discharge cell is selected, and the ground potential V G when the discharge cell is selected. Accordingly, when the display data signal of the positive address potential V A is applied while the scan pulse of the second negative potential V SCL is applied, appropriate wall potentials are formed by the address discharge in the corresponding discharge cell. In other discharge cells, no address discharge occurs. Here, for more accurate and efficient address discharge, X electrode-lines X 1 To X n ), the positive fifth potential V E is applied.

유지 주기(S)에서는, 모든 Y 전극-라인들(Y1 내지 Yn)과 X 전극-라인들(X1 내지 Xn)에 정극성의 제3 전위(VS)의 유지 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A)에서 적절한 벽전위들이 형성된 방전 셀들에서 유지 방전을 일으킨다. 여기에서, 모든 어드레스 전극-라인들(AR1 내지 ABm)에 접지 전위(VG)가 인가되므로, 유지 방전의 활성화가 증진될 수 있다.In the sustain period S, all Y electrode-lines Y 1 To Y n ) and the X electrode-lines (X 1) To X n ), a sustain pulse of the positive third potential V S is alternately applied, causing sustain discharge in discharge cells in which appropriate wall potentials are formed in the corresponding address period A. FIG. Here, all address electrode-lines A R1 To A Bm ), since the ground potential V G is applied, activation of the sustain discharge can be enhanced.

도 9는, 도 1의 플라즈마 표시 패널(1)의 누적 구동 시간이 설정 시간 예를 들어, 1200 시간을 경과한 경우, 도 3의 단위 프레임의 어느 한 서브필드(SF)에서 사용되는 구동 신호들을 보여준다. 도 9에서 도 6과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. FIG. 9 illustrates driving signals used in one subfield SF of the unit frame of FIG. 3 when the cumulative driving time of the plasma display panel 1 of FIG. 1 has passed a set time, for example, 1200 hours. Shows. In FIG. 9, the same reference numerals as used in FIG. 6 indicate objects of the same function.

도 9의 도 6에 대한 차이점은, 유지 주기(S)에서 유지 펄스들과 동일한 정극성의 바이어스 전위가 어드레스 전극 라인들(AR1 내지 ABm) 중에서 녹색용 어드레스 전극 라인들(AG1 내지 AGm)에 인가되는 것이다. 녹색용 어드레스 전극 라인들(AG1 내지 AGm)에 인가되는 정극성 바이어스 전위는 상기 정극성의 어드레싱 펄스의 전위(VA)와 동일한 레벨을 갖는다.The difference with respect to FIG. 6 of FIG. 9 is that in the sustain period S, the bias potential of the same polarity as the sustain pulses is equal to the address electrode lines A R1. To A Bm , the green address electrode lines A G1 To A Gm ). Green address electrode lines A G1 To A Gm ) has the same level as the potential V A of the positive addressing pulse.

따라서, 플라즈마 표시 패널(1)의 누적 구동 시간이 설정 시간을 경과하면, 유지 주기들(S)에서 X 전극 라인들(X1 내지 Xn)과 Y 전극 라인들(Y1 내지 Yn) 사이의 유지 방전으로 인한 이온들 중에서 녹색용 어드레스 전극 라인들(AG1 내지 AGm)에 대면하는 녹색 형광층에 충돌하는 이온들이 줄어든다.Therefore, when the cumulative driving time of the plasma display panel 1 passes the set time, the X electrode lines X 1 in the sustain periods S are formed. To X n and the Y electrode lines Y 1. To Y n) of the ions from the address electrode lines for green due to the sustain discharge between (A G1 Ions impinging on the green fluorescent layer facing to A Gm ) are reduced.

이에 따라, 녹색 형광층의 수명이 연장되고, 표시 색상들 사이의 균형이 유지됨으로 인하여 표시 영상의 재현성이 높아질 수 있다. As a result, the lifespan of the green fluorescent layer is extended and the balance between the display colors is maintained, thereby increasing the reproducibility of the display image.

적색용 어드레스 전극 라인들(AR1 내지 ARm)과 청색용 어드레스 전극 라인들(AB1 내지 ABm)은 유지 방전의 활성화를 증진하기 위하여 누적 구동 시간과 무관하게 접지 전위(VG)가 인가된다.Red address electrode lines A R1 To A Rm ) and the blue address electrode lines A B1 to A Bm are applied with a ground potential V G regardless of the cumulative driving time to promote activation of sustain discharge.

이상 설명된 바와 같이, 본 발명에 따른 방전 표시 패널의 구동 방법에 의하면, 방전 표시 패널의 누적 구동 시간이 설정 시간을 경과하면, 유지 주기에서 유지 전극 라인들과 주사 전극 라인들 사이의 방전으로 인한 이온들 중에서 상기 녹색용 어드레스 전극 라인들에 대면하는 녹색 형광층에 충돌하는 이온들이 줄어든다. 이에 따라, 녹색 형광층의 수명이 연장되고, 표시 색상들 사이의 균형이 유지 됨으로 인하여 표시 영상의 재현성이 높아질 수 있다. As described above, according to the driving method of the discharge display panel according to the present invention, when the cumulative driving time of the discharge display panel passes the set time, due to the discharge between the sustain electrode lines and the scan electrode lines in the sustain period Among the ions, ions colliding with the green fluorescent layer facing the green address electrode lines are reduced. Accordingly, the lifespan of the green fluorescent layer is extended, and the balance between the display colors is maintained, thereby increasing the reproducibility of the display image.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (7)

서로 대향 이격된 앞쪽 기판과 뒤쪽 기판을 갖고, 상기 기판들 사이에 유지 전극 라인들 및 주사 전극 라인들이 서로 교호하고 나란하게 형성되며, 어드레스 전극 라인들이 상기 유지 전극 라인들 및 주사 전극 라인들에 대하여 교차되게 형성되는 방전 표시 패널의 구동 방법에 있어서,A front substrate and a rear substrate spaced apart from each other, wherein sustain electrode lines and scan electrode lines are alternately and side-by-side formed between the substrates, and address electrode lines with respect to the sustain electrode lines and scan electrode lines In the driving method of the discharge display panel formed to cross, 영상 데이터의 단위 프레임을 복수의 서브필드들로 구분하고, 상기 서브필드들 각각을 리셋 주기, 어드레싱 주기, 및 유지 주기로 구분하여 상기 방전 표시 패널을 구동하는 단계; 및Dividing a unit frame of image data into a plurality of subfields, and dividing each of the subfields into a reset period, an addressing period, and a sustain period to drive the discharge display panel; And 상기 유지 주기에서 상기 유지 전극 라인들 및 주사 전극 라인들에 교호하게 유지 펄스들을 인가하되, 상기 방전 표시 패널의 누적 구동 시간이 설정 시간을 경과하면, 상기 유지 주기에서 상기 유지 펄스들과 동일한 극성의 바이어스 전위를 상기 어드레스 전극 라인들 중에서 녹색용 어드레스 전극 라인들에 인가하는 단계를 포함한 방전 표시 패널의 구동 방법.In the sustain period, sustain pulses are alternately applied to the sustain electrode lines and the scan electrode lines, and when a cumulative driving time of the discharge display panel has elapsed a predetermined time, the sustain pulses have the same polarity as the sustain pulses. And applying a bias potential to the green address electrode lines among the address electrode lines. 제1항에 있어서, The method of claim 1, 상기 방전 표시 패널의 누적 구동 시간이 상기 설정 시간을 경과하면, 상기 유지 주기에서 정극성의 바이어스 전위가 상기 녹색용 어드레스 전극 라인들에 인가되는 방전 표시 패널의 구동 방법.And a positive bias potential is applied to the green address electrode lines in the sustain period when the cumulative driving time of the discharge display panel passes the set time. 제2항에 있어서, The method of claim 2, 상기 방전 표시 패널의 누적 구동 시간이 설정 시간을 경과하지 않으면, 상기 유지 주기에서 모든 어드레스 전극 라인들에 접지 전위가 인가되는 방전 표시 패널의 구동 방법.And a ground potential is applied to all of the address electrode lines in the sustain period if the accumulated driving time of the discharge display panel does not pass a set time. 제3항에 있어서, The method of claim 3, 상기 방전 표시 패널의 누적 구동 시간이 설정 시간을 경과하면, 상기 유지 주기에서 적색용 어드레스 전극 라인들과 청색용 어드레스 전극 라인들에 상기 접지 전위가 인가되는 방전 표시 패널의 구동 방법.And the ground potential is applied to the red address electrode lines and the blue address electrode lines in the sustain period when the cumulative driving time of the discharge display panel elapses. 제2항에 있어서, 상기 어드레싱 주기에서,The method of claim 2, wherein in the addressing period, 선택된 어드레스 전극 라인들 각각에 정극성의 어드레싱 펄스가 인가되는 방전 표시 패널의 구동 방법.A method of driving a discharge display panel in which a positive addressing pulse is applied to each of selected address electrode lines. 제5항에 있어서, The method of claim 5, 상기 녹색용 어드레스 전극 라인들에 인가되는 정극성 바이어스 전위의 레벨과 상기 정극성의 어드레싱 펄스의 전위가 동일한 레벨을 갖는 방전 표시 패널의 구동 방법. And a level of the positive bias potential applied to the green address electrode lines and a level of the positive addressing pulse. 제5항에 있어서, 상기 어드레싱 주기에서, The method of claim 5, wherein in the addressing period, 부극성의 주사 펄스가 상기 주사 전극 라인들 각각에 순차적으로 인가되는 방전 표시 패널의 구동 방법.A driving method of a discharge display panel in which negative scanning pulses are sequentially applied to each of the scan electrode lines.
KR1020060024295A 2006-03-16 2006-03-16 Method for driving discharge display panel according to cumulative drive time KR100741119B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024295A KR100741119B1 (en) 2006-03-16 2006-03-16 Method for driving discharge display panel according to cumulative drive time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024295A KR100741119B1 (en) 2006-03-16 2006-03-16 Method for driving discharge display panel according to cumulative drive time

Publications (1)

Publication Number Publication Date
KR100741119B1 true KR100741119B1 (en) 2007-07-20

Family

ID=38499103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024295A KR100741119B1 (en) 2006-03-16 2006-03-16 Method for driving discharge display panel according to cumulative drive time

Country Status (1)

Country Link
KR (1) KR100741119B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030045960A (en) * 2001-12-03 2003-06-12 삼성에스디아이 주식회사 Method for driving plasma display panel to acquire accurate color temperature and color coordinate
KR20060016254A (en) * 2004-08-17 2006-02-22 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR20060026650A (en) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 Method for driving plasma display panel on which pulses having mutually different rising time are applied

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030045960A (en) * 2001-12-03 2003-06-12 삼성에스디아이 주식회사 Method for driving plasma display panel to acquire accurate color temperature and color coordinate
KR20060016254A (en) * 2004-08-17 2006-02-22 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR20060026650A (en) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 Method for driving plasma display panel on which pulses having mutually different rising time are applied

Similar Documents

Publication Publication Date Title
KR100388912B1 (en) Method for resetting plasma display panel for improving contrast
KR100858813B1 (en) Method of driving discharge display panel wherein driving waveform of first reset period varies
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100741119B1 (en) Method for driving discharge display panel according to cumulative drive time
KR100829749B1 (en) Method of driving discharge display panel for effective addressing
KR100730160B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100777726B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100719565B1 (en) Method for driving plasma display panel wherein linearity of low gray-scale display is improved
KR100573113B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100647674B1 (en) Method for plasma display device being addressed by middle electrode lines
KR100581892B1 (en) Method of driving plat-panel display panel wherein low gray-scale data are effciently displayed
KR100544124B1 (en) Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method
KR100573125B1 (en) Method of driving plat-panel display panel for stabilized display-sustaining discharge
KR100553773B1 (en) Operating method of discharge display apparatus for reducing consumption power
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR100708728B1 (en) Method of driving discharge display panel for accurate addressing discharge
KR100581962B1 (en) Method for plasma display device being addressed by middle electrode lines
KR100795794B1 (en) Discharge display apparatus stably driving scan electrode lines
KR20070090544A (en) Method for driving discharge display panel wherein variable reset discharge is performed according to temperature
KR20070094093A (en) Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area
KR20080006887A (en) Method for driving discharge display panel wherein electric-potential of display-data pulses varies
KR20080038543A (en) Method for driving discharge display panel wherein frequency of sustaining pulses varies
KR20080013591A (en) Method of driving discharge display panel for reducing electromagnetic interference
KR20030043406A (en) Address-While-Display driving method of driving plasma display panel for broadening margin of address voltage
KR20060003166A (en) Discharge display apparatus wherein automatic power control is efficiently performed

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee