KR20070094093A - Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area - Google Patents

Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area Download PDF

Info

Publication number
KR20070094093A
KR20070094093A KR1020060024300A KR20060024300A KR20070094093A KR 20070094093 A KR20070094093 A KR 20070094093A KR 1020060024300 A KR1020060024300 A KR 1020060024300A KR 20060024300 A KR20060024300 A KR 20060024300A KR 20070094093 A KR20070094093 A KR 20070094093A
Authority
KR
South Korea
Prior art keywords
sustain
period
electrode lines
potential
gray scale
Prior art date
Application number
KR1020060024300A
Other languages
Korean (ko)
Inventor
이명규
카즈히로 이토
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060024300A priority Critical patent/KR20070094093A/en
Publication of KR20070094093A publication Critical patent/KR20070094093A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803Display of gradations
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/30Floating electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/42Fluorescent layers
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243Details of the generation of driving signals
    • G09G2310/0254Control of polarity reversal in general, other than for liquid crystal displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A method for driving a discharge display panel wherein discharge-sustain pulse includes electrical floating area is provided to enhance display quality effectively by making a brightness difference between adjacent gray scales uniform. In a method for driving a discharge display panel, wherein a unit frame is divided into a plurality of sub fields each having predetermined gray scale weight for time-division gray scale display, and each of the sub fields includes an addressing period and a sustain period, at least one sustain pulse includes electrical floating area in the sustain period of the sub field having the smallest gray scale weight among the sub fields.

Description

유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전 디스플레이 패널의 구동 방법{Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area}Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area}

도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.1 is an internal perspective view showing the structure of a three-electrode surface discharge plasma display panel as a discharge display panel according to an embodiment of the present invention.

도 2는 도 1의 플라즈마 디스플레이 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.FIG. 2 is a cross-sectional view illustrating an example of one display cell of the plasma display panel of FIG. 1.

도 3은 도 1의 플라즈마 디스플레이 패널의 구동 장치를 보여주는 블록도이다.3 is a block diagram illustrating a driving apparatus of the plasma display panel of FIG. 1.

도 4는 도 1의 플라즈마 디스플레이 패널의 구동 방법을 보여주는 타이밍도이다.4 is a timing diagram illustrating a method of driving the plasma display panel of FIG. 1.

도 5는 도 4의 서브필드들 중에서 가장 적은 계조 가중값을 가진 제1 서브필드에서 사용되는 구동 신호들을 보여주는 파형도이다. FIG. 5 is a waveform diagram illustrating driving signals used in a first subfield having the lowest gray scale weight value among the subfields of FIG. 4.

도 6은 도 5의 t6 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.6 is a cross-sectional view showing the wall charge distribution of any of the display cells at the time point t 6 of Fig.

도 7은 도 5의 t8 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여 주는 단면도이다.FIG. 7 is a cross-sectional view illustrating wall charge distribution of any one display cell at time t 8 of FIG. 5.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1...방전 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... discharge display panel, 10 ... front glass substrate,

11, 15...유전체층, 12...보호층,11, 15 dielectric layer, 12 protective layer,

13...뒤쪽 글라스 기판, 14...방전 공간,13 ... back glass substrate, 14 ... discharge space,

16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,

X1, ..., Xn...X 전극 라인, Y1, ..., Yn...Y 전극 라인,X 1 , ..., Xn ... X electrode line, Y 1 , ..., Yn ... Y electrode line,

AR1, ..., ABm...어드레스 전극 라인, Xna, Yna...투명 전극 라인,A R1 , ..., A Bm ... address electrode line, X na , Y na ... transparent electrode line,

Xnb, Ynb...금속 전극 라인, SF1, ...SF8...서브필드,X nb , Y nb ... metal electrode line, SF 1 , ... SF 8 ... subfield,

SY...Y 구동 제어 신호, VG...접지 전위,S Y ... Y drive control signal, V G ... ground potential,

SX...X 구동 제어 신호, SA...어드레스 구동 제어 신호, S X ... X drive control signal, S A ... address drive control signal,

31...영상 처리부, 32...제어부,31 image processing unit, 32 control unit,

33...어드레스 구동부, 34...X 구동부,33 ... address drive, 34 ... X drive,

65...Y 구동부, 66...영상 처리부. 65 ... Y drive unit, 66 ... image processing unit.

본 발명은, 방전 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세 하게는, 서로 대향 이격된 앞쪽 기판과 뒤쪽 기판을 갖고, 이 기판들 사이에 유지 전극 라인들 및 주사 전극 라인들이 서로 교호하고 나란하게 형성되며, 어드레스 전극 라인들이 유지 및 주사 전극 라인들에 대하여 교차되게 형성되는 방전 디스플레이 패널의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a discharge display panel, and more particularly, having a front substrate and a rear substrate opposed to each other, wherein the sustain electrode lines and the scan electrode lines are alternately and side by side. And a method of driving a discharge display panel in which address electrode lines are formed to cross the sustain and scan electrode lines.

통상적인 방전 디스플레이 장치 예를 들어, 미국 특허 제5,541,618호의 플라즈마 디스플레이 장치에서는, 단위 프레임이 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분되고, 서브필드들 각각이 리셋 주기, 어드레싱 주기, 및 유지 주기를 포함한다. 서브필드들 각각은 고유한 계조 가중값을 가지며, 이 계조 가중값에 비례하여 유지 주기 즉, 유지 펄스들의 개수가 설정된다. In a typical discharge display device, for example, the plasma display device of US Pat. No. 5,541,618, a unit frame is divided into a plurality of subfields for time division gray scale display, and each of the subfields is a reset period, an addressing period, and a sustain period. It includes. Each of the subfields has a unique gray scale weight value, and a sustain period, that is, the number of sustain pulses is set in proportion to the gray scale weight value.

상기와 같은 통상적인 방전 디스플레이 장치에 있어서, 단위 프레임에서 계조 '0'을 실현하는 디스플레이 셀에서는 단위 프레임의 모든 서브필드들에서 한 번도 방전이 일어나지 않는다. 또한, 단위 프레임에서 계조 '1'을 실현하는 디스플레이 셀에서는 가장 적은 계조 가중값을 가진 서브필드 예를 들어, 제1 서브필드의 유지 주기에서만 방전이 일어난다. In the conventional discharge display apparatus as described above, in the display cells that realize the gray level '0' in the unit frame, no discharge occurs in all the subfields of the unit frame. In addition, in a display cell that realizes gradation '1' in a unit frame, discharge occurs only in the sustain period of the subfield having the smallest gradation weight value, for example, the first subfield.

가장 적은 계조 가중값을 가진 서브필드 예를 들어, 제1 서브필드의 유지 주기에서는, 한 개의 유지 펄스만이 설정될 수 있지만, 다음 서브필드 예를 들어, 제2 서브필드의 리셋 방전과의 관계로 인하여 한 쌍의 유지 펄스들이 설정되는 것이 바람직하다. 예를 들어, 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서, 제1 유지 펄스가 주사 전극 라인들에 인가된 후, 제2 유지 펄스가 유지 전극 라인들에 인가된다.In the subfield having the least gray scale weight value, for example, in the sustain period of the first subfield, only one sustain pulse can be set, but in relation to the reset discharge of the next subfield, for example, the second subfield. It is desirable that a pair of sustain pulses be set. For example, in the sustain period of the subfield with the lowest gray scale weight value, after the first sustain pulse is applied to the scan electrode lines, the second sustain pulse is applied to the sustain electrode lines.

한편, 동일한 전위의 유지 펄스들이 연속적으로 인가되는 경우, 최초의 유지 방전이 그 이후의 방전들 각각에 비하여 강하다. On the other hand, when sustain pulses of the same potential are applied successively, the first sustain discharge is stronger than each of the subsequent discharges.

상기와 같은 이유 등으로 인하여, 통상적인 방전 디스플레이 장치에서는 인접 계조들 '0'과 '1' 사이의 휘도 차이가 다른 인접 계조들보다 크고, 인접 계조들 '1'과 '2' 사이의 휘도 차이가 다른 인접 계조들보다 적다. 이에 따라, 낮은 계조 영역에서의 휘도 선형성이 떨어짐으로 인하여 디스플레이 재현성이 떨어지는 문제점이 있다.For the above reason, in a typical discharge display apparatus, the luminance difference between the adjacent grayscales '0' and '1' is greater than the other adjacent grayscales, and the luminance difference between the adjacent grayscales '1' and '2'. Is less than other adjacent gradations. Accordingly, there is a problem in that display reproducibility is deteriorated due to a decrease in luminance linearity in a low gray scale region.

본 발명의 목적은, 방전 디스플레이 패널의 구동 방법에 있어서, 낮은 계조 영역에서의 휘도 선형성을 효율적으로 높임으로 인하여 디스플레이 재현성을 효율적으로 높일 수 있는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for efficiently increasing display reproducibility by efficiently increasing luminance linearity in a low gray scale region in a method of driving a discharge display panel.

본 발명의 방전 디스플레이 패널의 구동 방법은, 단위 프레임이 시분할 계조 디스플레이를 위하여 설정 계조 가중값들을 각각 가진 복수의 서브필드들로 구분되고, 상기 서브필드들 각각이 어드레싱 주기 및 유지 주기를 포함한다. 상기 복수의 서브필드들 중에서 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서, 적어도 한 유지 펄스가 전기적인 플로팅의 영역을 포함한다.In the method of driving the discharge display panel of the present invention, a unit frame is divided into a plurality of subfields each having a set gray scale weight value for time division gray scale display, and each of the subfields includes an addressing period and a sustaining period. In the sustain period of the subfield having the lowest gray scale weight value among the plurality of subfields, at least one sustain pulse includes an area of electrical floating.

본 발명의 상기 방전 디스플레이 패널의 구동 방법에 의하면, 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서 적어도 한 유지 펄스가 전기적인 플로팅의 영역을 포함하므로, 상기 전기적인 플로팅의 영역에서 방전 전류의 양이 감소 한다. 이에 따라, 인접 계조들 '0'과 '1' 사이의 휘도 차이가 다른 인접 계조들보다 크지 않게 되고, 인접 계조들 '1'과 '2' 사이의 휘도 차이가 다른 인접 계조들보다 적지 않게 된다. 따라서, 낮은 계조 영역에서의 휘도 선형성이 효율적으로 높아짐으로 인하여 디스플레이 재현성이 효율적으로 높아질 수 있다. According to the method of driving the discharge display panel of the present invention, since at least one sustain pulse includes the area of electrical floating in the sustain period of the subfield with the lowest gray scale weight value, the amount of discharge current in the area of the electrical floating. This decreases. Accordingly, the luminance difference between the adjacent grayscales '0' and '1' is not larger than other adjacent grayscales, and the luminance difference between the adjacent grayscales '1' and '2' is not less than that of the other grayscales. . Therefore, display reproducibility can be efficiently increased because luminance linearity in the low gradation region is efficiently increased.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 1은 본 발명의 일 실시예에 의한 방전 디스플레이 패널로서 3-전극 면방전 방식의 플라즈마 디스플레이 패널(1)의 구조를 보여준다. 도 2는 도 1의 플라즈마 디스플레이 패널(1)의 한 디스플레이 셀의 예를 보여준다.1 shows a structure of a plasma display panel 1 of a three-electrode surface discharge method as a discharge display panel according to an embodiment of the present invention. FIG. 2 shows an example of one display cell of the plasma display panel 1 of FIG. 1.

도 1 및 2를 참조하면, 본 발명의 일 실시예에 의한 3-전극 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, ..., ABm), 유전체층(11, 15), 유지 전극 라인들로서의 X 전극 라인들(X1, ..., Xn), 주사 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn), 형광체(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다. 1 and 2, between the front and rear glass substrates 10 and 13 of the three-electrode surface discharge plasma display panel 1 according to an embodiment of the present invention, the address electrode lines A R1,. ..., A Bm ), dielectric layers 11 and 15, X electrode lines X 1 , ..., X n as sustain electrode lines, Y electrode lines Y 1 as scan electrode lines. ..., Y n ), phosphor 16, partition 17, and magnesium monoxide (MgO) layer 12 as a protective layer are provided.

어드레스 전극 라인들(AR1, ..., ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 하부 유전체층(15)은 어드레스 전극 라인들(AR1, ..., ABm)의 앞쪽에서 전면(全面) 도포된다. 하부 유전체층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, ..., ABm)과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간 섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 도포된다. The address electrode lines A R1 ,..., A Bm are formed in a predetermined pattern on the front side of the rear glass substrate 13. The lower dielectric layer 15 is applied to the entire surface in front of the address electrode lines A R1 ,..., A Bm . In front of the lower dielectric layer 15, barrier ribs 17 are formed in a direction parallel to the address electrode lines A R1 ,..., And A Bm . These partitions 17 function to partition the discharge area of each display cell and to prevent optical cross talk between each display cell. The fluorescent layer 16 is applied between the partition walls 17.

유지 전극 라인들로서의 X 전극 라인들(X1, ..., Xn)과 주사 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, ..., ABm)과 교차되는 방향으로 앞쪽 글라스 기판(10)의 뒤쪽에서 교호하고 나란하게 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb, Ynb)이 결합되어 형성된다. 앞쪽 유전체층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전체층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines X 1 ,..., X n as sustain electrode lines and the Y electrode lines Y 1 , ..., Y n as scan electrode lines are formed of address electrode lines A R1,. ..., A Bm ) are formed alternately and side by side at the rear of the front glass substrate 10 in a direction intersecting with. Each intersection sets a corresponding display cell. Each X electrode line (X 1 , ..., Xn) and each Y electrode line (Y 1 , ..., Y n ) is a transparent electrode line of a transparent conductive material such as indium tin oxide (ITO) or the like (see FIG. 2). X na , Y na ) and a metal electrode line (X nb , Y nb of FIG. 2) for increasing conductivity are formed. The front dielectric layer 11 is formed by applying the entire surface to the rear of the X electrode lines X 1 ,..., X n and the Y electrode lines Y 1 ,..., Y n . A protective layer 12 for protecting the panel 1 from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying the entire surface to the back of the front dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.

이와 같은 방전 디스플레이 패널에 적용되는 구동 방법에서는, 리셋(reset), 어드레싱(addressing), 및 유지(discharge-sustaining) 주기들이 단위 서브필드에서 순차적으로 수행된다. 리셋 주기에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱 주기에서는, 선택된 디스플레이 셀들에 소정의 벽전위가 생성된다. 유지 주기에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으 로써 어드레싱 주기에서 상기 벽전위가 형성된 디스플레이 셀들이 유지 방전을 일으킨다. 이 유지 주기에 있어서, 유지 방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(16)이 여기되어 빛이 발생된다. In the driving method applied to such a discharge display panel, reset, addressing, and discharge-sustaining cycles are sequentially performed in the unit subfield. In the reset period, the charge states of all display cells are uniform. In the addressing period, a predetermined wall potential is generated in the selected display cells. In the sustain period, a predetermined alternating voltage is applied to all the XY electrode line pairs so that the display cells in which the wall potential is formed in the addressing period cause sustain discharge. In this sustain period, plasma is formed in the discharge space 14 of the selected display cells, that is, the gas layer, which causes the sustain discharge, and the fluorescent layer 16 is excited by the ultraviolet radiation to generate light.

도 3을 참조하면, 도 1의 플라즈마 디스플레이 패널(1)의 구동 장치는 영상 처리부(31), 제어부(32), 어드레스 구동부(33), X 구동부(34), 및 Y 구동부(35)를 포함한다. Referring to FIG. 3, the driving apparatus of the plasma display panel 1 of FIG. 1 includes an image processor 31, a controller 32, an address driver 33, an X driver 34, and a Y driver 35. do.

영상 처리부(31)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. The image processing unit 31 converts an external analog image signal into a digital signal to convert an internal image signal, for example, 8 bits of red (R), green (G), and blue (B) image data, a clock signal, vertical and horizontal, respectively. Generate sync signals.

제어부(32)는 영상 처리부(31)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 이와 관련된 구동 방법은 도 4 내지 7을 참조하여 상세히 설명될 것이다.The controller 32 generates driving control signals S A , S Y , and S X according to an internal image signal from the image processor 31. A related driving method will be described in detail with reference to FIGS. 4 to 7.

어드레스 구동부(33)는, 제어부(32)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호들(SA)에 따라 표시 데이터 신호들을 발생시키고, 발생된 표시 데이터 신호들을 어드레스 전극 라인들(도 1의 AR1, ..., ABm)에 인가한다. X 구동부(34)는 제어부(32)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호들(SX)에 따라 유지 전극 라인들로서의 X 전극 라인들(도 1의 X1, ..., Xn)을 구 동한다. Y 구동부(35)는 제어부(32)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호들(SY)에 따라 주사 전극 라인들로서의 Y 전극 라인들(도 1의 Y1, ..., Yn)을 구동한다.The address driver 33 generates display data signals according to the address signals S A among the driving control signals S A , S Y , and S X from the controller 32, and generates the generated display data signals. It is applied to the address electrode lines (A R1 , ..., A Bm in FIG. 1). X driver 34 to the driving control signal from the control unit (32) (S A, S Y, S X) among the X electrode lines as a sustain electrode line according to the X driving control signal (S X) (Fig. 1 Drive X 1 , ..., X n ). The Y driving unit 35 is Y electrode lines as scan electrode lines according to the Y driving control signals S Y among the driving control signals S A , S Y , and S X from the control unit 32 (FIG. 1). Drive Y 1 , ..., Y n ).

도 4는 도 1의 플라즈마 디스플레이 패널(1)의 구동 방법을 보여준다. 4 illustrates a method of driving the plasma display panel 1 of FIG. 1.

도 4를 참조하면, 모든 단위 프레임들 각각은 시분할 계조 표시를 실현하기 위하여 8 개의 서브필드들(SF1, ..., SF8)로 구분된다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 주기(R1, ..., R8), 어드레싱 주기(A1, ..., A8), 및 유지 주기(S1, ..., S8)로 구분된다. Referring to FIG. 4, each of the unit frames is divided into eight subfields SF 1 ,..., SF 8 to realize time division gray scale display. In addition, each subfield SF 1 , ..., SF 8 has a reset period R 1 , ..., R 8 , an addressing period A 1 , ..., A 8 , and a sustain period S 1 , ..., S 8 ).

모든 디스플레이 셀들의 방전 조건들은 각 리셋 주기(R1, ..., R8)에서 균일해지면서 동시에 다음 주기에서 수행될 어드레싱에 적합해지도록 된다. The discharge conditions of all the display cells are made uniform in each reset period R 1 , ..., R 8 and at the same time are adapted to the addressing to be performed in the next period.

각 어드레싱 주기(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, ..., ABm)에 표시 데이터 신호들이 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. 이에 따라 주사 펄스가 인가되는 동안에 높은 레벨의 표시 데이터 신호가 인가되면 상응하는 방전셀에서 어드레싱 방전에 의하여 설정 전위 이상의 벽전위가 형성되며, 그렇지 않은 방전셀에서는 설정 전위 이상의 벽전위가 형성되지 않는다. In each addressing period A 1 ,..., And A 8 , display data signals are applied to the address electrode lines A R1 , ..., A Bm in FIG. 1, and at the same time, each Y electrode line Y 1 ,. ..., Y n ), the scanning pulses are sequentially applied. Accordingly, when a high level display data signal is applied while the scan pulse is applied, the wall potential above the set potential is formed by the addressing discharge in the corresponding discharge cell, and the wall potential above the set potential is not formed in the discharge cell that is not.

각 유지 주기(S1, ..., S8)에서는, 모든 Y 전극 라인들(Y1, ..., Yn)과 모든 X 전극 라인들(X1, ..., Xn)에 유지 펄스가 교호하게 인가되어, 상응하는 어드레싱 주기(A1, ..., A8)에서 설정 전위 이상의 벽전위가 형성된 방전셀들에서 유지 방전을 일으킨다. 따라서 방전 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지 주기(S1, ..., S8)의 길이 즉, 유지 펄스들의 개수에 비례한다. 단위 프레임에서 차지하는 유지 주기(S1, ..., S8)의 길이는 255T(T는 단위 주기)이다. 따라서 단위 프레임에서 한 번도 표시되지 않은 경우를 포함하여 256 계조로써 표시할 수 있다.In each sustain period S 1 , ..., S 8 , all Y electrode lines Y 1 , ..., Y n and all X electrode lines X 1 , ..., X n A sustain pulse is applied alternately, causing sustain discharge in discharge cells in which wall potentials above a set potential are formed in corresponding addressing periods A 1 , ..., A 8 . Therefore, the brightness of the discharge display panel is proportional to the length of the sustain periods S 1 ,..., S 8 occupied in the unit frame, that is, the number of sustain pulses. The length of the sustain periods S 1 ,..., S 8 occupied in the unit frame is 255T (T is a unit period). Therefore, it can be displayed in 256 gray scales, even if it is not displayed once in a unit frame.

여기서, 제1 서브필드(SF1)의 유지 주기(S1)에는 20에 상응하는 주기(1T)이, 제2 서브필드(SF2)의 유지 주기(S2)에는 21에 상응하는 주기(2T)가, 제3 서브필드(SF3)의 유지 주기(S3)에는 22에 상응하는 주기(4T)이, 제4 서브필드(SF4)의 유지 주기(S4)에는 23에 상응하는 주기(8T)이, 제5 서브필드(SF5)의 유지 주기(S5)에는 24에 상응하는 주기(16T)이, 제6 서브필드(SF6)의 유지 주기(S6)에는 25에 상응하는 주기(32T)이, 제7 서브필드(SF7)의 유지 주기(S7)에는 26에 상응하는 주기(64T)이, 그리고 제8 서브필드(SF8)의 유지 주기(S8)에는 27에 상응하는 주기(128T)이 각각 설정 된다.Here, the first sub sustain period (S 1), the period (1T) which corresponds to 20 of the field (SF 1) is, the second sustain period of the sub-fields (SF 2) (S 2) is equivalent to 21 The period 2T corresponds to the period 4T corresponding to 2 2 in the sustain period S 3 of the third subfield SF 3 , and the period 2T corresponds to 2 in the sustain period S 4 of the fourth subfield SF 4 . The period 8T corresponding to 3 includes the period 16T corresponding to 2 4 in the sustain period S 5 of the fifth subfield SF 5 , and the sustain period S of the sixth subfield SF 6 . 6 ) has a period 32T corresponding to 2 5 , a holding period S 7 of the seventh subfield SF 7 has a period 64T corresponding to 2 6 , and an eighth subfield SF 8 . The period 128T corresponding to 2 7 is set in the sustain period S 8 of .

이에 따라, 8 개의 서브필드들중에서 표시될 서브필드를 적절히 선택하면, 어느 서브필드에서도 표시되지 않는 0(영) 계조를 포함하여 모두 256 계조의 디스플레이가 수행될 수 있다. Accordingly, if a subfield to be displayed among the eight subfields is appropriately selected, 256 gray levels may be displayed including all zero (zero) grays not displayed in any subfields.

서브필드들(SF1, ..., SF8)의 유지 주기들(S1, ..., S8) 각각에서, 상기와 같이 계조 가중값에 비례하여 설정된 개수의 유지 펄스들이 유지 전극 라인들로서의 X 전극 라인들(도 1의 X1, ...Xn)과 주사 전극 라인들로서의 Y 전극 라인들(도 1의 Y1, ...Yn)에 교호하게 인가된다.In each of the sustain periods S 1 , ..., S 8 of the subfields SF 1 , ..., SF 8 , a number of sustain pulses set in proportion to the gray scale weight as described above are used as the sustain electrode lines. Are alternately applied to the X electrode lines (X 1 , ... X n in FIG. 1) and the Y electrode lines (Y 1 , ... Y n in FIG. 1) as scan electrode lines.

도 5는 도 4의 서브필드들 중에서 가장 적은 계조 가중값을 가진 제1 서브필드(SF1)에서 사용되는 구동 신호들을 보여준다. 도 5에서 참조부호 SAR1 .. ABm은 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호들을, SX1..Xn은 X 전극 라인들(도 1의 X1, ...Xn)에 인가되는 구동 신호들을, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Yn)에 인가되는 구동 신호들을 가리킨다. 도 6은 도 5의 t6 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다. 도 7은 도 5의 t8 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여준다.FIG. 5 shows driving signals used in the first subfield SF 1 having the least gray weight among the subfields of FIG. 4. In FIG. 5, reference numeral S AR1 .. ABm denotes driving signals applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm of FIG. 1), and S X1 ..Xn denotes an X electrode. Driving signals applied to the lines (X 1 , ... X n in FIG. 1), and S Y1 , ..., S Yn are the respective Y electrode lines (Y 1 , ... Y n in FIG. 1). Indicates driving signals applied to the. 6 shows a wall charge distribution of any of the display cells at the time point t 6 of Fig. FIG. 7 illustrates a wall charge distribution of one display cell at time t 8 of FIG. 5.

도 5를 참조하면, 가장 적은 계조 가중값을 가진 제1 서브필드(SF1)의 유지 주기(S1)에서, 모든 Y 전극 라인들(Y1, ...Yn)에 동시에 인가되는 제1 유지 펄스가 전기적인 플로팅의 영역(t11 ~ t12)을 포함한다. 이와 마찬가지로, 모든 X 전극 라인들(X1, ...Xn)에 동시에 인가되는 제2 유지 펄스가 전기적인 플로팅의 영역(t13 ~ t14)을 포함한다.5, the sustain period of the first subfield (SF 1) with small gray scale weight value (S 1) from the, all Y electrode lines (Y 1, ... Y n) it is first applied at the same time The sustain pulse includes the areas t11 to t12 of electrical floating. Similarly, the second sustain pulse applied simultaneously to all X electrode lines X 1 ,... X n includes the areas t13 to t14 of electrical floating.

제1 서브필드(SF1)의 유지 주기(S1)에 있는 전기적인 플로팅의 영역들(t11~t12, t13~t14)에서는 방전 전류의 양이 감소한다. 이에 따라, 인접 계조들 '0'과 '1' 사이의 휘도 차이가 다른 인접 계조들보다 크지 않게 되고, 인접 계조들 '1'과 '2' 사이의 휘도 차이가 다른 인접 계조들보다 적지 않게 된다. 따라서, 낮은 계조 영역에서의 휘도 선형성이 효율적으로 높아짐으로 인하여 디스플레이 재현성이 효율적으로 높아질 수 있다. The amount of discharge current decreases in the areas t11 to t12 and t13 to t14 of the electrically floating in the sustain period S 1 of the first subfield SF 1 . Accordingly, the luminance difference between the adjacent grayscales '0' and '1' is not larger than other adjacent grayscales, and the luminance difference between the adjacent grayscales '1' and '2' is not less than that of the other grayscales. . Therefore, display reproducibility can be efficiently increased because luminance linearity in the low gradation region is efficiently increased.

이하에서 설명될 리셋 주기(R1)와 어드레싱 주기(A1)는 다른 서브필드들(SF2 ~ SF8)의 리셋 주기들(R2 ~ R8)과 어드레싱 주기들(A2 ~ A8)에도 동일하게 적용된다.The reset period R 1 and the addressing period A 1 , which will be described below, are divided into different subfields SF 2. Reset cycles R 2 of s SF 8 ) The same applies to R 8 ) and the addressing periods A 2 to A 8 .

도 5를 참조하면, 리셋 주기(R1)의 전위 상승 주기(t1 ~ t6)에서는, Y 전극-라인들(Y1 내지 Yn)에 인가되는 전위가 접지 전위(VG)로부터 제3 전위(

Figure 112006018425112-PAT00001
)보다 제6 전위(VSET)만큼 더 높은 최고 전위로서의 정극성의 제1 전위(
Figure 112006018425112-PAT00002
) 예를 들어, 355 볼트(V)까지 상승된다. 정극성의 제3 전위(
Figure 112006018425112-PAT00003
)는 부극성의 제2 전위(VSCL)와 부극성의 제4 전위(VSCH)의 차이에 의하여 발생된다. Referring to FIG. 5, in the potential rising period t1 to t6 of the reset period R 1 , the Y electrode-lines Y 1. To Y n ), the potential applied from the ground potential V G to the third potential (
Figure 112006018425112-PAT00001
The first potential of positive polarity as the highest potential higher by the sixth potential V SET than
Figure 112006018425112-PAT00002
For example, it is raised to 355 volts (V). Positive third potential (
Figure 112006018425112-PAT00003
) Is generated by the difference between the second negative potential V SCL and the fourth negative potential V SCH .

X 전극-라인들(X1 내지 Xn)과 어드레스 전극-라인들(AR1 내지 ABm)에는 접지 전위(VG)가 인가된다. X electrode-lines (X 1 To X n ) and address electrode-lines A R1 To A Bm ), the ground potential V G is applied.

이에 따라, Y 전극-라인들(Y1 내지 Yn)과 X 전극-라인들(X1 내지 Xn) 사이에 방전이 일어나는 한편, Y 전극-라인들(Y1 내지 Yn)과 어드레스 전극-라인들(AR1 내지 ABm) 사이에 방전이 일어난다. 이에 따라, 모든 Y 전극-라인들(Y1 내지 Yn) 주위에는 부극성 벽전하들이 형성되고, 모든 X 전극-라인들(X1 내지 Xn) 주위에는 정극성의 벽전하들이 형성되며, 모든 어드레스 전극-라인들(AR1 내지 ABm) 주위에는 정극성의 벽전하들이 형성된다(도 6 참조). Accordingly, Y electrode-lines Y 1 To Y n ) and the X electrode-lines (X 1) To X n ), while discharge occurs between Y electrode-lines Y 1. To Y n ) and address electrode-lines A R1 To A Bm ). Accordingly, all Y electrode-lines Y 1 To Y n ), negative wall charges are formed and all X electrode-lines (X 1 ) are formed. To X n ), positive wall charges are formed, and all address electrode-lines A R1. To A Bm ), positive wall charges are formed (see FIG. 6).

다음에, 리셋 주기(R1)의 전위 하강 주기(t6 ~ t8)에서는, X 전극-라인들(X1 내지 Xn)에 인가되는 전위가 제5 전위(VE)로 유지된 상태에서, Y 전극-라인들(Y1 내지 Yn)에 인가되는 전위가 제1 전위(

Figure 112006018425112-PAT00004
)로부터 부극성의 제7 전위(VNF)까지 하강된다. 여기에서, 어드레스 전극-라인들(AR1 내지 ABm)에는 접지 전위(VG)가 인가된다. 이에 따라, X 전극-라인들(X1 내지 Xn)과 Y 전극-라인들(Y1 내지 Yn) 사이의 방전으로 인하여, Y 전극-라인들(Y1 내지 Yn) 주위의 부극성의 벽전하들의 일부가 X 전극-라인들(X1 내지 Xn) 주위로 적절히 이동한다(도 7 참조). 또한, 어드레스 전극-라인들(AR1 내지 ABm)에는 접지 전위(VG)가 인가되므로, 어드레스 전극-라인들(AR1 내지 ABm) 주위의 정극성의 벽전하들이 적절히 감소한다(도 7 참조). Next, in the potential drop period t6 to t8 of the reset period R 1 , the X electrode-lines X 1. To Y n , the Y electrode-lines Y 1 in the state where the potential applied to the fifth potential V E is maintained at the fifth potential V E. To Y n ), the potential applied to the first potential (
Figure 112006018425112-PAT00004
) To the negative seventh potential V NF . Here, address electrode-lines A R1 To A Bm ), the ground potential V G is applied. Accordingly, X electrode-lines X 1 To X n ) and the Y electrode-lines Y 1 To due to the discharge between the Y n), Y electrode lines (Y 1 To Y n , some of the negative wall charges around the X electrode-lines (X 1). To X n ), as appropriate (see FIG. 7). In addition, address electrode-lines A R1 To A Bm ), since the ground potential V G is applied, the positive wall charges around the address electrode-lines A R1 to A Bm are appropriately reduced (see FIG. 7).

이에 따라, 이어지는 어드레싱 주기(A1)에서, 어드레스 전극-라인들(AR1 내지 ABm)에 표시 데이터 신호가 인가되고, 상기 부극성의 제4 전위(VSCH)로 바이어싱된 Y 전극-라인들(Y1 내지 Yn)에 상기 부극성의 제2 전위(VSCL)의 주사 펄스가 순차적으로 인가됨에 따라, 원활한 어드레싱이 수행될 수 있다. 각 어드레스 전극-라인(AR1 내지 ABm)에 인가되는 표시 데이터 신호는 디스플레이 셀을 선택할 경우에 정극성 어드레스 전위(VA)가, 그렇지 않을 경우에 접지 전위(VG)가 인가된다. 이에 따라 상기 부극성의 제2 전위(VSCL)의 주사 펄스가 인가되는 동안에 정극성 어드레스 전위(VA)의 표시 데이터 신호가 인가되면 상응하는 디스플레이 셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 디스플레이 셀에서는 벽전하들이 형성되지 않는다. 여기에서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극-라인들(X1, ...Xn)에 상기 정극성의 제5 전위(VE)가 인가된다.Thus, in the following addressing period A 1 , the address electrode-lines A R1 To A Bm ), the display data signal is applied to the Y electrode-lines Y 1 biased to the negative fourth potential V SCH . To Y n ), as the scan pulses of the negative second potential V SCL are sequentially applied, smooth addressing may be performed. In the display data signal applied to each of the address electrode lines A R1 to A Bm , the positive address potential V A is applied when the display cell is selected, and the ground potential V G is applied when the display cell is not selected. Accordingly, when the display data signal of the positive address potential V A is applied while the scan pulse of the second negative potential V SCL is applied, wall charges are formed by the address discharge in the corresponding display cell. In other display cells, wall charges are not formed. Here, the positive fifth potential V E is applied to the X electrode-lines X 1 ,... X n for more accurate and efficient address discharge.

가장 적은 계조 가중값을 가진 제1 서브필드(SF1)의 유지 주기(S1)에서는, 모든 Y 전극 라인들(Y1, ...Yn)에 제1 유지 펄스가 인가된 후, 모든 X 전극 라인들(X1, ...Xn)에 제2 유지 펄스가 인가된다. 이에 따라, 어드레싱 주기(A)에서 설정 벽전위가 형성되었던 디스플레이 셀들에서 유지 방전을 일으킨다. The sustain period of the first subfield (SF 1) has the lowest gray scale weight value (S 1) in, after which the first sustain pulse applied to all the Y electrode lines (Y 1, ... Y n), all of X is applied to the second sustain pulse to the electrode lines (X 1, ... X n) . This causes sustain discharge in the display cells in which the set wall potential has been formed in the addressing period A. FIG.

상기한 바와 같이, 가장 적은 계조 가중값을 가진 제1 서브필드(SF1)의 유지 주기(S1)에서, 모든 Y 전극 라인들(Y1, ...Yn)에 동시에 인가되는 제1 유지 펄스가 전기적인 플로팅의 영역(t11 ~ t12)을 포함한다. 이와 마찬가지로, 모든 X 전극 라인들(X1, ...Xn)에 동시에 인가되는 제2 유지 펄스가 전기적인 플로팅의 영역(t13 ~ t14)을 포함한다.As described above, the first sub-field (SF 1) in the sustain period (S 1), all the Y electrode lines (Y 1, ... Y n) to be applied simultaneously to the first holding with the lowest gray scale weight value The pulses comprise the areas t11-t12 of electrical floating. Similarly, the second sustain pulse applied simultaneously to all X electrode lines X 1 ,... X n includes the areas t13 to t14 of electrical floating.

물론, 방전 디스플레이 장치의 특성에 따라 상기 제1 및 제2 유지 펄스들 중에서 어느 하나는 상기 플로팅의 영역을 갖지 않을 수도 있다. Of course, any one of the first and second sustain pulses may not have the area of the floating according to the characteristics of the discharge display device.

이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 패널의 구동 방법에 의하면, 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서 적어도 한 유지 펄스가 전기적인 플로팅의 영역을 포함하므로, 상기 전기적인 플로팅의 영역에서 방전 전류의 양이 감소한다. 이에 따라, 인접 계조들 '0'과 '1' 사이의 휘도 차이가 다른 인접 계조들보다 크지 않게 되고, 인접 계조들 '1'과 '2' 사이의 휘도 차이가 다른 인접 계조들보다 적지 않게 된다. 따라서, 낮은 계조 영역에서의 휘도 선형성이 효율적으로 높아짐으로 인하여 디스플레이 재현성이 효율적으로 높아질 수 있다. As described above, according to the driving method of the discharge display panel according to the present invention, since at least one sustain pulse includes an area of electrical floating in the sustain period of the subfield having the smallest gray scale weighting value, The amount of discharge current in the region is reduced. Accordingly, the luminance difference between the adjacent grayscales '0' and '1' is not larger than other adjacent grayscales, and the luminance difference between the adjacent grayscales '1' and '2' is not less than that of the other grayscales. . Therefore, display reproducibility can be efficiently increased because luminance linearity in the low gradation region is efficiently increased.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (9)

단위 프레임이 시분할 계조 디스플레이를 위하여 설정 계조 가중값들을 각각 가진 복수의 서브필드들로 구분되고, 상기 서브필드들 각각이 어드레싱 주기 및 유지 주기를 포함하는 방전 디스플레이 패널의 구동 방법에 있어서,A method of driving a discharge display panel in which a unit frame is divided into a plurality of subfields each having set gray scale weight values for time division gray scale display, and each of the subfields includes an addressing period and a sustaining period. 상기 복수의 서브필드들 중에서 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서, 적어도 한 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전 디스플레이 패널의 구동 방법. And at least one sustain pulse includes an area of electrical floating in a sustain period of a subfield having the least gray scale weight value among the plurality of subfields. 서로 대향 이격된 앞쪽 기판과 뒤쪽 기판을 갖고, 상기 기판들 사이에 유지 전극 라인들 및 주사 전극 라인들이 서로 교호하고 나란하게 형성되며, 어드레스 전극 라인들이 상기 유지 및 주사 전극 라인들에 대하여 교차되게 형성되는 방전 디스플레이 패널의 구동 방법에 있어서,A front substrate and a rear substrate spaced apart from each other, wherein the sustain electrode lines and the scan electrode lines are alternately and side-by-side formed between the substrates, and the address electrode lines are crossed with respect to the sustain and scan electrode lines. In the method of driving a discharge display panel, 단위 프레임을 시분할 계조 디스플레이를 위한 복수의 서브필드들로 구분하는 단계; 및Dividing the unit frame into a plurality of subfields for time division gray scale display; And 상기 서브필드들 각각을 리셋 주기, 어드레싱 주기, 및 유지 주기로 구분하는 단계를 포함하고,Dividing each of the subfields into a reset period, an addressing period, and a sustain period; 상기 복수의 서브필드들 중에서 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서, 적어도 한 유지 펄스가 전기적인 플로팅의 영역을 포함하는 방전 디스플레이 패널의 구동 방법. And at least one sustain pulse includes an area of electrical floating in a sustain period of a subfield having the least gray scale weight value among the plurality of subfields. 제2항에 있어서, 상기 복수의 서브필드들의 유지 주기들 각각에서,The method of claim 2, wherein in each of the sustain periods of the plurality of subfields, 계조 가중값에 비례하여 설정된 개수의 유지 펄스들이 상기 유지 전극 라인들과 주사 전극 라인들에 교호하게 인가되는 방전 디스플레이 패널의 구동 방법. And a number of sustain pulses set in proportion to the gray scale weight value are alternately applied to the sustain electrode lines and the scan electrode lines. 제3항에 있어서, 상기 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서, 4. The method of claim 3, wherein in the sustain period of the subfield having the least gray scale weight value, 제1 유지 펄스가 상기 주사 전극 라인들에 인가되는 단계, 및Applying a first sustain pulse to the scan electrode lines, and 제2 유지 펄스가 상기 유지 전극 라인들에 인가되는 단계가 수행되는 방전 디스플레이 패널의 구동 방법. And applying a second sustain pulse to the sustain electrode lines. 제4항에 있어서, 상기 가장 적은 계조 가중값을 가진 서브필드의 유지 주기에서, The method according to claim 4, wherein in the sustain period of the subfield having the least gray scale weight value, 상기 제1 및 제2 유지 펄스들 각각이 전기적인 플로팅의 영역을 포함하는 방전 디스플레이 패널의 구동 방법. And each of the first and second sustain pulses comprises an area of electrical floating. 제1항에 있어서, The method of claim 1, 상기 복수의 서브필드들 중에서 적어도 한 서브필드의 리셋 주기가,The reset period of at least one subfield among the plurality of subfields is 상기 주사 전극 라인들에 인가되는 전위를 정극성의 제1 전위까지 상승시키는 전위 상승 주기; 및A potential raising period for raising a potential applied to the scan electrode lines to a first positive potential; And 상기 주사 전극 라인들에 인가되는 전위를 부극성의 제2 전위까지 하강시키는 전위 하강 주기를 포함하는 방전 디스플레이 패널의 구동 방법.And a potential drop period for dropping the potentials applied to the scan electrode lines to a second negative potential. 제6항에 있어서, 상기 전위 하강 주기에서,The method of claim 6, wherein in the potential drop period, 상기 유지 전극 라인들에 바이어스 전위가 인가되고, 상기 어드레스 전극 라인들에 접지 전위가 인가되는 방전 디스플레이 패널의 구동 방법. And a bias potential is applied to the sustain electrode lines, and a ground potential is applied to the address electrode lines. 제7항에 있어서, The method of claim 7, wherein 상기 전위 하강 주기에서 상기 유지 전극 라인들에 인가되는 바이어스 전위가 상기 어드레싱 주기에서도 상기 유지 전극 라인들에 계속 인가되는 방전 디스플레이 패널의 구동 방법.And a bias potential applied to the sustain electrode lines in the potential drop period is continuously applied to the sustain electrode lines even in the addressing period. 제6항에 있어서, 상기 전위 상승 주기에서,The method of claim 6, wherein in the potential rising period, 상기 어드레스 전극 라인들 및 유지 전극 라인들에 접지 전위가 인가되는 방전 디스플레이 패널의 구동 방법.And a ground potential is applied to the address electrode lines and the sustain electrode lines.
KR1020060024300A 2006-03-16 2006-03-16 Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area KR20070094093A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024300A KR20070094093A (en) 2006-03-16 2006-03-16 Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024300A KR20070094093A (en) 2006-03-16 2006-03-16 Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area

Publications (1)

Publication Number Publication Date
KR20070094093A true KR20070094093A (en) 2007-09-20

Family

ID=38688036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024300A KR20070094093A (en) 2006-03-16 2006-03-16 Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area

Country Status (1)

Country Link
KR (1) KR20070094093A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821606B1 (en) * 2006-08-30 2008-04-15 후지츠 히다찌 플라즈마 디스플레이 리미티드 Method of driving plasma display panel and plasma display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821606B1 (en) * 2006-08-30 2008-04-15 후지츠 히다찌 플라즈마 디스플레이 리미티드 Method of driving plasma display panel and plasma display device

Similar Documents

Publication Publication Date Title
KR100467692B1 (en) Method of driving plasma display panel wherein width of display sustain pulse varies
KR100388912B1 (en) Method for resetting plasma display panel for improving contrast
KR100502355B1 (en) Method for resetting plasma display panel wherein address electrode ines are electrically floated, and method for driving plasma display panel using the resetting method
KR100484113B1 (en) Method of driving a plasma display panel
KR20070094093A (en) Method for driving discharge display panel wherein discharge-sustain pulse includes electrical floating area
KR100829749B1 (en) Method of driving discharge display panel for effective addressing
KR100603371B1 (en) Method for driving plasma display panel on which pulses having mutually different rising time are applied
KR100719565B1 (en) Method for driving plasma display panel wherein linearity of low gray-scale display is improved
KR100573113B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100730160B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR100708728B1 (en) Method of driving discharge display panel for accurate addressing discharge
KR100581877B1 (en) Driving method of plasma display panel
KR100449764B1 (en) Method for driving plasma display panel wherein display-sustaining voltage varies
KR100573125B1 (en) Method of driving plat-panel display panel for stabilized display-sustaining discharge
KR100777726B1 (en) Method for driving plasma display panel wherein effective resetting is performed
KR20030090373A (en) Method of driving plasma display panel wherein initialization steps are effectively performed
KR100544124B1 (en) Method for resetting plasma display panel wherein bias voltage is applied to address electrode ines, and method for driving plasma display panel using the resetting method
KR100537610B1 (en) Method of driving plasma display panel wherein frequency of display sustain pulses varies
KR100581892B1 (en) Method of driving plat-panel display panel wherein low gray-scale data are effciently displayed
KR100445028B1 (en) Method of driving plasma display panel to prevent discharge from weakening in low gray-scale
KR100626057B1 (en) Method for plasma display device having middle electrode lines
KR100615312B1 (en) Method of driving plasma display panel
KR100647674B1 (en) Method for plasma display device being addressed by middle electrode lines
KR100719581B1 (en) Method of driving plasma display panel
KR20080006887A (en) Method for driving discharge display panel wherein electric-potential of display-data pulses varies

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application