KR20030090321A - 평판 디스플레이 드라이브 칩 및 그의 테스트 방법 - Google Patents

평판 디스플레이 드라이브 칩 및 그의 테스트 방법 Download PDF

Info

Publication number
KR20030090321A
KR20030090321A KR1020020028390A KR20020028390A KR20030090321A KR 20030090321 A KR20030090321 A KR 20030090321A KR 1020020028390 A KR1020020028390 A KR 1020020028390A KR 20020028390 A KR20020028390 A KR 20020028390A KR 20030090321 A KR20030090321 A KR 20030090321A
Authority
KR
South Korea
Prior art keywords
data
mode
analog
digital
digital core
Prior art date
Application number
KR1020020028390A
Other languages
English (en)
Other versions
KR100488147B1 (ko
Inventor
김옥태
탁윤흥
박형근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2002-0028390A priority Critical patent/KR100488147B1/ko
Publication of KR20030090321A publication Critical patent/KR20030090321A/ko
Application granted granted Critical
Publication of KR100488147B1 publication Critical patent/KR100488147B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 드라이브 칩의 정상상태 동작을 비교적 적은 비용으로 테스트할 수 있는 평판 디스플레이의 드라이브 칩 및 그의 테스트 방법에 관한 것이다.
본 발명에 따른 평판 디스플레이의 드라이브 칩은 스캔라인들과 데이터라인들을 구비하는 디스플레이 패널을 구동하는 드라이브 칩에 있어서, 영상데이터에 응답하여 데이터 신호들 및 데이터 제어신호들과 디지털 스캔 제어신호들을 발생하는 디지털 코어와; 데이터 신호들 및 데이터 제어신호들에 응답하여 데이터라인들을 아날로그 구동하기 위한 데이터 드라이버와; 스캔 제어신호에 응답하여 스캔라인들을 아날로그 구동하기 위한 스캔 드라이버와; 외부 제어신호에 응답하여 드라이브 칩이 정상동작 모드인 경우 디지털 코어로부터의 데이터 신호들 및 데이터 제어신호들과 스캔 제어신호들을 래치하여 해당 드라이버에 공급하고, 드라이브 칩이 테스트 모드인 경우 디지탈 코어와, 데이터 드라이버와 스캔 드라이버를 포함하는 아날로그 회로를 분리시켜 디지탈 테스트 및 아날로그 테스트를 독립적으로 수행하게 하는 다중 입력 쉬프트 레지스터 어레이를 구비하는 것을 특징으로 한다.

Description

평판 디스플레이 드라이브 칩 및 그의 테스트 방법{DRIVING CHIP OF FLAT PANEL DISPLAY AND TEST METHOD THEREOF}
본 발명은 디스플레이 장치에 관한 것으로, 특히 디스플레이 드라이브 칩의정상 상태 동작을 비교적 적은 비용으로 테스트할 수 있는 디스플레이 드라이브 칩 및 그의 테스트 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 디스플레이들이 각광받고 있다. 평판 디스플레이로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 일렉트로-루미네센스(Electro-Luminescence : 이하, EL이라 함) 디스플레이 등이 있다.
여기서, 휴대폰과 같은 소형기기에 이용되는 소형 디스플레이로는 LCD와 EL 디스플레이가 주로 이용된다. 소형 디스플레이는 화소셀들이 매트릭스형으로 배열되어 화상을 표시하는 디스플레이 패널과, 디스플레이 패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 디스플레이 패널의 화소셀들에 영상신호를 공급하는 데이터라인들을 구동하기 위한 데이터 드라이버와, 디스플레이 패널의 화소셀들을 라인 단위로 구동되게 하는 스캔라인들을 구동하기 위한 스캔 드라이버와, 데이터 드라이버 및 스캔 드라이버를 제어하면서 구동하기 위한 컨트롤러를 구비한다. 소형 디스플레이에서는 소형화와 저비용화를 위하여 구동회로가 하나의 드라이브 IC(Integrated Circuit) 칩으로 집적화되어 제작된다. 이에 따라, 드라이브 IC 칩의 내부는 마이크로 프로세싱 유닛(Micro Processing Unit; MPU)과, 데이터를 교환하는 인터페이스부, 마이크로 프로세싱 유닛을 통해 공급된 영상데이터를 저장하는 메모리, 디스플레이 패널을 직접 구동하는 아날로그 드라이브 회로, 그리고 메모리의 영상데이터로부터 아날로그 드라이브 회로를 구동하기 위한 제어신호를 생성하는 디스플레이 제어부를 구비한다.
실제로, 소형 EL 디스플레이 패널을 구동하기 위한 드라이브 IC는 도 1에 도시된 바와 같이 디지털 회로들로 구성된 디지털 코어(10)와, 디지털 코어(10)의 제어에 응답하여 EL 디스플레이 패널(도시하지 않음)의 데이터라인들을 아날로그 구동하기 위한 제1 및 제2 데이터 드라이버(20, 22)와, 디지털 코어(10)의 제어에 응답하여 EL 디스플레이 패널의 스캔라인들을 아날로그 구동하기 위한 스캔 드라이버(24)를 구비한다.
이러한 디지탈 코어(10)는 메모리로부터의 영상데이터에 따라 적합한 제어신호를 발생하여 제1 및 제2 데이터 드라이버(20, 22)와 스캔 드라이버(24)의 구동을 제어하게 된다. 이를 위하여 디지탈 코어(10)는 마이크로 프로세싱 유닛과, 데이터를 입출력하는 인터페이스부, 영상데이터를 기억하는 메모리, 그리고 메모리의 영상데이터로부터 제1 및 제2 데이터 드라이버(20, 22)와 스캔 드라이버(24)를 구동하기 위한 제어신호를 생성하는 디스플레이 제어부를 구비한다. 또한, 디지탈 코어(10)는 디스플레이 제어부에서 발생되는 제어신호를 래치하여 제1 및 제2 데이터 드라이버(20, 22)와 스캔 드라이버(24)로 출력하기 위하여 기억소자인 래치부(12, 14, 16)을 추가로 구비한다. 이는 제어신호가 디스플레이 제어부를 구성하는 조합회로를 통해 생성되면서 포함되는 결함(Glitch) 성분을 억제할 수 있기 때문이다.
제1 및 제2 데이터 드라이버(20, 22)와 스캔 드라이버(24)는 아날로그 회로로 구성된다. 제1 및 제2 데이터 드라이버(20, 22)는 디지털코어(10)로부터의 데이터 제어신호에 응답하여 EL 디스플레이 패널의 데이터라인들에 정전류신호를 공급한다. 스캔 드라이버(24)는 디지털코어(10)로부터의 스캔 제어신호에 응답하여 EL 디스플레이 패널의 스캔라인들을 순차 구동하게 된다.
이러한 구성을 갖는 드라이브 IC 칩은 정상상태 동작여부를 판단하기 위한 테스트 과정을 필연적으로 거치게 된다. 드라이브 IC 칩의 테스트는 크게 내부 메모리 테스트, 디지털 회로 테스트, 그리고 아날로그 드라이브 회로(데이터 드라이버, 스캔 드라이버) 테스트로 구분된다. 드라이브 IC 칩의 내부 메모리는 일반적으로 BIST(Built In Self Test) 방법으로 테스트된다. 디지털 회로는 기능(Funtional) 테스트와 스캔 테스트 방법으로 테스트된다. 그리고, 아날로그 드라이브 회로는 드라이브 IC 칩이 아날로그 테스트 상태일 때 디스플레이 제어부의 출력신호와 상관없이 그의 동작을 특정상태로 유지되게 하면서 그의 특성을 테스트하게 된다. 다시 말하여, 아날로그 드라이브 회로는 칩 설계시 아날로그 테스트 모드를 정의하고, 드라이브 IC 칩이 테스트 모드가 될 때 미리 정의된 상태에서 출력 특성을 테스트할 수 있게 된다. 이에 따라, 아날로그 드라이브 회로는 여러가지 다양한 조건에서 테스트하기 어려우며, 또 이를 위해 별도의 회로가 추가되어야 한다.
특히, 드라이브 IC 칩의 테스트 중 디지털 회로의 스캔 테스트 방법은 다음과 같다. 우선, 드라이브 IC 칩 내부의 모든 기억소자들(래치들)을 직렬로 연결하여 쉬프트 레지스터를 구성한다. 그 다음, 임의의 테스트 패턴을 하나의 입력핀을 통해 직렬방식으로 모든 기억소자들에게 인가되게 한다. 이어서, 1회의 클럭을 인가하여 각 기억소자 입력단에 연결된 조합(Combination) 회로의 출력을 검출한다. 그리고, 하나의 출력핀을 통해 직렬방식으로 모든 기억소자의 출력값을 검출한다. 출력핀을 통해 검출된 결과값은 시뮬레이션을 통해 얻은 기대값과 비교하여 디지털 회로의 결함 여부를 판단하게 된다.
그러나, 이러한 디지털 코어의 스캔 테스트 방법은 드라이브 IC 칩이 정상적인 동작상태가 아니므로 기능 테스트도 반드시 수행되어야만 한다. 일반적인 디지털 코어의 기능 테스트는 드라이브 IC 칩의 입력핀에 테스트 패턴을 인가하고 출력핀에서 시간에 따른 상태를 기대값과 비교하면서 테스트하게 된다. 그러나, 드라이브 IC 칩 대부분의 출력핀은 EL 디스플레이 패널과 연결되어 아날로그 신호만을 출력하므로 상기 디지털 코어의 기능 테스트는 불가능하게 된다.
따라서, 본 발명의 목적은 드라이브 칩의 정상상태 동작을 비교적 적은 비용으로 테스트할 수 있는 평판 디스플레이의 드라이브 칩 및 그의 테스트 방법을 제공하는 것이다.
도 1은 종래의 평판 디스플레이 드라이브 IC 칩을 도시한 도면.
도 2는 본 발명에 평판 디스플레이 드라이브 IC 칩을 도시한 도면.
도 3은 도 2에 도시된 다중 입력 쉬프트 레지스터의 상세구성을 도시한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 30 : 디지탈 코어 12, 14, 16 : 기억소자
20, 22, 34, 36 : 데이터 드라이버
24, 38 : 스캔 드라이버
32 : 다중입력 쉬프트 레지스터(MISR)
상기 목적을 달성하기 위하여, 본 발명에 따른 평판 디스플레이의 드라이브 칩은 스캔라인들과 데이터라인들을 구비하는 디스플레이 패널을 구동하는 드라이브 칩에 있어서, 영상데이터에 응답하여 데이터 신호들 및 데이터 제어신호들과 디지털 스캔 제어신호들을 발생하는 디지털 코어와; 데이터 신호들 및 데이터 제어신호들에 응답하여 데이터라인들을 아날로그 구동하기 위한 데이터 드라이버와; 스캔 제어신호에 응답하여 스캔라인들을 아날로그 구동하기 위한 스캔 드라이버와; 외부 제어신호에 응답하여 드라이브 칩이 정상동작 모드인 경우 디지털 코어로부터의 데이터 신호들 및 데이터 제어신호들과 스캔 제어신호들을 래치하여 해당 드라이버에 공급하고, 드라이브 칩이 테스트 모드인 경우 디지탈 코어와, 데이터 드라이버와 스캔 드라이버를 포함하는 아날로그 회로를 분리시켜 디지탈 테스트 및 아날로그 테스트를 독립적으로 수행하게 하는 다중 입력 쉬프트 레지스터 어레이를 구비하는 것을 특징으로 한다.
여기서, 다중 입력 쉬프트 레지스터 어레이는 외부 제어신호에 응답하여 쉬프트 레지스터 동작을 위한 쉬프트 모드, 병렬 입출력 동작을 위한 병렬 로드 모드, 병렬 입력신호 압축을 위한 신호 분석 모드, 그리고 초기화를 위한 리셋 모드로 동작하는 것을 특징으로 한다.
그리고, 드라이브 칩이 정상동작 모드인 경우 디지털 코어와 데이터 드라이버 사이에 접속되는 제1 다중 입력 쉬프트 레지스터 어레이는 병렬 로드 모드로 동작하여 디지털 코어로부터의 데이터 신호들 및 데이터 제어신호들을 데이터 드라이버와 중계하고, 디지털 코어와 스캔 드라이버 사이에 접속되는 제2 다중 입력 쉬프트 레지스터 어레이는 스캔 모드로 동작하여 디지털 코어로부터의 스캔 제어신호들을 스캔 드라이버에 중계하는 것을 특징으로 한다.
또한, 드라이브 칩이 디지털 기능 테스트 모드인 경우 다중 입력 쉬프트 레지스터 어레이는 신호 분석 모드로 동작하여 정상구동되는 디지털 코어로부터 병렬로 출력되는 입력 신호들을 원하는 시간 동안 병렬 출력없이 압축하고, 이어서 쉬프트 모드로 동작하여 직렬로 연결되고 직렬 데이터 출력핀을 통해 압축된 신호들을 출력하여 기대값과 비교함으로써 정상 동작 여부를 판단할 수 있게 하는 것을 특징으로 한다.
이와 달리, 드라이브 칩이 아날로그 테스트 모드인 경우 다중 입력 쉬프트 레지스터 어레이는 쉬프트 모드로 동작하여 직렬 데이터 입력핀들을 통해 연속적으로 입력되는 테스트신호에 응답하여 아날로그 회로들을 독립적으로 온/오프시켜 제어하는 것을 특징으로 한다.
본 발명에 따른 평판 디스플레이의 드라이브 칩 테스트 방법은 드라이브 칩이 영상데이터에 응답하는 구동 제어신호들을 발생하는 디지털 코어와, 구동 제어신호들에 응답하여 디스플레이 패널을 아날로그 구동하기 위한 아날로그 구동회로와; 외부 제어신호에 따라 다수개의 동작모드를 가지고 드라이브 칩이 정상동작 모드인 경우 디지털 코어로부터의 구동 제어신호들을 아날로그 구동회로로 중계하고, 드라이브 칩이 테스트 모드인 경우 디지탈 코어와 아날로그 구동회로를 분리시켜 구동되게 하는 다중 입력 쉬프트 레지스터 어레이를 구비하여; 드라이브 칩이 디지털 기능 테스트 모드인 경우 다중 입력 쉬프트 레지스터 어레이는 외부 제어신호에 따라 신호 분석 모드로 동작하여 정상 구동되는 디지털 코어로부터의 병렬 입력신호들을 병렬 출력없이 압축하고, 이어서 쉬프트 모드로 동작하여 직렬 데이터 출력핀을 통해 상기 압축된 신호들을 출력하며, 그 직렬 출력값을 기대값과 비교하여정상동작 여부를 판단하는 단계와; 드라이브 칩이 아날로그 테스트 모드인 경우 다중 입력 쉬프트 레지스터 어레이는 쉬프트 모드로 동작하여 직렬 데이터 입력핀들을 통해 연속적으로 입력되는 테스트신호에 응답하여 아날로그 회로들을 독립적으로 온/오프시켜 제어함으로써 정상동작 여부를 판단하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 2 및 도 3를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 2는 본 발명의 실시 예에 따른 EL 디스플레이 패널의 드라이브 IC를 도시한 것이다. 도 2에 도시된 드라이브 IC는 디지털 회로들로 구성된 디지털 코어(30)와, 디지털 코어(30)의 제어에 응답하여 EL 디스플레이 패널(도시하지 않음)의 데이터라인들을 아날로그 구동하기 위한 제1 및 제2 데이터 드라이버(34, 36)와, 디지털 코어(30)의 제어에 응답하여 EL 디스플레이 패널의 스캔라인들을 아날로그 구동하기 위한 스캔 드라이버(38)와, 디지털 코어(30)와 데이터 드라이버(34, 36)와 스캔 드라이버(38) 사이마다 접속된 멀티 입력 쉬프트 레지스터(Multiple Input Shift Register; 이하, MISR이라 함) 어레이(32)를 구비한다.
디지털 코어(30)는 내부 메모리로부터의 영상데이터에 따라 적합한 제어신호를 발생하여 제1 및 제2 데이터 드라이버(34, 36)와 스캔 드라이버(38)의 구동을 제어하게 된다. 이를 위하여 디지탈 코어(30)는 마이크로 프로세싱 유닛과, 데이터를 입출력하는 인터페이스부, 영상데이터를 기억하는 메모리, 그리고 메모리의 영상데이터로부터 제1 및 제2 데이터 드라이버(34, 36)와 스캔 드라이버(38)를 구동하기 위한 제어신호를 생성하는 디스플레이 제어부를 구비한다.
MISR 어레이(32)는 디지털 코어(30)로부터 병렬 입력을 받을 수 있는 PRRG(Pseudo Random Pattern Register) 회로로 구성된다. 이러한 MISR 어레이(32)는 정상동작 모드인 경우 디지털 코어(30)로부터 제1 및 제2 데이터 드라이버(34, 36)에 공급되는 데이터 제어신호들 및 데이터 신호들과, 스캔 드라이버(38)에 공급되는 스캔 제어신호들을 중계하게 된다. 다시 말하여, MISR 어레이(32)는 데이터 신호들과 데이터 제어신호들 및 스캔 제어신호들을 래치하여 출력함으로써 디지털 코어(30) 내의 디스플레이 제어부를 구성하는 조합회로를 통해 생성되면서 포함되는 결함(Glitch) 성분을 억제하게 된다. 또한, MISR 어레이(32)는 외부 제어신호에 따라 직렬로 연결되어 직렬 데이터 입력핀(31)과 직렬 데이터 출력핀(33)을 생성하게 된다. 이러한 MISR 어레이(32)는 외부로부터의 모드 제어신호(CO, C1)에 응답하여 쉬프트(Shift) 모드, 병렬 로드(Parallel Load) 모드, 그리고 신호 분석(Signatue Analyzer) 모드, 리셋 모드로 동작하게 된다.
구체적으로, 드라이브 IC가 정상동작 모드인 경우 디지털 코어(30)와 스캔 드라이버(38) 사이에 접속되어 스캔 제어신호들을 공급받는 MISR 어레이(32)는 쉬프트 레지스터 모드로 동작하여 순차적인 스캔 제어신호를 스캔 드라이버(38)에 공급하게 된다. 그리고, 정상 동작모드인 경우 디지털 코어(30)와 제1 및 제2 데이터 드라이버(38) 사이에 접속된 MISR 어레이(32)는 병렬 로드 모드로 동작하여 디지털코어(30)로부터의 병렬 데이터신호를 래치하여 제1 및 제2 데이터 드라이버(34, 36)에 공급하게 된다.
이와 달리, 드라이브 IC가 디지털 기능 테스트 모드인 경우 MISR 어레이(32)는 신호 분석 모드로 동작하게 된다. MISR 어레이(32)가 신호 분석 모드일 때 디지털 코어(30)를 정상동작시키면 디지털 코어(30) 내부의 디지털 회로들이 동작하면서 최종 출력이 MISR 어레이(32)로 입력된다. 이 경우, MISR 어레이(32)는 신호 분석 모드로 동작함에 따라 정상적인 출력이 나오지 않고 입력신호들을 압축하게 된다. 이러한 신호 분석 모드에서의 입력신호 압축 상태를 원하는 시간동안 진행한 다음 MISR 어레이(32)가 쉬프트 모드로 동작하게 한다. 이에 따라, 신호 분석 모드에서 압축된 입력신호들이 직렬 출력단(33)을 통해 출력되고, 출력신호들을 기대값과 비교하여 디지털 회로들의 결함여부를 판단하게 된다. 다시 말하여, MISR 어레이(32)가 신호 분석 모드로 동작하는 경우 다음 상태 값은 현재 상태값과 MISR 어레이(32)의 입력에 의존하게 된다. 이에 따라, 그 신호 분석 모드에서 디지털 코어(30)에서 MISR 어레이(32)에 한번이라도 잘못된 병렬 입력이 인가되는 경우 정상적인 병렬 입력이 인가된 경우와 직렬 출력단(33)을 통해 출력되는 값이 다르게 되므로 이로써 디지털 코어(30) 내부회로의 결함을 판단할 수 있게 된다.
그리고, 드라이브 IC가 아날로그 테스트 모드인 경우 MISR 어레이(32)는 쉬프트 모드로 동작하게 한다. 이에 따라, MISR 어레이(32)의 직렬 입력단(31)을 통해 아날로그 드라이버인 데이터 드라이버들(34, 36)과 스캔 드라이버(38)를 독립적으로 온/오프할 수 있는 신호(TP)를 연속적으로 입력하여 상기 아날로그 드라이버들(34, 36, 38)을 독립적으로 테스트할 수 있게 된다.
이러한 MISR 어레이(32)에 의해 디지털 코어(30) 및 MISR 어레이(32)를 포함하는 디지털 회로와, 제1 및 제2 데이터 드라이버(34, 36)와 스캔 드라이버(38)를 포함하는 아날로그 회로가 함께 내장된 드라이브 IC에 대한 디지털 테스트 및 아날로그 테스트가 독립적으로 쉽게 수행될 수 있게 된다.
제1 및 제2 데이터 드라이버(34, 36)는 디지털코어(30)로부터 MISR 어레이(32)를 경유하여 공급되는 데이터신호 및 데이터 제어신호에 응답하여 EL 디스플레이 패널의 데이터라인들에 정전류신호를 공급한다.
스캔 드라이버(24)는 디지털코어(30)로부터 MISR 어레이(32)를 경유하여 공급되는 스캔 제어신호에 응답하여 EL 디스플레이 패널의 스캔라인들을 순차 구동하게 된다.
도 3은 도 2에 도시된 MISR 어레이(32)를 구체적으로 도시한 것으로, 특히 디지털 코어(30)와 제1 데이터 드라이버(34) 사이에 접속된 MISR 어레이(32)를 구체화한 회로도이다.
도 3에 도시된 MISR 어레이(32)는 제1 및 제2 제어신호(C0, C1) 입력라인에 종속적으로 접속된 다수개의 D-플립플롭들(DFF1 내지 DFF32)로 구성된다. 이러한 D-플립플롭들(DFF0 내지 DFF31) 각각은 클럭신호(CLK)를 공통으로 입력받는다. 또한 D-플립플롭들(DFF0 내지 DFF31) 각각의 입력단은 디지털코어(30)로부터의 제1 및 제2 제어신호(C0, C1)와, 이전단 D-플립플롭의 출력신호(Q0 내지 Q30), 그리고 디지털 코어(30)로부터의 데이터신호(D0 내지 D31)를 논리연산하는 회로들과 각각접속된다. 다시 말하여 D-플립플롭들(DFF0 내지 DFF31) 각각의 입력단에는 제1 제어신호(C0)와 데이터신호(D0 내지 D31)를 AND 연산하는 AND 게이트(AND0 내지 AND31)와, 제2 제어신호(C1)와 이전단 D-플립플롭의 출력신호(Q1 내지 Q30)를 NAND 연산하는 NAND 게이트(NAND0 내지 NAND31)와, AND 게이트(AND0 내지 AND31) 각각의 출력신호와 NAND 게이트(NAND0 내지 NAND31) 각각의 출력신호를 XOR 연산하는 XOR 게이트(XOR0 내지 XOR31) 각각이 접속된다. 이렇게 D-플립플롭들(DFF0 내지 DFF31) 각각의 입력단에 접속된 논리회로들은 제1 및 제2 제어신호(C0, C1)에 응답하여 D-플립플롭들(DFF0, DFF31)이 쉬프트 모드, 병렬 로드 모드, 신호 분석 모드, 리셋 모드로 동작하게 한다. 그리고, D-플립플롭들(DFF0 내지 DFF31) 각각의 출력신호들(Q0 내지 Q31)을 모두 XOR 연산하여 첫째단 NAND 게이트(NAND0)의 입력단으로 입력되게 하는 XOR 게이트(XOR32)가 더 구비된다.
이러한 구성을 가지는 MISR 어레이(32)는 디지털 코어(30)로부터의 제1 및 제2 제어신호(C0, C1)의 논리값에 따라 쉬프트 모드, 병렬 로드 모드, 신호 분석 모드, 그리고 리셋 모드로 동작하게 된다.
예를 들어, C0=0, C1=0인 경우 MISR 어레이(32)는 스캔 모드, 즉 쉬프트 모드가 되어 쉬프트 레지스터로 동작하여 D-플립플롭들(DFF0 내지 DFF31)의 값을 오른쪽으로 이동시키게 된다.
C0=0, C1=1인 경우 MISR 어레이(32)는 리셋되어 D-플립플롭들(DFF0 내지 DFF31)들은 모두 초기화된다.
C0=1, C1=0인 경우 MISR 어레이(32)는 신호분석 모드로 동작하여 정상동작하는 디지털 코어(30)로부터 XOR 게이트(XOR0 내지 XOR31) 각각을 경유하여 병렬로 입력되는 데이터신호들(D0 내지 D31)들과 이전단 D-플립플롭(DFF0 내지 DFF31)의 출력신호들에 응답하여 무작위 시퀀스(Random Sequence)를 만들게 된다. 이어서고, MISR 어레이(32)는 C0=0, C1=0에 의해 쉬프트모드로 동작하여 직렬 출력단을 통해 상기 무작위 시퀀스를 순차적으로 출력하여 기대값과 비교함으로써 디지털 코어(30)의 결합여부를 판단하게 된다.
C0=1, C1=1인 경우 MISR 어레이(32)는 병렬 로드 모드로 동작하여 데이터신호들(D0 내지 D31)을 병렬로 입력받게 된다.
이렇게 본 발명에 따른 드라이브 IC는 디지털 코어(30)와 아날로그 드라이버(34, 36, 38) 사이에 기억소자들이면서 다중입력을 갖는 MISR 어레이(32)를 채용한다. 이 MISR 어레이(32)는 외부제어신호에 응답하여 쉬프트 모드, 병렬 로드 모드, 신호 분석 모드, 리셋 모드로 동작하게 된다. 특히, 드라이브 IC를 디지털 기능 테스트를 수행하는 경우 MISR 어레이(32)는 신호 분석 모드로 동작하여 디지털 코어(30)로부터의 병렬 입력신호를 압축한 다음 쉬프트 모드로 동작하여 압축된 신호들을 직렬 출력단을 통해 출력하여 기대값과 비교함으로써 정상여부를 판단하게 된다. 이에 따라, 디스플레이 패널과 연결되는 출력핀들 대부분이 아날로그 출력핀이어서 디지털 기능 테스트가 어려웠던 종래의 드라이브 IC와 달리 본 발명에 따른 드라이브 IC는 외부 제어신호에 의해 디지털 기능 테스트를 쉽게 수행할 수 있게 된다. 또한, 본 발명에 따른 드라이브 IC를 아날로그 테스트하는 경우 MISR 어레이(32)의 직렬 입력단을 통해 테스트 신호를 연속적으로 인가하여 아날로그 드라이버들(34, 36, 38)의 구성회로들을 독립적으로 온/오프시킬 수 있게 된다. 이에 따라, 아날로그 드라이버들의 독립적인 테스트 및 다양한 테스트가 어려웠던 종래의 드라이브 IC와 달리 본 발명에 따른 드라이브 IC는 아날로그 드라이버들(34, 36, 38)의 정상동작 여부를 디지털 회로들과 독립적으로 다양하게 테스트할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 평판 디스플레이의 드라이브 칩 및 그의 테스트 방법은 디지털 코어와 아날로그 드라이버 사이에 기억소자들인 MISR 어레이를 채용하여 외부 제어신호에 의해 디지털 회로들에 대한 디지털 테스트와 아날로그 회로들에 대한 아날로그 테스트를 독립적으로 수행하게 된다. 이에 따라, 본 발명에 따른 평판 디스플레이의 드라이브 칩 및 그의 테스트 방법에 의하면 드라이브 칩의 정상 동작 상태를 적은 비용으로 쉽게 테스트할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (6)

  1. 스캔라인들과 데이터라인들을 구비하는 디스플레이 패널을 구동하는 드라이브 칩에 있어서,
    영상데이터에 응답하여 데이터 신호들 및 데이터 제어신호들과 디지털 스캔 제어신호들을 발생하는 디지털 코어와;
    상기 데이터 신호들 및 데이터 제어신호들에 응답하여 상기 데이터라인들을 아날로그 구동하기 위한 데이터 드라이버와;
    상기 스캔 제어신호에 응답하여 상기 스캔라인들을 아날로그 구동하기 위한 스캔 드라이버와;
    외부 제어신호에 응답하여 상기 드라이브 칩이 정상동작 모드인 경우 상기 디지털 코어로부터의 데이터 신호들 및 데이터 제어신호들과 스캔 제어신호들을 래치하여 해당 드라이버에 공급하고, 상기 드라이브 칩이 테스트 모드인 경우 상기 디지탈 코어와, 데이터 드라이버와 스캔 드라이버를 포함하는 아날로그 회로를 분리시켜 디지탈 테스트 및 아날로그 테스트를 독립적으로 수행하게 하는 다중 입력 쉬프트 레지스터 어레이를 구비하는 것을 특징으로 하는 평판 디스플레이의 드라이브 칩.
  2. 제 1 항에 있어서,
    상기 다중 입력 쉬프트 레지스터 어레이는 상기 외부 제어신호에 응답하여쉬프트 레지스터 동작을 위한 쉬프트 모드, 병렬 입출력 동작을 위한 병렬 로드 모드, 병렬 입력신호 압축을 위한 신호 분석 모드, 그리고 초기화를 위한 리셋 모드로 동작하는 것을 특징으로 하는 평판 디스플레이의 드라이브 칩.
  3. 제 2 항에 있어서,
    상기 드라이브 칩이 정상동작 모드인 경우
    상기 디지털 코어와 상기 데이터 드라이버 사이에 접속되는 제1 다중 입력 쉬프트 레지스터 어레이는 병렬 로드 모드로 동작하여 상기 디지털 코어로부터의 상기 데이터 신호들 및 데이터 제어신호들을 상기 데이터 드라이버와 중계하고.
    상기 디지털 코어와 스캔 드라이버 사이에 접속되는 제2 다중 입력 쉬프트 레지스터 어레이는 스캔 모드로 동작하여 상기 디지컬 코어로부터의 스캔 제어신호들을 상기 스캔 드라이버에 중계하는 것을 특징으로 하는 평판 디스플레이의 드라이브 칩.
  4. 제 2 항에 있어서,
    상기 드라이브 칩이 디지털 기능 테스트 모드인 경우
    상기 다중 입력 쉬프트 레지스터 어레이는 신호 분석 모드로 동작하여 정상구동되는 상기 디지털 코어로부터 병렬로 출력되는 입력 신호들을 원하는 시간 동안 병렬 출력없이 압축하고, 이어서 쉬프트 모드로 동작하여 직렬로 연결되고 직렬 데이터 출력핀을 통해 상기 압축된 신호들을 출력하여 기대값과 비교함으로써 정상동작 여부를 판단할 수 있게 하는 것을 특징으로 하는 평판 디스플레이의 드라이브 칩.
  5. 제 2 항에 있어서,
    상기 드라이브 칩이 아날로그 테스트 모드인 경우
    상기 다중 입력 쉬프트 레지스터 어레이는 쉬프트 모드로 동작하여 직렬 데이터 입력핀들을 통해 연속적으로 입력되는 테스트신호에 응답하여 상기 아날로그 회로들을 독립적으로 온/오프시켜 제어하는 것을 특징으로 하는 평판 디스플레이의드라이브 칩.
  6. 디스플레이 패널을 구동하는 드라이브 칩의 테스트 방법에 있어서,
    상기 드라이브 칩은 영상데이터에 응답하는 구동 제어신호들을 발생하는 디지털 코어와, 상기 구동 제어신호들에 응답하여 상기 디스플레이 패널을 아날로그 구동하기 위한 아날로그 구동회로와; 외부 제어신호에 따라 다수개의 동작모드를 가지고 상기 드라이브 칩이 정상동작 모드인 경우 상기 디지털 코어로부터의 구동 제어신호들을 상기 아날로그 구동회로로 중계하고, 상기 드라이브 칩이 테스트 모드인 경우 상기 디지탈 코어와 상기 아날로그 구동회로를 분리시켜 구동되게 하는 다중 입력 쉬프트 레지스터 어레이를 구비하고;
    상기 드라이브 칩이 디지털 기능 테스트 모드인 경우 상기 다중 입력 쉬프트 레지스터 어레이는 상기 외부 제어신호에 따라 신호 분석 모드로 동작하여 정상 구동되는 상기 디지털 코어로부터의 병렬 입력신호들을 병렬 출력없이 압축하고, 이어서 쉬프트 모드로 동작하여 직렬 데이터 출력핀을 통해 상기 압축된 신호들을 출력하며, 그 직렬 출력값을 기대값과 비교하여 정상동작 여부를 판단하는 단계와;
    상기 드라이브 칩이 아날로그 테스트 모드인 경우 상기 다중 입력 쉬프트 레지스터 어레이는 쉬프트 모드로 동작하여 직렬 데이터 입력핀들을 통해 연속적으로 입력되는 테스트신호에 응답하여 상기 아날로그 회로들을 독립적으로 온/오프시켜 제어함으로써 정상동작 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 평판 디스플레이의 드라이브 칩 테스트 방법.
KR10-2002-0028390A 2002-05-22 2002-05-22 평판 디스플레이 드라이브 칩 및 그의 테스트 방법 KR100488147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028390A KR100488147B1 (ko) 2002-05-22 2002-05-22 평판 디스플레이 드라이브 칩 및 그의 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0028390A KR100488147B1 (ko) 2002-05-22 2002-05-22 평판 디스플레이 드라이브 칩 및 그의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20030090321A true KR20030090321A (ko) 2003-11-28
KR100488147B1 KR100488147B1 (ko) 2005-05-06

Family

ID=32383939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0028390A KR100488147B1 (ko) 2002-05-22 2002-05-22 평판 디스플레이 드라이브 칩 및 그의 테스트 방법

Country Status (1)

Country Link
KR (1) KR100488147B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019074715A (ja) * 2017-10-19 2019-05-16 ラピスセミコンダクタ株式会社 ラッチ回路及び表示ドライバ
CN113009251A (zh) * 2021-01-12 2021-06-22 深圳市思坦科技有限公司 一种Micro-LED的测试系统及方法
CN113671350A (zh) * 2021-08-23 2021-11-19 集创北方(珠海)科技有限公司 测试装置及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135748B2 (ja) * 1993-06-21 2001-02-19 株式会社東芝 表示データ駆動用集積回路
US6058255A (en) * 1996-12-17 2000-05-02 Texas Instruments Incorporated JTAG instruction decode test register and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019074715A (ja) * 2017-10-19 2019-05-16 ラピスセミコンダクタ株式会社 ラッチ回路及び表示ドライバ
JP7055616B2 (ja) 2017-10-19 2022-04-18 ラピスセミコンダクタ株式会社 ラッチ回路及び表示ドライバ
CN113009251A (zh) * 2021-01-12 2021-06-22 深圳市思坦科技有限公司 一种Micro-LED的测试系统及方法
CN113671350A (zh) * 2021-08-23 2021-11-19 集创北方(珠海)科技有限公司 测试装置及电子设备
CN113671350B (zh) * 2021-08-23 2024-02-27 集创北方(珠海)科技有限公司 测试装置及电子设备

Also Published As

Publication number Publication date
KR100488147B1 (ko) 2005-05-06

Similar Documents

Publication Publication Date Title
KR100448706B1 (ko) 단일 칩 시스템 및 이 시스템의 테스트/디버그 방법
US8904256B1 (en) Method and apparatus for low-pin count testing of integrated circuits
US8539293B2 (en) Integrated circuit for compression mode scan test
US20060055572A1 (en) Test circuit for digital to analog converter in liquid crystal display driver
US4980889A (en) Multi-mode testing systems
JP3701954B2 (ja) 半導体集積回路、その静電気耐圧試験方法及び装置
US7576554B2 (en) Semiconductor devices and methods of testing the same
US7659878B2 (en) Display control device
US7443373B2 (en) Semiconductor device and the method of testing the same
JP2001027958A (ja) １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード
KR100488147B1 (ko) 평판 디스플레이 드라이브 칩 및 그의 테스트 방법
US20120274493A1 (en) Digital-to-Analog Converter circuit with Rapid Built-in Self-test and Test Method
US20050030056A1 (en) Apparatus for measuring VS parameters in a wafer burn-in system
US20090313511A1 (en) Semiconductor device testing
US20050216803A1 (en) Integrated circuit device
TWI384235B (zh) 測試裝置
CN108257539B (zh) Oled显示装置及其驱动芯片
US5199035A (en) Logic circuit for reliability and yield enhancement
KR100535357B1 (ko) 타이밍 제어기
US7574643B2 (en) Test apparatus and method for testing a circuit unit
JPWO2008120389A1 (ja) メモリテスト回路、半導体集積回路およびメモリテスト方法
JP2003149297A (ja) Ｉｃテスタ及びｄｕｔカード
JP2006118995A (ja) 半導体集積回路
JP3156870B2 (ja) 半導体集積回路装置及びその電気的特性試験方法
US20050240845A1 (en) Reducing Number of Pins Required to Test Integrated Circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee