KR100535357B1 - 타이밍 제어기 - Google Patents

Abstract

본 발명의 액정표시 장치의 타이밍 제어기는, 클럭 신호 및 인에이블 신호를 입력하여 모드선택신호가 제1 전압레벨을 가질때 정상적인 컨트롤 신호를 출력하는 컨트롤 프로세서 수단과, 상기 모드선택신호가 제1 전압레벨을 가질 때 클럭 펄스신호의 변화구간에 따라 응답하여 계수된 n비트 데이타를 저장 및 출력하고 상기 모드선택신호가 제2 전압레벨을 가질 때 n비트 데이타를 리셋 상태로 만드는 n개의 D 플립플럽으로 구성된 래지스터 수단과, 상기 모드선택신호에 의해 각각의 화소 데이타 신호와 상기 레지스터 수단의 출력 신호를 데이타 프로세스 수단으로 선택적으로 전달하는 멀티플렉서 수단을 포함하여 구성된 것을 특징으로 한다.

Description

타이밍 제어기{TIMING CONTROLLER}

본 발명은 박막 트랜지스터 액정표시 장치(LCD)의 타이밍 조절기에 관한 것으로, 특히 테스트 기간동안 기능 체크와 결함 커버리지의 향상을 동시에 수행하도록 한 타이밍 조절기에 관한 것이다.

종래의 타이밍 조절기에서는 칩 구현후에 시뮬레이션 단계에서 사용한 테스트 벡터(vector)를 이용하여 내부의 결함(fault) 테스트를 하였다. 이전까지는 타이밍 제어기에 사용되는 칩내의 사용 게이트수가 수천 게이트 정도여서 이러한 테스트 벡터를 이용하더라도 95% 이상의 결함 커버리지를 얻었다.

그러나, 점차 칩내에서 데이타를 처리하는 여러 알고리즘(algorithm)들이 많이 등장하여 사용되는 게이트의 수가 수만 게이트 정도로 증가하고 있다. 이러한 커다란 게이트들을 단순히 기존의 기능을 체크하기 위한 테스트 벡터만 가지고 결함을 체크할 경우 결함 커버리지가 크게 떨어져 나중에 칩의 신뢰성을 크게 떨어뜨리는 문제점이 있었다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 데이타 블럭에 리니어 피드백 시프트 레지스터(Linear Feedback Shift Resister : LFSR)를 사용하여 결함 커버리지를 증가시키고 컨트롤 블럭에 정상적인 입력 신호를 인가하여 기능 체크가 가능하도록 함으로써, 테스트 기간동안 기능 체크와 결함 커버리지의 향상을 동시에 수행하도록 한 타이밍 조절기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여, 본 발명에 의한 타이밍 제어기는,

클럭 신호 및 인에이블 신호를 입력하여 모드선택신호가 제1 전압레벨을 가질때 정상적인 컨트롤 신호를 출력하는 컨트롤 프로세서 수단과,

상기 모드선택신호가 제1 전압레벨을 가질 때 클럭 펄스신호의 변화구간에 따라 응답하여 계수된 n비트 데이타를 저장 및 출력하고 상기 모드선택신호가 제2 전압레벨을 가질 때 n비트 데이타를 리셋 상태로 만드는 n개의 D 플립플럽으로 구성된 래지스터 수단과,

상기 모드선택신호에 의해 각각의 화소 데이타 신호와 상기 레지스터 수단의 출력 신호를 데이타 프로세스 수단으로 선택적으로 전달하는 멀티플렉서 수단을 포함하여 구성된 것을 특징으로 한다.

본 발명의 실시예에 의하면, 상기 제1 전압레벨은 '로직하이' 전압레벨이고, 상기 제2 전압레벨은 '로직로우' 전압레벨인 것을 특징으로 한다.

그리고, 상기 멀티플렉서 수단은 상기 모드선택신호가 '로직로우' 전압레벨일 때는 외부에서 입력된 각각의 화소 데이타 신호를 상기 데이타 프로세스 수단으로 스위칭해 주고, 상기 모드선택신호가 '로직하이' 전압레벨일 때는 상기 레지스터 수단의 출력 신호를 상기 데이타 프로세스 수단으로 스위칭해 주는 것을 특징으로 한다.

이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.

도 1은 본 발명에 의한 타이밍 제어기의 블록구성도로서, 클럭 신호 및 인에이블 신호를 입력하여 모드선택신호가 '하이' 전압레벨을 가질때 정상적인 컨트롤 신호를 출력하는 컨트롤 프로세서부(100)와, 상기 모드선택신호가 '하이' 전압레벨을 가질 때 클럭 펄스신호의 변화구간에 따라 응답하여 계수된 10비트 데이타를 저장 및 출력하고 상기 모드선택신호가 '로우' 전압레벨을 가질 때 10비트 데이타를 리셋 상태로 만드는 10개의 D 플립플럽으로 구성된 LFSR 블럭부(220)와, 상기 모드선택신호에 의해 각각의 화소 데이타 신호(R, G, B)와 상기 LFSR 블럭부(220)의 출력 신호를 데이타 프로세스부(210)로 선택적으로 전달하는 멀티플렉서부(10, 12, 14)로 구성된다.

도 2는 도 1에 도시된 LFSR 블럭부(220)의 블럭 구성도로서, 불규칙적인(Pseudo-random) 패턴을 간단한 하드웨어로 나타낸 것이다.

상기 LFSR 블럭부(220)는 10비트로서 2¹⁰(1024)개의 랜덤 패턴을 형성한다. 이 블럭은 테스트 벡터에서 주는 규칙적인 몇 개의 패턴이 아닌 불규칙적인 수많은 패턴을 생성하여 입력에 줌으로써 높은 결함 커버리지가 가능하게 된다.

즉, n비트의 LFSR을 사용할 경우 랜덤한 2ⁿ의 패턴을 형성할 수 있다. 기존의 테스트 벡터를 이용한 경우에는 규칙적인 몇 개의 패턴만을 형성할 수가 있어 이를 디자인에 인가할 경우 결함 커버리지가 크지 않게 된다. 반면 2ⁿ의 불규칙적인 테스트 패턴을 인가할 경우 95% 이상의 결함 커버리지를 얻을 수 있다.

여기서 부가적으로 추가되는 이 LFSR 블럭부(220)을 보면 10개의 D 플립플럽과 몇 개의 게이트가 추가되면 간단히 구현이 가능하다. 더 많은 랜덤 패턴을 생성하기 위해서는 이 LFSR 블럭에 몇 개의 D 플립플럽과 게이트들을 추가하면 간단히 구현된다.

그러면, 상기 LFSR 블럭부(220)를 구비한 데이타 블럭부(200)의 동작을 설명한다.

먼저, 모드선택신호가 '0'일 때, 도 3의 모드선택동작에 의해 멀티플렉서(MUX)를 통해 외부에서 인가하는 규칙적인 노멀 입력이 데이타 프로세스부의 입력으로 들어온다. 일반적인 기능의 체크가 가능하다. 이때, LSFR 블럭부(220)내의 모든 D 플립플럽은 리셋 상태가 된다. 즉, 모든 10 비트 출력이 '0'이 되어 파워 세이빙 모드 상태가 된다.

모드선택신호가 '1'일 때, 모드선택동작에 의해 멀티플렉서를 통해 10비트의 LFSR 블럭부(220)의 출력이 데이타 블럭(200)으로 인가된다. 이때, 컨트롤 프로세서부(100)는 클럭(CLOCK), 인에이블(ENB) 두 입력에 의해 정상적인 컨트롤 출력을 내보낸다. 모드선택핀이 '1'이 됨과 동시에 10 비트의 랜덤한 출력이 나오고 이 출력은 멀티플렉서의 선택을 통해 데이타 프로세스부(210)에 인가된다.

도 1에서 10비트의 LFSR 블록부(220)의 출력이 24비트의 입력 데이타와 함께 24개의 멀티플렉서에 연결됨을 볼수 있다. 여기서 입력 데이타는 RGB 각각 8비트이고 멀티플렉서도 단순히 8개를 하나의 버스 형태로 표현해 3개의 멀티플렉서부(10, 12, 14)로 24개의 멀티플렉서를 표현하였다.

여기서, 10개의 LFSR 블록부(220)의 출력을 24개의 멀티플렉서에 연결할때는 임의적으로 골고루 연결해주면 된다. 이 10개의 LFSR 출력으로 결함 커버리지를 충분히 만족시키지 못할 경우에는 LFSR의 차수를 10비트 이상으로 증가시켜주면 된다.

그리고, 기능 체크를 위한 정상적인 입력외에 모드 선택 입력을 도 3 및 도 4에 나타낸 바와 같이 인가한다.

즉, 정상적인 입력신호와 '0'의 모드 선택 입력을 두 프레임에 인가하고 다른 두 프레임에 대해서는 정상적인 입력신호와 '1'의 모드 선택 입력을 인가시킨다. 이 하나의 테스트 벡터를 통해 기능 테스트가 가능하며 또한 테스트 벡터의 높은 결함 커버리지를 유지할 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 타이밍 제어기에 의하면, 데이타 블럭에 리니어 피드백 시프트 레지스터를 사용하여 결함 커버리지를 증가시키고 컨트롤 블럭에 정상적인 입력 신호를 인가하여 기능 체크가 가능하도록 함으로써, 테스트 기간동안 기능 체크와 결함 커버리지의 향상을 동시에 수행할 수 있다.

그리고, 결함 커버리지가 증가함으로서 타이밍 제어기의 칩 테스트시 에러 검출율의 증가로 칩과 모듈의 신뢰성을 증가시키고, 칩 단계에서 타이밍 제어기의 결함 검출 확률의 증가로 모듈상에서의 불량확률을 감소시켜 모듈 생산 단가를 감소시킬 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명에 의한 타이밍 제어기의 블록구성도

도 2는 도 1에 도시된 10비트 LFSR 블록구성도

도 3은 도 1의 동작 파형도

도 4는 본 발명에서 사용한 모드 선택 신호의 동작 진리표

* 도면의 주요부분에 대한 부호의 설명 *

10, 12, 14 : 멀티플렉서부 22 : 10비트 LFSR 출력부

20_0∼20_9 : D 플립플럽부 100 : 컨트롤 프로세서부

200 : 데이타 블럭부 210 : 데이타 프로세서부

220 : LFSR 블럭부

Claims (3)

1. 박막 트랜지스터 액정표시 장치에 있어서,

   클럭 신호 및 인에이블 신호를 입력하여 모드선택신호가 제1 전압레벨을 가질때 정상적인 컨트롤 신호를 출력하는 컨트롤 프로세서 수단과,

   상기 모드선택신호가 제1 전압레벨을 가질 때 클럭 펄스신호의 변화구간에 따라 응답하여 계수된 n비트 데이타를 저장 및 출력하고 상기 모드선택신호가 제2 전압레벨을 가질 때 n비트 데이타를 리셋 상태로 만드는 n개의 D 플립플럽으로 구성된 래지스터 수단과,

   상기 모드선택신호에 의해 각각의 화소 데이타 신호와 상기 레지스터 수단의 출력 신호를 데이타 프로세스 수단으로 선택적으로 전달하는 멀티플렉서 수단을 포함하여 구성된 것을 특징으로 하는 타이밍 제어기.
2. 제 1 항에 있어서,

   상기 제1 전압레벨은 '로직하이' 전압레벨이고,

   상기 제2 전압레벨은 '로직로우' 전압레벨인 것을 특징으로 하는 타이밍 제어기.
3. 제 1 항에 있어서, 상기 멀티플렉서 수단은

   상기 모드선택신호가 '로직로우' 전압레벨일 때는 외부에서 입력된 각각의 화소 데이타 신호를 상기 데이타 프로세스 수단으로 스위칭해 주고,

   상기 모드선택신호가 '로직하이' 전압레벨일 때는 상기 레지스터 수단의 출력 신호를 상기 데이타 프로세스 수단으로 스위칭해 주는 것을 특징으로 하는 타이밍 제어기.