KR20030087440A - 반도체메모리장치의 디엘엘 구동회로 - Google Patents

반도체메모리장치의 디엘엘 구동회로 Download PDF

Info

Publication number
KR20030087440A
KR20030087440A KR1020020025798A KR20020025798A KR20030087440A KR 20030087440 A KR20030087440 A KR 20030087440A KR 1020020025798 A KR1020020025798 A KR 1020020025798A KR 20020025798 A KR20020025798 A KR 20020025798A KR 20030087440 A KR20030087440 A KR 20030087440A
Authority
KR
South Korea
Prior art keywords
signal
output
disable
reset
inputting
Prior art date
Application number
KR1020020025798A
Other languages
English (en)
Other versions
KR100527399B1 (ko
Inventor
박종훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0025798A priority Critical patent/KR100527399B1/ko
Priority to US10/329,564 priority patent/US6813197B2/en
Publication of KR20030087440A publication Critical patent/KR20030087440A/ko
Application granted granted Critical
Publication of KR100527399B1 publication Critical patent/KR100527399B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체메모리장치의 디엘엘구동회로 및 그 구동방법에 관한 것으로, 본 발명은, 제1뱅크선택어드레스를 입력하는 디엘엘리셋수단과, 제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 디엘엘디세이블수단과, 상기 디엘엘디세이블수단으로부터 출력되는 디엘엘디세이블신호를 입력하여 상기 디엘엘리셋수단을 구동하는 리셋구동수단을 구비하여, 실장에서의 디엘엘 페일을 최소한으로 줄여 칩 성능을 향상시킨다.

Description

반도체메모리장치의 디엘엘 구동회로{A DLL driver in Semiconductor Memory Device and the Diving Method thereof}
본 발명은 반도체메모리장치(Semiconductor Memory Device)에 관한 것으로서, 더욱 상세하게는 지연동기루프(DLL: Delay Locked Loop)인 디엘엘(DLL)을 효율적으로 리셋(reset)하여 구동하는 회로 및 그 구동방법에 관한 것이다.
DRAM(Dynamic RAM)과 같은 반도체메모리장치는 로우어드레스스트로브(Row Address Strobe)신호 /RAS 및 컬럼어드레스스트로브(Column Address Strobe)신호 /CAS의 입력에 동기되어 동작함으로 인해 그 동작속도(access speed)의 한계가 있어 왔다. 그래서 반도체메모리장치가 시스템클럭(System Clock)의 라이징엣지(rising edge)에 동기되어 동작하는 동기식반도체메모리장치(Synchronous Memory Device)인 SDR(Single Data Rate, SDR SDRAM이라고도 통칭됨)이 특히 고속동작을 요하는 시스템에 주로 사용되어 왔었다. 물론 이 SDR SDRAM은 현재도 반도체메모리장치의 대표적인 메모리로서 현재 256M(mega)/512M 급 소자가 개발되었고 1G(giga)급 메모리의 개발도 진행되고 있는 추세이다. 이러한 동기식(synchronous) 반도체메모리장치의 개발과 함께 그 반도체메모리의 동작속도는 더욱 고속화되고 있음은 잘 알려진 사실이다.
그리고 이와 같은 고속화 추세는 시스템클럭의 라이징엣지(rising edge)와폴링엣지(falling edge)에 모두 동작가능하도록 설계된 DDR(Double Data Rate) SDRAM의 출현과 함께 더욱 진행되었으며, 현재 DDR SDRAM의 동작속도는 수백 메가헤르쯔(MHz)에 이르고 있다. 잘 알려진 바와 같이, DDR SDRAM은, 클록의 라이징엣지 및 폴링엣지 각각에서 데이터의 라이트(write) 및 리드(read)가 이루어지며, 하나의 클록 Clock에 2개의 데이터가 반응하는, 즉, 라이징엣지 및 폴링엣지 각각에 한번의 데이터씩이 라이트 또는 리드된다.
향후 시스템클록에 적응가능한 반도체메모리의 요구에 따라 DDR은 차세대 메모리로서 그 주류를 이루는 실정이며, 또한 신뢰성있는 동작의 구현이 필요로 되는 것은 당연한 사실이다.
한편 DDR SDRAM은, 외부에서 입력되는 클록과 데이터, 또는 외부클록과 내부클록간의 스큐(skew)를 보상(compensation)하기 위한 클록발생장치인 지연동기루프(또는 ‘지연고정루프‘라고도 통칭됨)장치 즉, 디엘엘(DLL)(이는 램버스디램(Rambus DRAM)과 같은 패킷명령어구동형 반도체메모리장치에서도 사용되는 장치임.)을 온-칩(on-chip)상에 탑재하게 된다. 상기 디엘엘은 DDR SDRAM과 같은 고속 메모리에서는 필수적으로 채용하는 회로로서, 클록의 타이밍딜레이 등과 같은 문제를 해결하기 위한 중요한 회로이다.
상기 디엘엘을 구동하기 위해서는 도 1과 같은 디엘엘 구동회로가 필요하다.
종래의 디엘엘구동회로의 구성은, 크게, 디엘엘리셋신호발생수단(DLL Reset Generator) 100과, 디엘엘 디세이블수단(Disable-DLL Generator) 200으로 구성된다. 디엘엘리셋신호발생수단 100은, 코딩(coding)된 뱅크선택어드레스(bankselection address) bankt0과 어드레스 a8과 모드레지스터셋 신호 mrsp(Mode Register Set Pulse)의 입력에 의해 구동되도록 구성된다. 여기서 어드레스 a8은 어드레스입력버퍼(도시되지 않음)로부터 출력된 신호이고, 모드레지스터셋신호 mrsp는 명령어디코더(Cammand Decoder: 도시되지 않음)로부터 출력된 신호이다. 여기서 모드레지스터셋신호 mrsp의 기호 ‘p'는 펄스(pulse)형 신호를 의미한다.
그리고 디엘엘 디세이블수단 200은, 코딩(coding)된 뱅크선택어드레스(bank selection address) bankt1과 모드레지스터셋 신호 mrsp와 어드레스 a0의 입력에 의해 구동되도록 구성된다. 여기서 디엘엘 디세이블수단 200은, 그 출력신호발생과정을 고려하여 리드(read)/라이트(write)신호인 rgwt신호 발생수단 200A 및 디엘엘디세이블(dis_DLL)신호발생수단 200B로 구성되었으며, 이 세부구성은 다른 논리구성으로도 구현되기도 한다.
도 1의 동작과정을 설명하면, 디엘엘을 구동하기 위해서는 파워업 과정(power-up sequence)에서 임의의 정해진 순서대로 명령어를 입력하게 되어 있다. 즉, 파워-온(power-on)한 후 emrs(Extended Mode Register Set: mrsp신호를 뱅크(bank)어드레스까지 확장한 신호)로 디엘엘(DLL)을 인에이블(enable)한다. 그리고 모드레지스터셋신호 mrsp로서 디엘엘을 리셋하게 되어 있다. 즉, 파워-온 한 후, 뱅크어드레스 BA0,BA1의 조합에 따라 뱅크선택어드레스(bank selection address)가 인에이블되고, 어드레스 a0(a0=0)의 입력에 따라 디엘엘(DLL)이 인에이블된다. 그리고나서 모드레지스터셋신호 mrsp와 어드레스 a8(a8=1)로 디엘엘리셋회로 100의 동작을 통해 디엘엘(DLL)을 리셋(reset)하게 된다.(일반적으로 디엘엘리셋신호 dll_reset신호는 리셋동작을 위해 하이(high) 펄스형태로 발생하게 된다.)
한편, 일부 칩셋(chip-set) 업체의 경우 칩컨트롤러(chip controller)에서 디엘엘 리셋(DLL reset)을 위한 모드레지스터셋신호인 mrsp 명령어를 채용하지 않고 있다. 이렇게 되면 도 1의 구성의 디엘엘리셋신호발생수단 100의 입력인 mrsp신호에 의한 리셋동작이 불가능하게 된다. 그래서 디엘엘회로가 초기화(initialization)되지 않게 되어 디엘엘 잠금시간(DLL locking time) 등 칩 성능(chip performance)에 좋지 않은 영향을 끼치게 된다. 그리고 실장에서의 디엘엘 페일(fail)의 가능성을 크게 하는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 그 목적은 실장에서의 디엘엘 페일을 최소한으로 줄여 칩 성능을 향상시키는 반도체메모리장치의 디엘엘구동회로 및 그 구동방법을 제공하는데 있다.
본 발명의 다른 목적은 모드레지스터셋신호의 입력에 무관하게 디엘엘을 리셋하는 디엘엘구동회로 및 그 구동방법을 제공하는데 있다.
본 발명의 또다른 목적은 디엘엘 인에이블 명령으로부터 디엘엘의 리셋을 구동하는 디엘엘구동회로 및 그 구동방법을 제공하는데 있다.
도 1은 종래의 디엘엘(DLL) 구동회로도,
도 2는 본 발명에 의한 디엘엘(DLL) 구동회로도,
도 3은 도 2의 디엘엘리셋신호발생수단의 실시예를 보여주는 회로도,
도 4는 도 2의 rgwt신호발생수단의 실시예를 보여주는 회로도,
도 5는 도 2의 디엘엘디세이블신호발생수단의 실시예를 보여주는 회로도,
도 6은 도 2의 emrs_resetz신호발생수단의 실시예를 보여주는 회로도,
도 7은 도 2의 디세이블퓨즈수단의 실시예를 보여주는 회로도,
도 8은 도 2의 동작타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 디엘엘리셋신호발생수단
200 : 디엘엘디세이블수단
200A : rgwt신호발생수단 200B : 디엘엘디세이블신호발생수단
300 : 리셋구동수단
300A : emrs_resetz 신호발생수단 300B : 디세이블퓨즈수단
상기와 같은 목적들을 달성하기 위한 본 발명의 제1특징은, 제1뱅크선택어드레스를 입력하는 디엘엘리셋신호발생수단과, 제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 디엘엘디세이블수단과, 상기 디엘엘디세이블수단으로부터 출력되는 디엘엘디세이블신호를 입력하여 상기 디엘엘리셋수단을 구동하는 리셋구동수단을 구비하는 반도체메모리장치의 디엘엘구동회로임을 특징으로 한다.
또한 상기와 같은 목적들을 달성하기 위한 본 발명의 제1특징은, 제1뱅크선택어드레스를 입력하여 디엘엘리셋신호를 발생하는 제1과정과, 제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 디엘엘디세이블신호를 발생하는 제2과정과, 상기 디엘엘디세이블신호의 입력에 응답하여 상기 디엘엘리셋신호의 구동을 제어하는 제3과정을 구비하는 반도체메모리장치의 디엘엘구동방법임을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 의한 디엘엘구동회로의 기능적 블록구성을 보여주는 블록다이아그램이다.
도 2에 따른 본 발명에 의한 디엘엘구동회로의 구성은, 뱅크선택어드레스(bank selection address) bankt0와 어드레스 a8과 모드레지스터셋(mode register set)신호 mrsp를 입력하는 디엘엘리셋신호발생수단(DLL reset Generator) 100과, 뱅크선택어드레스 bankt1과 모드레지스터셋신호 mrsp와 어드레스 a0을 입력하는 디엘엘디세이블수단 200과, 상기 디엘엘디세이블수단 200으로부터 출력되는 디엘엘디세이블신호 dis_DLL을 입력하여 상기 디엘엘리셋신호발생수단 100을 구동하는 리셋구동수단 300으로 이루어진다.
디엘엘리셋신호발생수단(DLL reset Generator) 100은, 뱅크어드레스 BAO, BA1의 조합에 따라 결정되는 뱅크선택어드레스 bankt0와, 어드레스입력버퍼(도시되지 않음)로부터 출력되는 어드레스 a8과, 명령어디코더(command decoder: 도시되지 않음)로부터 출력되는 모드레지스터셋(mode register set)신호 mrsp를 입력하여 디엘엘 리셋신호 DLL_reset를 발생하도록 구성되는데, 본 발명에서의 특징으로는, 또 다른 신호로서 리셋구동수단 300으로부터 출력되는 emrs_resetz신호를 또한 입력하여 구동되는 것을 특징으로 한다.
디엘엘디세이블수단 200은, 뱅크어드레스 BAO, BA1의 조합에 따라 결정되는 뱅크선택어드레스 bankt1과, 명령어디코더로부터 출력되는 모드레지스터셋신호 mrsp와, 어드레스버퍼로부터 출력되는 어드레스 a0을 입력하여 디엘엘 디세이블신호인 dis_DLL를 발생하도록 구성한다. 또한 디엘엘디세이블수단 200은, 그 출력신호발생과정을 고려하여 리드/라이트신호인 rgwt신호 발생수단 200A 및 디엘엘디세이블(dis_DLL)신호발생수단 200B로 구성되었으며, 이 세부구성은 다른 논리구성으로도 구현되기도 한다. 한편 이러한 디엘엘디세이블수단 200은 전술한 종래의 구성인 도 1의 구성과 동일하게 구현하였다.
리셋구동수단 300은, 상기 디엘엘디세이블수단 200으로부터 출력되는 디엘엘디세이블신호 dis_DLL을 입력하여 상기 디엘엘리셋신호발생수단 100을 구동하는 emrs_resetz신호를 발생하는 emrs_resetz신호발생수단(300B)를 포함하며, 출력동작시 디세이블퓨즈수단 300B의 출력신호의 입력에 응답하여 출력하도록 구성하였다.
이와 같은 본 발명에 의한 디엘엘 구동회로의 상세 구성에 대한 실시예를 살펴보겠다.
도 3은 본 발명에 의한 도 2의 디엘엘구동회로에서 디엘엘리셋신호발생수단(DLL reset Generator) 100의 실시예 구성을 보여주고 있다.
디엘엘리셋신호발생수단 100의 구성은, 뱅크선택어드레스(bank selection address) bankt0와 어드레스 a8과 모드레지스터셋(mode register set)신호 mrsp를 입력하는 낸드게이트(NAND gate)로 구성된 제1입력부 102와, 상기 제1입력부 102의 출력신호와 리셋구동수단 300의 출력신호인 emrs_resetz신호를 입력하는 제2입력부 104와, 상기 제2입력부의 출력신호를 입력하고 이를 펄스신호로 발생시키는 펄스발생부 106과, 상기 펄스발생부 106의 출력을 증폭하여 출력하는 출력부 108로 이루어진다. 여기서 제2입력부는, 상기 제1입력부 102의 출력신호와 리셋구동수단 300 출력신호인 emrs_resetz신호를 입력하는 낸드게이트 및 그 출력에 연결된 인버터로 구성되었다. 펄스발생부 106은, 상기 제2입력부 104의 출력신호를 입력하는 4개의 직렬연결된 인버터체인(inverter chain)과 상기 제2입력부 104 및 인버터체인의 각 출력신호를 입력하는 낸드게이트로 구성되었다. 출력부 108은 2개의 직렬연결된 인버터로 구성되었다.
도 3의 디엘엘리셋신호발생수단 100의 구성상 특징은, DLL-reset신호를 발생시키기 위한 입력을 크게 2가지 경로로 구비한다는 것이다. 즉, 모드레지스터셋신호 mrsp(이 신호는 어드레스 a8[a8=high]과 함께 입력)와 emrs_resetz신호를 받아서 이들 두 개의 신호중에서 하나의 신호가 들어오면 디엘엘리셋을 위한 DLL-resetz를 펄스형태로 발생시킨다는 것이다.
도 4는 도 2의 디엘엘디세이블수단 200에서 리드/라이트신호인 rgwt신호 발생수단 200A의 실시예 구성을 보여주고 있다. 도 4의 구성은, 모드레지스터셋신호 mrsp를 입력하는 4개의 직렬연결 인버터로 이루어진 인버터체인(inverter chain) 202와, 뱅크선택어드레스 bankt1과 상기 인버터체인 202의 출력신호를 입력하여 펄스를 발생하는 낸드(NAND)논리로 구성된 펄스발생부 204와, 상기 펄스발생부 204의 출력신호를 증폭하여 출력하는 2개의 인버터로 이루어진 출력부 206으로 이루어진다. 그리고 펄스발생부 204의 펄스폭(pulse width)을 조절하기 위하여 인버터체인 202의 경로상에 스위치(switch) sw1,sw2를 통해 연결되는 캐패시터(capacitor)용 엔모스(NMOS)트랜지스터 208A,208B가 더 추가 구성되어 있다.
도 4의 rgwt신호 발생회로 200A의 구성에 따른 동작은, 모드레지스터셋신호 mrsp와 뱅크선택어드레스 bankt1이 논리 “하이(high)"로 입력되는 경우에만 하이 펄스를 발생하도록 구성된다.
여기서 뱅크선택어드레스의 입력 논리에 대해 설명하겠다. 본 발명에서는 뱅크(bank)가 4개인 경우를 예로 들겠다. 뱅크선택어드레스는 외부 핀(PIN)을 통해 입력되는 뱅크어드레스(BA0, BA1)의 논리에 따라 그 값이 결정되는데, 예컨대
BA0=0, BA1=0 인 경우에는, bankt0가 인에이블되고,
BA0=1, BA1=0 인 경우에는, bankt1이 인에이블되고,
BA0=0, BA1=1 인 경우에는, bankt2가 인에이블되고,
BA0=1, BA1=1 인 경우에는, bankt3가 인에이블된다.
그리고 이러한 뱅크선택어드레스가 필요한 이유는 모드레지스터셋신호 mrsp와 확장된 모드레지스터셋신호(뱅크 어드레스까지 확장한 신호) emrs를 구별하기 위함인데, 이와 관련된 사양(spec)을 살펴보면,
bankt0 + /CS, /RAS, /CAS, /WE = LOW 일 때에는 " mrsp ",
bankt1 + /CS, /RAS, /CAS, /WE = LOW 일 때에는 " emrs "로 인식하도록 사양이 결정되어 있다.
이러한 조건을 참조하면, 모드레지스터셋신호 mrsp는 /CS, /RAS, /CAS, /WE = LOW 일 때 인에이블되는 신호로서, 뱅크선택어드레스 bankt1이 인에이블되면 rgwt가 도 4의 구성을 통해서 펄스로 발생하게 된다.
도 5는 도 2의 디엘엘디세이블수단 200에서 디엘엘디세이블(dis_DLL)신호발생수단 200B의 실시예 구성을 보여주고 있다. 도 4의 구성은, 어드레스 a0가 입력되는 경로상에 형성되고 rgwt신호 발생회로 200A로부터 출력되는 rwgt신호의 제어를 받는 제1전송게이트 TM1과, 상기 제1전송게이트 TM1의 출력노드상에 형성되는 제1래치(latch)수단 L1과, 상기 제1래치수단 L1의 데이터 출력 경로상에 형성되고 상기 rwgt신호의 제어를 받는 제2전송게이트 TM2와, 상기 제2전송게이트 TM2의 출력노드상에 형성되는 제2래치(latch)수단 L2와, 파워업(power-up)시 파워업신호 pwrup신호의 입력에 응답하여 상기 제2전송게이트 TM2의 출력노드를 리셋하는 리셋트랜지스터 212와, 상기 제2래치수단 L2의 출력데이타를 증폭하여 출력하는 2개의 직렬연결된 인버터로 구성된 출력부 214로 이루어진다.
도 5는 디엘엘디세이블(dis_DLL)신호발생수단 200B의 구성에 따른 동작을 살피어 보겠다. rwgt신호가 펄스형태로 입력되고, 어드레스 a0이 로우(low)로 입력되면(여기서 emrs + a0(=0): DLL 인에이블, emrs + a0(=1) : DLL 디세이블), 디엘엘디세이블신호인 dis_DLL은 이러한 조건에 동기되어 논리 하이(high)에서 논리 로우(low)로 된다. 그리고 이 dis_DLL은 파워업신호 pwrup신호에 의해 초기에 논리 하이로 되어 있어 디엘엘(DLL)을 디세이블시키게 된다.
도 6은 도 2의 emrs_resetz신호 발생수단 300A의 실시예이다. 그 구성은, 디엘엘디세이블신호인 dis_DLL을 입력하는 2개의 직렬연결된 인버터로 구성된 입력부 302와, 상기 입력부 302의 출력신호를 지연하는 지연수단 304와, 상기 입력부 302와 지연수단 304의 각 출력신호를 입력하여 펄스를 발생하는 노아게이트(NOR gate)로 구성된 펄스발생부 306과, 상기 펄스발생부 306의 출력신호를 디세이블퓨즈부(후술됨)의 출력신호인 fuse_out의 입력에 응답하여 출력하는 낸드게이트로 구성된 출력부 308로 이루어진다. 여기서 지연수단 304는 서로 직렬(serial) 연결된 인버터체인 I1,I2,I3,I4,I5로 구성되어 있고, 상기 인버터체인 I1,I2,I3,I4,I5의 각 연결단 사이에는 저항 R1,R2,R3,R4가 직렬로 하나씩 연결구성되어 있고, 또한 인버터체인 I1,I2,I3,I4,I5의 각 연결단 사이에는 캐패시터(capacitor)역할을 하는 피모스(PMOS)트랜지스터 P1,P2,P3,P4 및 엔모스(NMOS)트랜지스터 N1,N2,N3,N4가 각각 접속구성되어 있다.
도 6의 구성은, 디엘엘디세이블신호인 dis_DLL이 논리 로우(low)로 천이(transition)하는 신호를 받아 펄스(pulse)신호로 만드는 회로이다. 그리고 지연수단 304는 emrs_resetz의 펄스폭(pulse width)을 결정하는 수단인데, 공정(process)/온도(temperature)에 의해 둔감하게 작용하기 위해 저항(resistance: R1,R2,R3,R4)을 사용하였다. 이러한 이유로는, tMRS=2 클럭(clock)이 사양(spec)인데, 예컨대 128M급 DDR의 경우 tck=3.3ns(nano second)이며, 2클럭=6.6ns로 연속적으로 emrs, mrsp가 들어 올 경우, 펄스가 충돌하는 것을 막기 위해 펄스폭을 조정하여야 하기 때문이다.
도 7은 도 2의 디세이블퓨즈수단 300B의 실시예이다. 그 구성은, 전원전압(vdd)단과 출력노드 node 사이에 연결된 퓨즈 Fuse와, 상기 출력노드 node와 접지전압단 사이에 연결되고 게이트에 전원전압단이 접속되어 저항으로 작용하는 엔모스트랜지스터 310과, 디세이블퓨즈신호 fuse_out을 출력하는 상기 출력노드 node로 구성된다.
도 7의 디세이블퓨즈수단 300B는, 퓨즈 Fuse를 컷팅(cutting)하지 않았을 경우에는, 그 출력신호 fuse_out신호를 논리 하이(high)로 유지하여 도 6의 emrs_resetz발생수단 300A로부터 emrs_resetz신호를 생성할 수 있게 한다. 그러나 이 emrs_resetz신호를 사용할 필요가 없을 경우에는 퓨즈 Fuse를 컷팅하여 디엘엘디세이블신호인 dis_DLL신호와 상관없이 무조건 emrs_resetz신호를 논리 하이(high)로 디세이블시킨다.
도 8은 전술한 본 발명에 의한 도 2의 구성에 따른 동작타이밍도이다.
도 8을 참조하여 전술한 도 2의 본 발명에 의한 디엘엘 구동회로의 동작특성을 살펴보겠다.
도 2의 구성을 참조하면, 본 발명의 특징적 구성으로는, DLL-reset신호와 dis-DLL신호와는 아무런 상관관계가 없이 설계된다. 이러한 구성은 사양(spec)상의 파워-온 과정(power-on(or power-up) sequence)에 DLL-reset과 DLL 인에이블신호가 반드시 들어와야만 한다는 가정을 고려한다면 쉽게 이해되어질 수 있을 것이다. 그래서 본 발명에서는 디엘엘을 인에이블하기 위해 반드시 emrs 명령어가 입력되는 것을 이용하여, 리셋을 위한 mrsp 명령어가 입력되지 않아도 리셋 펄스가 인에이블되게 하였다. 즉, 디엘엘디세이블신호인 dis_DLL이 논리 하이(high)에서 논리 로우(low)로 천이(transition)시 emrs_resetz발생수단 300A에서 이를 받아서 emrs_resetz신호를 만든다. 그리고 이 emrs_resetz신호를 DLL_reset신호를 만드는 디엘엘리셋신호발생수단 100A에 입력으로 연결시킨다. 그렇게 되면 디엘엘리셋신호발생수단 100의 입장에서는, mrsp명령어와 emrs_resetz신호 중 어느 하나라도 입력이 된다면 바로 DLL_reset신호를 발생가능하게 된다. 도 8을 참조하면, emrs_resetz신호로부터 DLL_reset신호가 발생하는 것을 알 수 있다.
또한, 확실하게 mrsp명령어가 들어오는 칩셋에서는 emrs_resetz신호가 무조건 디세이블되게끔 디세이블퓨즈수단 300B를 이용하면 된다.
이상에서 설명한 바와 같은 본 발명의 반도체메모리장치의 디엘엘구동회로는, 디엘엘 리셋(DLL reset)명령어가 없어도 디엘엘 인에이블명령어만으로도 디엘엘의 리셋을 자동으로 할 수 있어 실장에서의 디엘엘 관련 페일(fail)을 억제할 수있는 효과가 있다. 또한 본 발명에 의한 디엘엘구동방법을 적용하게 되면 칩 컨트롤러의 제약문제를 해결할 수 있는 효과가 발생한다.

Claims (18)

  1. 디엘엘을 가지는 반도체메모리장치에 있어서,
    제1뱅크선택어드레스를 입력하는 디엘엘리셋신호발생수단과,
    제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 디엘엘디세이블수단과,
    상기 디엘엘디세이블수단으로부터 출력되는 디엘엘디세이블신호를 입력하여 상기 디엘엘리셋신호발생수단을 구동하는 리셋구동수단을 구비함을 특징으로 하는 디엘엘구동회로.
  2. 제1항에 있어서,
    상기 디엘엘리셋신호발생수단이, 상기 제1뱅크선택어드레스와 어드레스버퍼출력된 제1어드레스와 모드레지스터셋신호를 입력하는 제1입력부와, 상기 제1입력부의 출력신호와 상기 리셋구동수단의 출력신호를 입력하는 제2입력부와, 상기 제2입력부의 출력신호를 입력하고 이를 펄스신호로 발생시키는 펄스발생부와, 상기 펄스발생부의 출력을 증폭하여 출력하는 출력부를 포함하여 구성함을 특징으로 하는 디엘엘구동회로.
  3. 제1항에 있어서,
    상기 디엘엘디세이블수단이, 뱅크어드레스의 조합에 따라 결정되는 상기 제2뱅크선택어드레스와, 명령어디코더로부터 출력되는 모드레지스터셋신호와, 어드레스버퍼로부터 출력되는 제2어드레스를 적어도 입력하여 디엘엘 디세이블신호를 발생하도록 구성함을 특징으로 하는 디엘엘구동회로.
  4. 제3항에 있어서,
    상기 디엘엘디세이블수단이, 상기 제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 rgwt신호 발생수단과, 상기 rgwt신호발생수단의 출력신호와 상기 어드레스를 입력하는 디엘엘디세이블신호발생수단을 포함하여 구성됨을 특징으로 하는 디엘엘구동회로.
  5. 제4항에 있어서,
    상기 rgwt신호발생수단이, 상기 모드레지스터셋신호를 입력하는 인버터체인과, 상기 제2뱅크선택어드레스와 상기 인버터체인의 출력신호를 입력하여 펄스를 발생하는 펄스발생부와, 상기 펄스발생부의 출력신호를 증폭하여 출력하는 출력부를 포함하여 구성됨을 특징으로 하는 디엘엘구동회로.
  6. 제5항에 있어서,
    상기 디엘엘디세이블신호발생수단이, 상기 제2어드레스가 입력되는 경로상에 형성되고 상기 rgwt신호발생수단의 출력신호의 제어를 받는 제1전송게이트와, 상기 제1전송게이트의 출력노드상에 형성되는 제1래치와, 상기 제1래치의 데이터 출력 경로상에 형성되고 상기 rwgt신호의 제어를 받는 제2전송게이트와, 상기 제2전송게이트의 출력노드상에 형성되는 제2래치와, 파워업신호의 입력에 응답하여 상기 제2전송게이트의 출력노드를 리셋하는 리셋트랜지스터와, 상기 제2래치의 출력데이타를 증폭하여 출력하는 출력부를 포함하여 구성됨을 특징으로 하는 디엘엘구동회로.
  7. 제1항에 있어서,
    상기 리셋구동수단은, 상기 디엘엘디세이블수단으로부터 출력되는 디엘엘디세이블신호를 입력하여 상기 디엘엘리셋신호발생수단을 구동하는 emrs_resetz신호발생수단을 포함하여 구성됨을 특징으로 하는 디엘엘구동회로.
  8. 제7항에 있어서,
    상기 리셋구동수단이, 출력동작시 디세이블퓨즈수단의 출력신호의 입력에 응답하여 출력하도록 디세이블퓨즈수단을 더 구비함을 특징으로 하는 디엘엘구동회로.
  9. 제8항에 있어서,
    상기 리셋구동수단이, 상기 디엘엘디세이블신호를 입력하는 입력부와, 상기 입력부의 출력신호를 지연하는 지연수단과, 상기 입력부와 지연수단의 각 출력신호를 입력하여 펄스를 발생하는 펄스발생부와, 상기 펄스발생부의 출력신호를 상기 디세이블퓨즈수단의 출력신호에 응답하여 출력하는 출력부를 포함하여 구성됨을 특징으로 하는 디엘엘구동회로.
  10. 제8항 또는 제9항에 있어서,
    상기 디세이블퓨즈수단이, 전원전압(vdd)단과 출력노드 사이에 연결된 퓨즈와, 상기 출력노드와 접지전압단 사이에 연결되고 게이트에 전원전압단이 접속되어 저항으로 작용하는 트랜지스터와, 디세이블퓨즈신호를 출력하는 상기 출력노드를 포함하여 구성됨을 특징으로 하는 디엘엘구동회로.
  11. 디엘엘을 가지는 반도체메모리장치의 디엘엘구동방법에 있어서,
    제1뱅크선택어드레스를 입력하여 디엘엘리셋신호를 발생하는 제1과정과,
    제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 디엘엘디세이블신호를 발생하는 제2과정과,
    상기 디엘엘디세이블신호의 입력에 응답하여 상기 디엘엘리셋신호의 구동을 제어하는 제3과정을 구비하여,
    디엘엘 리셋을 위한 모드레지스터셋신호가 입력되지 않을 시에 상기 제3과정에 의해 디엘엘 리셋을 구동함을 특징으로 하는 디엘엘구동방법.
  12. 제11항에 있어서,
    상기 디엘엘리셋신호가, 상기 제1뱅크선택어드레스와 어드레스버퍼출력된 제1어드레스와 모드레지스터셋신호를 입력하는 제1입력부와, 상기 제1입력부의 출력신호와 상기 리셋구동수단의 출력신호를 입력하는 제2입력부와, 상기 제2입력부의 출력신호를 입력하고 이를 펄스신호로 발생시키는 펄스발생부와, 상기 펄스발생부의 출력을 증폭하여 출력하는 출력부를 포함하여 구성되는 디엘엘리셋신호발생수단에서 출력됨을 특징으로 하는 디엘엘구동방법.
  13. 제1항에 있어서,
    상기 디엘엘디세이블신호가, 뱅크어드레스 BAO, BA1의 조합에 따라 결정되는 상기 제2뱅크선택어드레스와, 명령어디코더로부터 출력되는 모드레지스터셋신호와,어드레스버퍼로부터 출력되는 제2어드레스의 각 입력에 응답하여 발생됨을 특징으로 하는 디엘엘구동방법.
  14. 제13항에 있어서,
    상기 디엘엘디세이블신호가, 상기 제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 rgwt신호 발생수단과, 상기 rgwt신호발생수단의 출력신호와 상기 어드레스를 입력하는 디엘엘디세이블신호발생수단을 포함하여 구성되는 디엘엘디세이블수단으로부터 출력됨을 특징으로 하는 디엘엘구동방법.
  15. 제11항에 있어서,
    상기 제3과정이, 상기 디엘엘디세이블신호를 입력하여 상기 디엘엘리셋신호를 출력하는 리셋구동수단의 구동에 의해 이루어짐을 특징으로 하는 디엘엘구동방법.
  16. 제15항에 있어서,
    상기 리셋구동수단이, 출력동작시 디세이블퓨즈수단의 출력신호의 입력에 응답하여 출력하도록 디세이블퓨즈수단을 더 구비함을 특징으로 하는 디엘엘구동방법.
  17. 디엘엘을 가지는 반도체메모리장치에 있어서,
    제1뱅크선택어드레스를 입력하는 디엘엘리셋신호발생수단과,
    제2뱅크선택어드레스와 모드레지스터셋신호를 입력하는 rgwt신호 발생수단과,
    상기 rgwt신호발생수단의 출력신호와 상기 어드레스를 입력하는 디엘엘디세이블신호발생수단과,
    상기 디엘엘디세이블수단으로부터 출력되는 디엘엘디세이블신호를 입력하여 상기 디엘엘리셋신호발생수단을 구동하는 리셋구동수단을 구비하여,
    디엘엘 리셋을 위한 모드레지스터셋신호가 입력되지 않을 시에 상기 리셋구동수단에 의해 디엘엘 리셋을 구동함을 특징으로 하는 디엘엘구동회로.
  18. 제17항에 있어서,
    상기 리셋구동수단이, 출력동작시 디세이블퓨즈수단의 출력신호의 입력에 응답하여 출력하도록 디세이블퓨즈수단을 더 구비함을 특징으로 하는 디엘엘구동회로.
KR10-2002-0025798A 2002-05-10 2002-05-10 반도체메모리장치의 디엘엘구동회로 KR100527399B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0025798A KR100527399B1 (ko) 2002-05-10 2002-05-10 반도체메모리장치의 디엘엘구동회로
US10/329,564 US6813197B2 (en) 2002-05-10 2002-12-27 DLL driving circuit for use in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0025798A KR100527399B1 (ko) 2002-05-10 2002-05-10 반도체메모리장치의 디엘엘구동회로

Publications (2)

Publication Number Publication Date
KR20030087440A true KR20030087440A (ko) 2003-11-14
KR100527399B1 KR100527399B1 (ko) 2005-11-15

Family

ID=29398500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0025798A KR100527399B1 (ko) 2002-05-10 2002-05-10 반도체메모리장치의 디엘엘구동회로

Country Status (2)

Country Link
US (1) US6813197B2 (ko)
KR (1) KR100527399B1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560297B1 (ko) * 2003-10-29 2006-03-10 주식회사 하이닉스반도체 지연고정루프용 전원 공급 회로를 구비한 반도체 소자
KR100937812B1 (ko) 2003-12-26 2010-01-20 주식회사 하이닉스반도체 어드레스 전달 회로
KR100605588B1 (ko) * 2004-03-05 2006-07-28 주식회사 하이닉스반도체 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법
KR100834400B1 (ko) * 2005-09-28 2008-06-04 주식회사 하이닉스반도체 Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버
KR100810070B1 (ko) * 2005-09-29 2008-03-06 주식회사 하이닉스반도체 지연고정루프
KR100829453B1 (ko) * 2006-08-11 2008-05-15 주식회사 하이닉스반도체 Ｄｌｌ 회로의 기준 클럭 생성 장치 및 방법
KR100810073B1 (ko) * 2006-09-29 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100807116B1 (ko) * 2006-10-31 2008-02-26 주식회사 하이닉스반도체 지연 고정 루프
US7755403B2 (en) * 2006-11-14 2010-07-13 Hynix Semiconductor Inc. Apparatus and method of setting operation mode in DLL circuit
KR100837810B1 (ko) * 2006-11-14 2008-06-13 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR100906998B1 (ko) * 2006-12-07 2009-07-08 주식회사 하이닉스반도체 Ｄｌｌ 회로의 동작 주파수 제어 장치 및 방법
KR100857429B1 (ko) * 2006-12-18 2008-09-09 주식회사 하이닉스반도체 반도체 메모리 장치의 지연 고정 루프 회로
KR100834401B1 (ko) * 2007-01-08 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
KR100837822B1 (ko) * 2007-01-10 2008-06-16 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
US7602224B2 (en) * 2007-05-16 2009-10-13 Hynix Semiconductor, Inc. Semiconductor device having delay locked loop and method for driving the same
US20080315927A1 (en) * 2007-06-11 2008-12-25 Hynix Semiconductor Inc. Frequency adjusting apparatus and dll circuit including the same
KR100907002B1 (ko) * 2007-07-12 2009-07-08 주식회사 하이닉스반도체 지연 동기 루프 및 그의 제어 방법
KR20090045773A (ko) * 2007-11-02 2009-05-08 주식회사 하이닉스반도체 고속으로 동작하는 반도체 장치의 지연 고정 회로
KR100903386B1 (ko) * 2007-11-02 2009-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작방법
KR100996176B1 (ko) * 2008-12-09 2010-11-24 주식회사 하이닉스반도체 반도체 메모리 장치 및 그에 구비되는 지연 고정 루프의 제어 방법
KR20160029391A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 반도체 장치의 출력 타이밍 제어 회로 및 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US130691A (en) * 1872-08-20 In washing-machines
US136082A (en) * 1873-02-18 Improvement in processes for treating hides and skins
US17939A (en) * 1857-08-04 Stuart perry
KR100319890B1 (ko) * 1999-01-26 2002-01-10 윤종용 지연동기루프 및 이에 대한 제어방법
DE19910885C2 (de) * 1999-03-11 2001-02-08 Siemens Ag Schaltungsanordnung zum störungsfreien Initialisieren von Delay-Locked-Loop-Schaltungen mit Fast-Lock
US6239634B1 (en) * 1999-05-19 2001-05-29 Parthus Technologies Apparatus and method for ensuring the correct start-up and locking of a delay locked loop
JP4397076B2 (ja) * 1999-08-20 2010-01-13 株式会社ルネサステクノロジ 半導体装置
JP3807593B2 (ja) 2000-07-24 2006-08-09 株式会社ルネサステクノロジ クロック生成回路および制御方法並びに半導体記憶装置
US6418068B1 (en) * 2001-01-19 2002-07-09 Hewlett-Packard Co. Self-healing memory
US20020130691A1 (en) 2001-03-15 2002-09-19 Silvestri Paul A. Method and apparatus for fast lock of delay lock loop
KR100413758B1 (ko) 2001-03-26 2003-12-31 삼성전자주식회사 지연 동기 루프를 구비하는 반도체 메모리 장치
US6552955B1 (en) * 2001-10-30 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with reduced power consumption

Also Published As

Publication number Publication date
US20030210578A1 (en) 2003-11-13
KR100527399B1 (ko) 2005-11-15
US6813197B2 (en) 2004-11-02

Similar Documents

Publication Publication Date Title
KR100527399B1 (ko) 반도체메모리장치의 디엘엘구동회로
US7663946B2 (en) Semiconductor memory device having on-die-termination device and operation method thereof
KR100240539B1 (ko) 입력 버퍼 회로의 소모 전류가 저감된 동기형 반도체 기억 장치
US7498834B2 (en) Semiconductor memory device
US6351166B2 (en) Semiconductor device with stable and appropriate data output timing
US7102939B2 (en) Semiconductor memory device having column address path therein for reducing power consumption
US6538956B2 (en) Semiconductor memory device for providing address access time and data access time at a high speed
US7702967B2 (en) Method for monitoring an internal control signal of a memory device and apparatus therefor
US7355901B2 (en) Synchronous output buffer, synchronous memory device and method of testing access time
US7919978B2 (en) Control circuit for controlling on-die termination impedance
US7602656B2 (en) Power supply control circuit and controlling method thereof
JPH11339471A (ja) 半導体装置
US7549092B2 (en) Output controller with test unit
US5983314A (en) Output buffer having inherently precise data masking
US6407962B1 (en) Memory module having data switcher in high speed memory device
US6704240B2 (en) Predecoder control circuit
KR100319418B1 (ko) 반도체 장치
US7263025B2 (en) Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof
KR100668517B1 (ko) 테스트장치를 구비하는 출력 제어장치
US20020008554A1 (en) Apparatus and method for tracking between data and echo clock
JP4102535B2 (ja) 半導体メモリ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee