KR20030082896A - 금속판 및 그 성형 방법 - Google Patents

금속판 및 그 성형 방법 Download PDF

Info

Publication number
KR20030082896A
KR20030082896A KR10-2003-0010034A KR20030010034A KR20030082896A KR 20030082896 A KR20030082896 A KR 20030082896A KR 20030010034 A KR20030010034 A KR 20030010034A KR 20030082896 A KR20030082896 A KR 20030082896A
Authority
KR
South Korea
Prior art keywords
metal plate
metal
convex
cutting
forming
Prior art date
Application number
KR10-2003-0010034A
Other languages
English (en)
Inventor
우에하라스미오
나가미네요시히사
이이즈카도시후미
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20030082896A publication Critical patent/KR20030082896A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21K—MAKING FORGED OR PRESSED METAL PRODUCTS, e.g. HORSE-SHOES, RIVETS, BOLTS OR WHEELS
    • B21K23/00—Making other articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12201—Width or thickness variation or marginal cuts repeating longitudinally
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y10T428/12396—Discontinuous surface component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Punching Or Piercing (AREA)

Abstract

한쪽 면에 오목부를 형성하고, 이 형성에 의해 다른쪽 면에 돌출되어 형성된 볼록부를 절삭함으로써 금속판을 성형하는 방법에 있어서, 금속판에 연결된 절삭편이 남지 않는 동시에, 금속판의 다른쪽 면을 대략 평탄한 상태로 할 수 있는 금속판의 성형 방법을 제공한다.
금형을 사용한 프레스 가공에 의해 금속판(10)을 성형함으로써, 한쪽 면(S1)의 소정부에 제 1 오목부(10a)가 형성되는 동시에, 제 1 오목부(10a)의 형성에 의해 금속판의 다른쪽 면(S2)에 돌출되는 볼록부(10b)가 형성되며, 볼록부(10b)의 둘레부로부터 외측의 소정부에 제 2 오목부(10c)가 형성된 구조를 형성하는 공정과, 금속판(10)의 다른쪽 면(S2)의 볼록부(10b)를 절삭하는 공정을 포함한다.

Description

금속판 및 그 성형 방법{METAL PLATE AND METHOD OF SHAPING THE SAME}
본 발명은 금속판 및 그 성형 방법에 관한 것으로서, 보다 상세하게는, 반도체 소자가 패키지에 실장된 반도체 장치에 이용되는 스티프너(방열판겸 보강판)라고 불리는 금속판 및 그 성형 방법에 관한 것이다.
최근, 멀티미디어 기기를 실현하기 위한 핵심 기술인 LSI 기술은 데이터 전송의 고속화 및 대용량화를 향하여 착실하게 개발이 추진되고 있다. 이것에 따라, LSI와 전자기기의 인터페이스로 되는 실장 기술의 고밀도화가 진행되고 있다.
고밀도 실장에 대응하는 패키지로서 다양한 것이 개발되고 있다. 예를 들면, 리드 단자 대신에 땜납 볼 단자가 패키지의 면 위에 그리드 어레이(격자 배열)로 설치된 BGA(Ball Grid Array) 타입의 패키지가 있다. 더 나아가서는, 패키지 기재에 폴리이미드 테이프를 사용함으로써, 고성능 및 핀의 다수화를 겨냥한 TBGA(Tape Ball Grid Array) 패키지가 있다. 이 TBGA 패키지에는, 반도체 소자의 뒤쪽에 스티프너라고 불리는 방열판겸 보강판이 설치되어 있는 것이 있다.
도 6은 스티프너를 구비한 TBGA 패키지의 일례를 나타내는 단면도이다. 도 6에 나타낸 바와 같이, 이 타입의 TBGA 패키지(116)에서는, 금속판으로 이루어진 스티프너(100)의 한쪽 면의 중앙부에 오목부(100a)가 설치되고, 이 오목부(100a)의 저부에 접착층(110b)을 통하여 반도체 소자(108)가 고착되어 있다. 스티프너(100)의 한쪽 면의 오목부(100a) 이외의 면 위에는 Cu 배선(104)을 갖는 폴리이미드 필름(102)이 접착층(110a)을 통하여 접착되어 있다. 이 Cu 배선(104) 위에는 소정부에 개구부를 갖는 솔더 레지스트막(105)이 형성되고, 이 개구부를 통하여 Cu 배선(104)에 땜납 범프(106)가 접속되어 있다. 그리고, 반도체 소자(108)의 전극 패드와 Cu 배선(104)의 본딩 패드가 와이어(112)에 의해 결선되어 있다. 또한, 반도체 소자(108), Cu 배선(104)의 본딩 패드 및 와이어(112)가 몰드 수지(114)에 의해 밀봉되어 있다.
또한, 패키지의 방열 효과를 높일 필요가 있을 경우에는, 스티프너(100)의 반도체 소자(108)가 배치된 면과 반대쪽 면에, 예를 들어, 플레이트 핀(plate-fin)형 히트 싱크를 접착하여 배치한다. 따라서, 스티프너(100)의 반도체 소자(108)가 배치되지 않은 면은 평탄한 상태인 것이 바람직하다.
도 7은 종래의 스티프너의 성형 방법을 나타내는 단면도이고, 도 8은 종래의 스티프너의 성형 방법에서의 문제점을 나타내는 단면도이다. 종래의 스티프너의 성형 방법은, 예를 들어, 일본국 특개평11-102998호 공보에 기재되어 있다. 즉, 도 7의 (a)에 나타낸 바와 같이, 우선, 금속 펀치(120), 누름 금속부재(122) 및 지지대(124)를 구비한 금형(128)을 준비하고, 누름 금속부재(122)와 지지대(124) 사이에 스티프너로 되는 금속판(100x)을 배치한다.
그 후, 도 7의 (b)에 나타낸 바와 같이, 금속 펀치(120)를 이동시켜 금속판(100x)을 가압함으로써 소정의 오목부(100a)를 형성한다. 이 때, 동시에 오목부(100a)의 형성에 의해 금속판(100x)의 다른쪽 면에 돌출되는 볼록부(100b)가 형성된다.
이어서, 도 7의 (c)에 나타낸 바와 같이, 금속판(100x)의 기부(基部)와 볼록부(100b)의 연결부(A)로부터 절삭날(126)을 횡방향으로 슬라이딩시켜 볼록부(100b)를 절삭한다.
종래, 이상과 같은 성형 방법에 의해, 금속판(100x)을 성형하여 스티프너를 제작했다.
그러나, 종래의 금속판의 성형 방법에서는, 절삭날(126)은 절삭 중에 상하 변동이 일어나기 때문에, 절삭날(126)이 절삭 중에 위쪽으로 벗어난 경우는, 도 8의 (a)에 나타낸 바와 같이, 절삭날(126)에 의한 볼록부(100b)의 절삭이 완료될 때, 절삭날(126)은 금속판(100x)의 기부에 고정되기 때문에, 절삭편(101a)이 금속판(100x)에 연결된 상태로 남게 된다.
이 대책으로서, 절삭날(126)의 절삭 개시 위치를 미리 아래쪽으로 이동시켜 설정하여 볼록부(100b)를 절삭하는 방법이 있다. 그러나, 이 방법의 경우, 도 8의 (b)에 나타낸 바와 같이, 금속판(100x)의 기부와 볼록부(100b)의 연결부(A) 위치보다 아래의 위치인 볼록부(100b) 측면부에서 절삭날(126)에 의한 절삭이 완료되기 때문에, 볼록부(100b)를 절삭하여도 단차(101b)가 남게 된다.
즉, 금속판(100x)의 절삭면 측에는 소위 글로벌 단차(global step)가 남게 되기 때문에, 상술한 플레이트 핀형 히트 싱크를 더 접착하여 고착할 경우, 결점이 발생할 우려가 있다.
이상과 같이, 절삭날(126)은 절삭 중에 그 높이가 상하 변동하기 때문에, 절삭편(101a) 또는 단차(101b)가 남지 않도록 볼록부(100b)를 절삭하는 것은 매우 곤란하다.
본 발명은 이상의 문제점을 감안하여 안출된 것으로서, 한쪽 면에 오목부를 형성하고, 이 형성에 의해 다른쪽 면에 돌출되어 형성된 볼록부를 절삭함으로써 금속판을 성형하는 방법에 있어서, 금속판에 연결된 절삭편이 남지 않는 동시에, 금속판의 다른쪽 면을 대략 평탄한 상태로 할 수 있는 금속판의 성형 방법 및 금속판을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시형태의 금속판의 성형 방법을 나타내는 단면도(#1).
도 2는 본 발명의 실시형태의 금속판의 성형 방법을 나타내는 단면도(#1의 변형예).
도 3은 본 발명의 실시형태의 금속판의 성형 방법을 나타내는 단면도(#2).
도 4는 본 실시형태의 성형 방법에 의해 성형된 스티프너(stiffener)를 구비한 TBGA 패키지에 반도체 소자가 실장된 반도체 장치를 나타내는 단면도.
도 5는 도 4의 반도체 장치에 히트 싱크가 더 설치된 반도체 장치를 나타내는 단면도.
도 6은 스티프너를 구비한 TBGA 패키지의 일례를 나타내는 단면도.
도 7은 종래의 스티프너의 성형 방법을 나타내는 단면도.
도 8은 종래의 스티프너의 성형 방법에서의 문제점을 나타내는 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 금속판
10a : 제 1 오목부
10b : 금속판의 볼록부
10c : 제 2 오목부
10d : 홈
10e : 미소 오목부
10x : 스티프너(stiffener)
11 : 절삭편
20 : 금속 펀치
22, 22x : 누름 금속부재
24, 24x : 지지대
24a, 24y : 지지대의 볼록부
28, 28x : 금형
30a, 30b, 30c : 접착층
32 :폴리이미드 필름
34 : Cu 배선
35 : 솔더 레지스트막
36 : 땜납 볼
38 : 반도체 소자
40 : 와이어
41 : 몰드 수지
42 : 히트 싱크
44, 44a : 반도체 장치
상기 문제를 해결하기 위해, 본 발명은 금속판의 성형 방법에 있어서, 금형을 사용한 프레스 가공에 의해 금속판을 성형함으로써, 한쪽 면의 소정부에 제 1 오목부가 형성되는 동시에, 상기 제 1 오목부의 형성에 의해 상기 금속판의 다른쪽 면에 돌출되는 볼록부가 형성되며, 상기 볼록부의 둘레부로부터 외측의 소정부에 제 2 오목부가 형성된 구조를 형성하는 공정과, 상기 금속판의 다른쪽 면의 볼록부를 절삭하는 공정을 갖는 것을 특징으로 한다.
본 발명에서는, 도 1 내지 도 3에 예시하는 바와 같이, 우선, 금형을 사용한 프레스 가공에 의해, 금속판(10)의 한쪽 면(S1)의 소정부에 제 1 오목부(10a)가 형성되는 동시에, 제 1 오목부(10a)의 형성에 의해 다른쪽 면(S2)에 돌출되는 볼록부(10b)가 형성된다. 이 때, 동시에 금속판(10)의 다른쪽 면(S2)에서의 볼록부(10b) 둘레부로부터 외측의 소정부에 제 2 오목부(10c)가 형성되도록 한다.
또는, 금속판(10)의 다른쪽 면(S2)에 제 2 오목부(10c)에 상당하는 미소 오목부(10e)를 미리 형성하여 두고, 그 후, 금속판(10)의 한쪽 면(S1)에 제 1오목부(10a)가 형성되며, 다른쪽 면(S2)에 돌출되는 볼록부(10b)가 형성되도록 할 수도 있다.
그 후, 절삭 수단(26)에 의해 금속판(10)의 다른쪽 면(S2)에 형성된 볼록부(10b)를 절삭한다. 이 때, 바람직하게는, 절삭 수단(26)에 의해 볼록부(10b)의 측면부(B) 중의 다른쪽 면(S2)의 높이에 대응하는 부분으로부터 절삭이 개시되고, 그 후, 절삭 수단(26)이 반대쪽 측면부(C)를 돌파함으로써 볼록부(10b)가 금속판(10)으로부터 절삭 분리된다.
이와 같이, 볼록부(10b)의 절삭 중에 절삭 수단(26)의 상하 변동이 일어난다고 하여도, 제 2 오목부(10c)의 깊이(D)가 절삭 수단(26)의 상하 변동 치수보다 커지도록 함으로써, 절삭 수단(26)은 볼록부(10b)의 측면부(C)를 돌파하여 절삭이 종료된다.
따라서, 절삭편(11)이 금속판(10)에 연결되어 남는 것과 같은 결점이 일어나지 않고, 절삭편(11)이 금속판(10)으로부터 완전히 절삭 분리된다. 또한, 볼록부(10b)의 절삭면(S3)은, 다른쪽 면(S2)과 그 높이가 거의 동일해져 대략 평탄한 면을 얻을 수 있기 때문에, 다른쪽 면(S2)에 히트 싱크를 더 설치할 경우에도 결점이 발생할 우려가 없다.
상기한 금속판의 성형 방법에 있어서, 상기 금형(28)이 중앙부에 공동부(空洞部)를 구비한 누름 금속부재(22)와, 상기 누름 금속부재(22)의 공동부에 배치되어 상하로 이동 가능한 금속 펀치(20)와, 상기 누름 금속부재(22)의 아래쪽에 배치되는 동시에, 상기 금속 펀치(20)에 대응하는 부분에 공동부를 구비하며, 상기 금속 펀치(20)의 둘레부 외측에 대응하는 부분에 볼록부(24a)를 구비한 지지대(24)를 갖는 것이 바람직하다.
이러한 금형(28)을 사용함으로써, 상기한 바와 같은 금속판(10)의 한쪽 면(S1)의 소정부에 제 1 오목부(10a)가 형성되고, 다른쪽 면(S2)에 제 1 오목부(10a)의 형성에 의해 돌출된 볼록부(10b)가 형성되며, 이 볼록부(10b)의 둘레부 외측에 제 2 오목부(10c)가 형성된 구조를 용이하게 성형할 수 있다. 그 후, 상기한 방법에 의해 금속판(10)의 볼록부(10b)를 절삭하는 것이 좋다. 이와 같이, 상기한 금형을 사용함으로써, 상기한 금속판의 성형 방법을 용이하게 실시할 수 있게 된다.
또한, 상기한 도면 번호 및 부호는 발명의 이해를 용이하게 하기 위해 인용된 것으로서, 본 발명을 한정하지는 않는다.
본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다.
도 1 내지 도 3은 본 발명의 실시형태의 금속판의 성형 방법을 나타내는 단면도이다. 본 발명의 실시형태의 금속판의 성형 방법은, 우선, 도 1의 (a)에 나타낸 바와 같은 금형(28)을 준비한다. 이 금형(28)은 누름 금속부재(22), 금속 펀치(20) 및 지지대(24)에 의해 기본 구성된다. 누름 금속부재(22)는 그 중앙부에 공동부를 구비하고, 이 공동부에는 상하로 이동 가능한 금속 펀치(20)가 배치되어 있다. 누름 금속부재(22)의 아래쪽에는 금속 펀치(20)에 대응하는 부분에 공동부를 구비한 지지대(24)가 배치되어 있다. 이 지지대(24)의 금속 펀치(20)의 둘레부 외측에 대응하는 부분에는 볼록부(24a)가 설치되어 있다.
금형(28)을 구성하는 이들 부재는 금속분을 소결함으로써 제조된 초경합금(cemented carbide), 예를 들어 텅스텐 카바이드(WC) 등으로 이루어진다. 이 금형(28)은, 피가공물이 지지대(24)와 누름 금속부재(22)에 의해 고정된 상태에서, 금속 펀치(20)가 피가공물 측으로 이동하여 피가공물을 가압함으로써, 피가공물을 소정 형상으로 프레스 가공하거나 펀칭할 수 있다.
이 금형(28)의 지지대(24)에는 상기한 볼록부(24a)가 설치되어 있기 때문에, 금속 펀치(20)에 의해 피가공물의 한쪽 면에 제 1 오목부가 형성되는 동시에, 다른쪽 면에 볼록부가 형성될 뿐만 아니라, 피가공물의 다른쪽 면에는 지지대(24)의 볼록부(24a)에 대응하는 부분에 제 2 오목부가 형성된다. 지지대(24)의 둘레부에 형성된 볼록부(24a)는, 예를 들어, 그 높이(H)가 2㎛∼30㎛, 바람직하게는 10㎛ 정도, 그 폭(W)이 0.3∼2㎜, 바람직하게는 1㎜ 정도로 하는 것이 좋다.
이러한 구성의 금형(28)의 누름 금속부재(22)와 지지대(24) 사이에 두께가, 예를 들어, 0.8㎜ 정도인 금속판(10)을 배치한다. 이 금속판(10)은 구리 합금, 스테인레스강 또는 알루미늄 등으로 이루어지고, 상기한 금형(28)에 의해 프레스 가공되거나 하여 스티프너(방열판겸 보강판)로 되는 것이다.
그 후, 도 1의 (b)에 나타낸 바와 같이, 금속판(10)이 누름 금속부재(22)와 지지대(24)에 의해 사이에 끼워져 고정된 상태에서, 금속 펀치(20)로 금속판(10)을 가압함으로써, 금속판(10)의 한쪽 면(S1)에, 예를 들어, 깊이가 0.4㎜인 대략 사각형의 제 1 오목부(10a)를 형성하는 동시에, 이 오목부(10a)의 형성에 의해 금속판(10)의 일부가 가압되어 다른쪽 면(S2)에 돌출되는 볼록부(10b)가 형성된다.이 때, 동시에 금속판(10)의 다른쪽 면(S2)에서는, 지지대(24)에 설치된 볼록부(24a)에 대응하는 부분이 가압되어 소성 변형을 일으키고, 볼록부(10b)의 둘레부 외측의 소정부에 제 2 오목부(10c)가 형성된다.
이 제 1 오목부(10a)는 그 저부에 반도체 소자가 고착되기 때문에, 제 1 오목부(10a)의 형상, 치수, 깊이 등은 각종 반도체 소자의 칩 사이즈나 그 두께에 맞추어 적절히 조정하면 된다. 또한, 이 제 2 오목부(10c)는 지지대(24)의 볼록부(24a)에 대응하여 형성되기 때문에, 그 깊이(D)가 금속판(10)의 다른쪽 면(S2)(볼록부(10b) 이외의 면)으로부터 2㎛∼30㎛, 바람직하게는 10㎛ 정도, 그 폭(W)이 0.3∼2㎜, 바람직하게는 1㎜ 정도로 형성된다.
금속판(10)의 다른쪽 면(S2)에 형성된 제 2 오목부(10c)는, 후공정에서 금속판(10)의 볼록부(10b)가 절삭될 때에, 금속판(10)의 다른쪽 면(S2)에 절삭편 또는 글로벌 단차가 남지 않도록 하기 위한 것이다.
다음으로, 금속판(10)을 도 1의 (b)에 나타낸 형상으로 성형하는 방법의 변형예를 설명한다. 상술한 예에서는, 금속판(10)에 제 1 오목부(10a), 볼록부(10b) 및 제 2 오목부(10c)를 동시에 형성하는 방법을 예시했으나, 도 2에 나타낸 바와 같이, 최초로 제 2 오목부(10c)에 상당하는 미소 오목부(10e)를 형성하고, 그 후, 제 1 오목부(10a) 및 볼록부(10b)를 형성하도록 할 수도 있다.
즉, 우선, 도 2의 (a)에 나타낸 바와 같이, 누름 금속부재(22x)와 지지대(24x)에 의해 기본 구성되는 제 1 금형(28x)을 준비한다. 이 지지대(24x)에는 상술한 금속판(10)의 제 2 오목부(10c)에 상당하는 미소 오목부(10e)를 형성하기 위한 볼록부(24y)가 설치되어 있다.
그 후, 이 제 1 금형(28x)의 누름 금속부재(22x)와 지지대(24x) 사이에 금속판(10)을 배치하여 프레스 가공함으로써, 이 금속판(10)의 다른쪽 면(S2)의 소정부에 제 2 오목부(10c)에 상당하는 링 형상의 미소 오목부(10e)를 형성한다.
이어서, 도 2의 (b)에 나타낸 바와 같이, 도 1의 (a)에 나타낸 금형(28)(제 2 금형)을 준비한다. 이어서, 금속판(10)의 다른쪽 면(S2)이 지지대(24) 측으로 되는 동시에, 미소 오목부(10e)가 지지대(24)의 볼록부(24a)에 결합되도록 하여 금속판(10)을 금형(28)에 배치하여 프레스 가공한다.
이것에 의해, 지지대(24)의 볼록부(24a)가 금속판(10)의 미소 오목부(10e)에 결합된 상태에서, 금속판(10)의 한쪽 면(S1)의 소정부에 제 1 오목부(10a)가 형성되는 동시에, 이 오목부(10a)의 형성에 의해 금속판(10)의 다른쪽 면(S2)에 돌출되는 볼록부(10b)가 형성된다. 이렇게 하여, 도 1의 (b)에 나타낸 금속판(10)과 동일한 구조를 형성할 수도 있다.
다음으로, 금속판(10)의 다른쪽 면(S2)에 형성된 볼록부(10b)를 절삭하는 공정의 설명을 행한다. 우선, 금속판(10)의 볼록부(10b)를 절삭하기 위한 절삭 수단을 준비한다. 절삭 수단은, 도 3의 (a)에 나타낸 바와 같이, 절삭날(26)을 구비한 절삭 장치(도시하지 않음)를 이용하는 것이 좋다. 이 절삭날(26)은 상술한 금형(28)의 구성부재와 동일하게 초경합금 등으로 이루어진다. 이어서, 프레스 가공된 금속판(10)의 다른쪽 면(S2)에 절삭날(26)의 상면을 접촉 또는 접촉하지 않을 정도로 접근하도록 위치 설정하고, 절삭날(26)을 금속판(10)의 다른쪽 면(S2)에 평행하게 볼록부(10b) 측으로 슬라이딩시킨다.
이것에 의해, 도 3의 (b)에 나타낸 바와 같이, 절삭날(26)의 선단부가 볼록부(10b) 측면부(B) 중의 다른쪽 면(S2)에 대응하는 부분에 고정되어 절삭이 개시되고, 그 후, 반대쪽 측면부(C)를 돌파하여 볼록부(10b)가 금속판(10)으로부터 절삭 분리된다.
이와 같이, 볼록부(10b)의 절삭 중에 절삭날(26)의 상하 변동이 일어난다고 하여도, 제 2 오목부(10c)의 깊이가 바람직하게는 10㎛ 정도로서 절삭날(26)의 상하 변동 치수(예를 들어, 2∼3㎛)보다 크게 설정되어 있기 때문에, 절삭날(26)은 볼록부(10b)의 측면부(C)를 돌파하여 절삭이 종료된다. 즉, 절삭날(26)이 절삭 개시 시의 설정 위치로부터 위쪽으로 벗어났다고 하여도, 절삭이 종료될 때에 절삭날(26)의 선단부가 금속판(10)의 기부에 고정되지는 않는다.
따라서, 절삭이 종료되어도 절삭편(11)이 금속판(10)에 연결되어 남는 것과 같은 결점이 일어나지 않고, 절삭편(11)이 금속판(10)으로부터 완전히 절삭 분리된다. 또한, 볼록부(10b)의 절삭면(S3)은, 금속판(10)의 다른쪽 면(S2)과 그 높이가 대략 동일한 상태로 된다.
본 실시형태의 성형 방법에서는, 볼록부(10b)의 절삭이 완료된 금속판(10)의 다른쪽 면(S2)에는, 제 2 오목부(10c)의 볼록부(10b) 측의 깊이가 얕아진 홈(10d)이 잔존한다. 그러나, 이 홈(10d)은 볼록부(10b)가 형성되어 있던 부분의 둘레부에 미소한 오목부로서 국소적으로 잔존하기 때문에, 금속판(10)의 다른쪽 면(S2)은 거의 평탄한 상태로 성형된다고 할 수도 있다. 따라서, 종래예와 달리,금속판(10)의 다른쪽 면(S2) 위에 플레이트 핀형 히트 싱크를 더 설치할 경우에도, 결점이 발생할 우려가 전혀 없다.
이렇게 하여, 도 3의 (c)에 나타낸 바와 같이, 한쪽 면(S1)에는 반도체 소자가 고착되는 제 1 오목부(10a)가 형성되고, 다른쪽 면(S2)에는 제 1 오목부(10a)의 둘레부 근방 또는 외측부에 대응하는 부분에 미소한 홈(10d)이 형성된 스티프너(10x)가 완성된다.
또한, 본 실시형태에서는, 도 1의 (b)에 나타낸 바와 같이, 금속판(10)의 제 2 오목부(10c)의 형상으로서 「コ」자 형상의 것을 예시했으나, 오목부(10c)의 저부가 돌출형 또는 반원을 갖는 U자형 등으로 되도록 할 수도 있다. 즉, 절삭날(26)이 볼록부(10b)의 측면부(B)로부터 측면부(C)로 관통하도록 하여, 볼록부(10b)가 절삭되도록 하면 된다.
다음으로, 상술한 본 실시형태의 성형 방법에 의해 성형된 스티프너(10x)를 구비한 TBGA 패키지에 반도체 소자가 실장된 반도체 장치에 대해서 설명한다.
도 4는 본 실시형태의 성형 방법에 의해 성형된 스티프너를 구비한 TBGA 패키지에 반도체 소자가 실장된 반도체 장치를 나타내는 단면도이고, 도 5는 도 4의 반도체 장치에 히트 싱크가 더 설치된 반도체 장치를 나타내는 단면도이다.
도 4에 나타낸 바와 같이, 본 실시형태에 따른 반도체 장치(44)에서는, 상술한 성형 방법에 의해 제작된 스티프너(10x)의 한쪽 면(S1)에 Cu 배선(34)을 구비한 폴리이미드 필름(32)이 접착층(30a)을 통하여 접착되어 있다. 이 Cu 배선(34)의 땜납 볼 탑재부나 본딩 패드가 노출되도록 하여 솔더 레지스트막(35)이 패터닝되어형성되고, 땜납 볼 탑재부에는 땜납 볼(36)이 탑재되어 있다.
또한, 스티프너(10x)의 제 1 오목부(10a)의 저부에 접착층(30b)에 의해 반도체 소자(38)가 고착되어 있다. 반도체 소자(38)의 전극 패드와 Cu 배선(34)의 본딩 패드는 와이어(40)에 의해 결선되어 있다. 또한, 반도체 소자(38), Cu 배선(34)의 본딩 패드 및 와이어(40)는 몰드 수지(41)에 의해 밀봉되어 있다.
도 5에 나타낸 반도체 장치(44a)는, 도 4에 나타낸 반도체 장치(44)의 스티프너(10x)의 홈(10d)이 형성된 면에 플레이트 핀형 히트 싱크(42)가 접착층(30c)을 통하여 고착된 것이다. 그 이외의 구성요소는 도 4의 반도체 장치(44)와 동일하므로, 그 설명을 생략한다.
본 실시형태의 금속판의 성형 방법을 이용하면, 스티프너(10x)의 히트 싱크(42)가 고착되는 면에 국소적으로 홈(10d)이 형성되나, 홈(10d) 이외의 부분은 그 면이 대략 동일한 높이이며 평탄한 것으로 할 수 있다. 따라서, 상술한 바와 같이 스티프너(10x)에 접착층(30c)을 통하여 히트 싱크(42)를 고착할 때에, 결점은 전혀 발생하지 않는다.
상술한 바와 같이, 본 발명에 의하면, 우선, 금형을 사용한 프레스 가공에 의해, 금속판의 한쪽 면의 소정부에 제 1 오목부가 형성되는 동시에, 이 제 1 오목부의 형성에 의해 다른쪽 면에 돌출되는 볼록부가 형성되며, 금속판의 다른쪽 면에서의 상기 볼록부의 둘레부로부터 외측의 소정부에 제 2 오목부가 형성된다. 그 후, 절삭 수단에 의해 금속판의 다른쪽 면의 볼록부를 절삭한다.
이렇게 함으로써, 볼록부의 둘레부에는 제 2 오목부가 형성되어 있기 때문에, 절삭 수단이 볼록부의 양 측면부를 돌파함으로써 볼록부가 금속판으로 절삭 분리된다. 따라서, 절삭편이 금속판에 연결되어 남는 것과 같은 결점이 일어나지 않으며, 금속판의 다른쪽 면을 대략 평탄한 것으로 할 수 있다.

Claims (8)

  1. 금형을 사용한 프레스 가공에 의해 금속판을 성형함으로써, 한쪽 면의 소정부에 제 1 오목부가 형성되는 동시에, 상기 제 1 오목부의 형성에 의해 상기 금속판의 다른쪽 면에 돌출되는 볼록부가 형성되며, 상기 볼록부의 둘레부로부터 외측의 소정부에 제 2 오목부가 형성된 구조를 형성하는 공정과,
    상기 금속판의 다른쪽 면의 볼록부를 절삭하는 공정을 갖는 것을 특징으로 하는 금속판의 성형 방법.
  2. 제 1 항에 있어서,
    상기 금속판을 성형함으로써 상기 구조를 형성하는 공정에서, 상기 제 1 오목부, 상기 볼록부 및 상기제 2 오목부를 동시에 형성하는 것을 특징으로 하는 금속판의 성형 방법.
  3. 제 1 항에 있어서,
    상기 금속판을 성형함으로써 상기 구조를 형성하는 공정이,
    제 1 금형을 사용한 프레스 가공에 의해, 상기 금속판의 다른쪽 면에 소정부를 둘러싸는 링 형상의 상기 제 2 오목부를 형성하는 공정과,
    제 2 금형을 사용한 프레스 가공에 의해, 상기 금속판의 한쪽 면 중의 제 2 오목부가 둘러싸는 소정부에 대응하는 부분에 상기 제 1 오목부를 형성하는 동시에, 상기 제 1 오목부의 형성에 의해 상기 금속판의 다른쪽 면의 제 2 오목부가 둘러싸는 소정부가 돌출되는 상기 볼록부를 형성하는 공정을 포함하는 것을 특징으로 하는 금속판의 성형 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 볼록부를 절삭하는 공정에서, 상기 볼록부의 한쪽 측면 중의 상기 금속판의 다른쪽 면에 대응하는 위치로부터 절삭 수단에 의해 절삭하는 것을 특징으로 하는 금속판의 성형 방법.
  5. 제 2 항에 있어서,
    상기 금형이,
    중앙부에 공동부를 구비한 누름 금속부재와,
    상기 누름 금속부재의 공동부에 배치되어 상하로 이동 가능한 금속 펀치와,
    상기 누름 금속부재의 아래쪽에 배치되는 동시에, 상기 금속 펀치에 대응하는 부분에 공동부를 구비하며, 상기 금속 펀치의 둘레부 외측에 대응하는 소정부에 볼록부를 구비한 지지대를 갖는 것을 특징으로 하는 금속판의 성형 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 오목부를 상기 금속판의 다른쪽 면으로부터 2∼30㎛의 깊이이며, 또한, 0.3∼2㎜의 폭으로 형성하는 것을 특징으로 하는 금속판의 성형 방법.
  7. 청구항 1 내지 6 중 어느 하나에 기재된 금속판의 성형 방법에 의해 성형된 금속판.
  8. 제 7 항에 있어서,
    상기 금속판은, 상기 금속판의 한쪽 면의 소정부에 오목부를 가지며, 상기 금속판의 다른쪽 면에서의 상기 오목부의 둘레부 근방 또는 외측부에 대응하는 부분에 홈을 갖는 것을 특징으로 하는 금속판.
KR10-2003-0010034A 2002-02-19 2003-02-18 금속판 및 그 성형 방법 KR20030082896A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002041515A JP2003236632A (ja) 2002-02-19 2002-02-19 金属板及びその成形方法
JPJP-P-2002-00041515 2002-02-19

Publications (1)

Publication Number Publication Date
KR20030082896A true KR20030082896A (ko) 2003-10-23

Family

ID=27678345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0010034A KR20030082896A (ko) 2002-02-19 2003-02-18 금속판 및 그 성형 방법

Country Status (4)

Country Link
US (1) US6733899B2 (ko)
JP (1) JP2003236632A (ko)
KR (1) KR20030082896A (ko)
CN (1) CN1440058A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008306B2 (ja) * 2006-01-05 2012-08-22 日新製鋼株式会社 バックルベース部材のダボ出し加工方法
US20080110224A1 (en) * 2006-11-10 2008-05-15 Ford Motor Company Method of forming a surface finished workpiece for a vehicle from a metal sheet
WO2008138152A1 (de) * 2007-05-09 2008-11-20 Adval Tech Holding Ag Umformverfahren
CN101618413A (zh) * 2009-07-27 2010-01-06 江苏银河电子股份有限公司 一种金属薄板的打凸方法
JP5570070B2 (ja) * 2010-12-28 2014-08-13 京セラドキュメントソリューションズ株式会社 板金フレーム及びそれを備えた電子機器
US10245864B2 (en) * 2010-12-28 2019-04-02 Kyocera Document Solutions Inc. Method of manufacturing a sheet metal frame
US9361917B2 (en) * 2011-07-19 2016-06-07 Intri-Plex Technologies, Inc. Method to fabricate a base plate for piezo actuation
CN102366771A (zh) * 2011-10-18 2012-03-07 苏州金牛精密机械有限公司 压凹面治具
JP2014195812A (ja) * 2013-03-29 2014-10-16 シロキ工業株式会社 プレス加工品、プレス加工方法及びプレス加工装置
US10499682B2 (en) 2014-08-25 2019-12-10 New Age Beverage Corporation Micronutrient formulation in electronic cigarettes
TWI622490B (zh) * 2014-10-21 2018-05-01 王正平 精密擠切成形機
KR101833353B1 (ko) * 2016-05-27 2018-03-05 경일산업 주식회사 프레스를 이용한 알루미늄 케이스 성형방법 및 이에 사용되는 금형장치
KR101892469B1 (ko) * 2016-12-05 2018-08-28 경일산업 주식회사 프레스를 이용한 알루미늄 케이스 성형방법 및 이에 사용되는 금형장치
DE102017214210A1 (de) * 2017-08-15 2019-02-21 Wolfgang Rixen Verfahren zur Herstellung eines Sacklochs
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
JP7472287B2 (ja) * 2019-12-13 2024-04-22 華為技術有限公司 電子素子、電子素子付き回路基板、および電子デバイス
JP7218740B2 (ja) * 2020-02-28 2023-02-07 トヨタ自動車株式会社 金属部材の製造方法
JP2021137916A (ja) * 2020-03-05 2021-09-16 トヨタ自動車株式会社 金属部材の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
US6145365A (en) * 1997-09-29 2000-11-14 Nakamura Seisakusho Kabushikigaisha Method for forming a recess portion on a metal plate
US6066512A (en) * 1998-01-12 2000-05-23 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US6409859B1 (en) * 1998-06-30 2002-06-25 Amerasia International Technology, Inc. Method of making a laminated adhesive lid, as for an Electronic device
JP2001170721A (ja) * 1999-10-08 2001-06-26 Shinko Electric Ind Co Ltd 凹部を具備する板状体及びその製造方法ならびに凹部形成用プレス金型
JP2002043474A (ja) * 2000-07-21 2002-02-08 Nakamura Seisakusho Kk 電子部品用パッケージの形成方法

Also Published As

Publication number Publication date
US20030157359A1 (en) 2003-08-21
JP2003236632A (ja) 2003-08-26
CN1440058A (zh) 2003-09-03
US6733899B2 (en) 2004-05-11

Similar Documents

Publication Publication Date Title
KR20030082896A (ko) 금속판 및 그 성형 방법
US6020218A (en) Method of manufacturing ball grid array semiconductor package
US5976912A (en) Fabrication process of semiconductor package and semiconductor package
JPH09213826A (ja) パッケージ
JPH08102475A (ja) キャリアフィルム
US7468554B2 (en) Heat sink board and manufacturing method thereof
KR20050065320A (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP3250900B2 (ja) 半導体装置及びその製造方法及びリードフレーム
EP1729342A1 (en) Heat sink board and manufacturing method thereof
JP3155943B2 (ja) 電子部品用パッケージの形成方法
JPH10125705A (ja) 半導体装置の製造方法及び半導体装置
JP3163075B2 (ja) 金属製スティフナ付き配線基板
SE516748C2 (sv) Sammansättningsstruktur innefattande minst ett flip-chip och ett substrat
JP3714121B2 (ja) テープキャリア打抜き金型
EP1154478A2 (en) Sheet-like board member, lead frame, and manufacture of a semiconductor device
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP4042400B2 (ja) 打抜金型
JP2000124383A (ja) 樹脂封止型半導体装置およびその製造方法
JP3410961B2 (ja) 半導体装置の製造方法
JP2000232185A (ja) 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法
JPH08125051A (ja) 半導体装置
JPH0945838A (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP2000260921A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN114121906A (zh) 一种三维封装结构及制备方法
US20040108578A1 (en) Leadframe and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid