JP2000232185A - 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法

Info

Publication number
JP2000232185A
JP2000232185A JP11033141A JP3314199A JP2000232185A JP 2000232185 A JP2000232185 A JP 2000232185A JP 11033141 A JP11033141 A JP 11033141A JP 3314199 A JP3314199 A JP 3314199A JP 2000232185 A JP2000232185 A JP 2000232185A
Authority
JP
Japan
Prior art keywords
semiconductor package
printed wiring
axis direction
wiring board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11033141A
Other languages
English (en)
Inventor
Koichi Sugihara
功一 杉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11033141A priority Critical patent/JP2000232185A/ja
Publication of JP2000232185A publication Critical patent/JP2000232185A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージの組立を容易にするととも
に、打ち抜き時に半導体パッケージに歪みを生じさせな
いプリント配線基板と、前記半導体パッケージ用プリン
ト配線基板から打ち抜いた半導体パッケージ及び半導体
パッケージの製造方法を提供する。 【解決手段】 半導体パッケージ用プリント配線基板に
対して、座標軸のX軸方向にて半導体パッケージを挟む
ようにして第1の一対のコの字形スリットを形成し、座
標軸のY軸方向にて半導体パッケージと第1のコの字形
スリットとを挟むようにして第2の一対のコの字形スリ
ットを形成し、前記各対それぞれのコの字形スリットに
おける座標軸方向の最短間隔を半導体の幅に比べて小さ
くなるように配置する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体パッケージ
に用いられるプリント配線基板、半導体パッケージ及び
半導体パッケージの製造方法に関する。
【0002】
【従来の技術】現在は高密度実装に適した半導体パッケ
ージとして、BGA(Ball Grid Array )が注目されて
いるので、その最も一般的なP−BGA(Plastic-BG
A)を例としてその構造を説明する。
【0003】図14に示すように、半導体チップ105
は、ガラス繊維をエポキシ樹脂にて固めた基材102
(通称ガラエポ)の上に銅配線103を形成したプリン
ト配線基板101に接着剤を介して接着されている。な
お、前記プリント配線基板は最近高密度実装に対応する
ために、貼り合わせやビルトアップ製法により多層構造
になっているものが多い。またその表面には、半導体チ
ップ105の電極が極細金ワイヤ107により電気的に
接続されており、表面及び配線を保護するために電極部
を除いてソルダーレジスト104にて被覆されていると
ともに、半導体チップ105の表面及び極細金ワイヤ1
07の接続部がエポキシ樹脂にて封止されている。
【0004】プリント配線基板101の半導体チップ1
05搭載面とは反対側の面に位置する電極にははんだボ
ール109が形成されていて、P−BGAと実装基板と
の接合はこのはんだボール109を介して行われる。ま
た前記プリント配線基板のソルダーレジスト104は半
田ボール109の電極部以外の配線への濡れ広がりを防
止する目的としている。
【0005】このようなP−BGAパッケージの製造工
程は、一般に図15及び図16に示すように、短冊状の
プリント配線基板101が用いられ、プリント配線基板
101の縁には製造工程中の搬送及び位置決めの際に用
いる治具穴111が明けられている。
【0006】このプリント配線基板101に対して、所
定の位置112に接着剤を塗布し、半導体チップ105
をその上に接着する。次にワイヤーボンダにより半導体
チップ105の電極とプリント配線基板101の電極と
を金ワイヤ107にて接続し、トランスモールド法か、
又はポッティング法にて所定の範囲を樹脂封止し、さら
に基板101裏面の電極にはんだボール109を形成
し、このようにして形成した半導体パッケージ113
(BGA)部分をプレス等にて打ち抜くことにより一連
の製造工程が完了する。
【0007】なお、前記はんだボール109の形成は、
一般に、図16に示すようにプリント配線基板101に
形成した複数のパッド114にフラックスを塗布し、そ
の上にはんだボールを搭載して炉の中を通すことによ
り、はんだは融点以上に加熱されて接合するとともに溶
融時におけるはんだの表面張力にて球状に形成する。
【0008】又、プレスによる打ち抜きを2工程にて行
う場合は、第1工程にて図17(a)に示すように半導
体パッケージ113の縦方向両側面に沿った左右の長穴
121を打ち抜き、第2工程にて図17(b)に示すよ
うに水平方向の上下の長穴122を打ち抜く。
【0009】しかしながら前記製造工程における最終の
打ち抜き工程には次のような問題がある。すなわちパッ
ケージ113にダメージを与えない打ち抜きを行うため
には、図18に示すようにポンチ132とダイ131と
による切断位置が半導体(BGA)パッケージ113の
外形に対して余裕幅Wがあればパッケージ113にダメ
ージを与えることがないが、一般にはパッケージ113
外形寸法が最小に設計されているため樹脂封止部の外形
やはんだボールの外形に対してほぼ同一寸法となってい
て、このように形成した(BGA)パッケージ113を
打ち抜くためには図19に示すようにダイ131やスト
リパ133の加工点における厚さが極薄の状態となって
しまい、打ち抜きの際の切刃強度が充分に得られないと
いう問題がある。
【0010】また、この問題を解決するために、組立工
程前の時点で半導体パッケージ113に相当する部分を
プリント配線基板101から予め打ち抜いておき、再び
プリント配線基板101に戻した状態にして組立工程を
進めるプッシュバックという製法が既に開発されてい
る。この場合は、半導体パッケージ113を形成した後
に打ち抜かれた部分は切断部の摩擦力にてプリント配線
基板1中に保持されているので、切断部に摩擦力を上回
る程度の小さな荷重をかけるだけで抜き取ることがで
き、半導体チップ105の単体化が容易である。またポ
ンチ132やダイ131をラフに設定することができる
とともにダイ131やストリッパ133を極薄形状にす
る必要がないため、打ち抜き用部品の破損の恐れがな
い。
【0011】
【発明が解決しようとする課題】しかしながら、前記従
来のプッシュバックという製法は、ポリイミドテープの
ような薄いプリント配線基板には適用できないことと、
打ち抜き部分の抜き戻しによる応力のため外側のプリン
ト配線基板101が歪むことにより組立工程途中で様々
な問題が発生するという問題がある。
【0012】よって本発明は前記問題点に鑑みてなされ
たものであり、半導体パッケージの組立が容易であると
ともに、半導体パッケージに歪みを生じさせないで打ち
抜くことが可能な半導体パッケージ用プリント配線基板
と、前記半導体パッケージ用プリント配線基板から打ち
抜いた歪みのない半導体パッケージ及び半導体パッケー
ジの製造方法の提供を目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明においては、半導体パッケージを打
ち抜いて製造する際に用いる半導体パッケージ用プリン
ト配線基板において、座標軸のX軸方向にて半導体パッ
ケージを挟むように形成した第1の一対のコの字形スリ
ットと、座標軸のY軸方向にて半導体パッケージと第1
のコの字形スリットとを挟むように形成した第2の一対
のコの字形スリットとを有するとともに、前記各対のコ
の字形スリットにおける座標軸方向の最短間隔を半導体
の幅に比べて小さくなるように配置されたことを特徴と
するものである。
【0014】請求項1によれば、X軸方向の第1のコの
字形スリットと半導体パッケージとの間の打ち抜き部
分、及びY軸方向の第2のコの字形スリットと半導体パ
ッケージとの間の打ち抜き部分のそれぞれは一方の側が
スリットにて開放されていて切断時の応力がスリット側
に逃げることにより、半導体パッケージにダメージを生
じさせないで打ち抜くことが可能となる。
【0015】請求項2の発明においては、前記第1のコ
の字形スリットを座標軸のY軸方向に、前記第2のコの
字形スリットを座標軸のX軸方向に形成するとともに、
前記各対のコの字形スリットにおける座標軸方向の最短
間隔を半導体の幅に比べて小さくなるように配置された
ことを特徴とするものである。
【0016】請求項2によれば、Y軸方向の第1のコの
字形スリットと半導体パッケージとの間の打ち抜き部
分、及びX軸方向の第2のコの字形スリットと半導体パ
ッケージとの間の打ち抜き部分のそれぞれは一方の側が
スリットにて開放されていて切断時の応力がスリット側
に逃げることにより、半導体パッケージにダメージを生
じさせないで打ち抜くことが可能となる。
【0017】請求項3の発明においては、半導体パッケ
ージが、座標軸のX軸方向にて半導体パッケージを挟む
ように形成した第1の一対のコの字形スリットと、座標
軸のY軸方向にて半導体パッケージと第1のコの字形ス
リットとを挟むように形成した第2の一対のコの字形ス
リットとを有するとともに、前記各対のコの字形スリッ
トにおける座標軸方向の最短間隔を半導体の幅に比べて
小さくなるように配置された半導体パッケージ用プリン
ト配線基板から打ち抜かれたことを特徴とするものであ
る。
【0018】請求項3によれば、X軸方向の第1のコの
字形スリットと半導体パッケージとの間の打ち抜き部
分、及びY軸方向の第2のコの字形スリットと半導体パ
ッケージとの間の打ち抜き部分のそれぞれは一方の側が
スリットにて開放されていて切断時の応力がスリット側
に逃げることにより、切断時のダメージを受けない半導
体パッケージが得られる。
【0019】請求項4の発明においては、半導体パッケ
ージが、前記第1のコの字形スリットを座標軸のY軸方
向に、前記第2のコの字形スリットを座標軸のX軸方向
に形成するとともに、前記各対のコの字形スリットにお
ける座標軸方向の最短間隔を半導体の幅に比べて小さく
なるように配置された半導体パッケージ用プリント配線
基板から打ち抜かれたことを特徴とするものである。
【0020】請求項4によれば、Y軸方向の第1のコの
字形スリットと半導体パッケージとの間の打ち抜き部
分、及びX軸方向の第2のコの字形スリットと半導体パ
ッケージとの間の打ち抜き部分のそれぞれは一方の側が
スリットにて開放されていて切断時の応力がスリット側
に逃げることにより、切断時のダメージを受けない半導
体パッケージが得られる。
【0021】請求項5の発明においては、半導体パッケ
ージ用プリント配線基板を打ち抜いて製造する半導体パ
ッケージの製造方法において、座標軸のX軸方向にて半
導体パッケージを挟むように形成した第1の一対のコの
字形スリットと、座標軸のY軸方向にて半導体パッケー
ジと第1のコの字形スリットとを挟むように形成した第
2の一対のコの字形スリットとを有するとともに、前記
各対のコの字形スリットにおける座標軸方向の最短間隔
を半導体の幅に比べて小さくなるように配置された半導
体パッケージ用プリント配線基板の、X軸方向の第1の
コの字形スリットと半導体パッケージとの間を打ち抜く
第1の工程と、Y軸方向の第2のコの字形スリットと半
導体パッケージとの間を打ち抜く第2の工程との2工程
にて半導体パッケージを打ち抜くことを特徴とするもの
である。
【0022】請求項5によれば、前記請求項1と同様な
作用が得られる。
【0023】請求項6の発明においては、前記第1のコ
の字形スリットを座標軸のY軸方向に、前記第2のコの
字形スリットを座標軸のX軸方向に形成するとともに、
前記各対のコの字形スリットにおける座標軸方向の最短
間隔を半導体の幅に比べて小さくなるように配置された
半導体パッケージ用プリント配線基板の、Y軸方向の第
1のコの字形スリットと半導体パッケージとの間を打ち
抜く第1の工程と、X軸方向の第2のコの字形スリット
と半導体パッケージとの間を打ち抜く第2の工程との2
工程にて半導体パッケージを打ち抜くことを特徴とする
ものである。
【0024】請求項6によれば、前記請求項2と同様な
作用が得られる。
【0025】請求項7の発明においては、プレス装置に
取り付けた前記半導体パッケージ用プリント配線基板の
打ち抜き用金型における下型に備えたダイ及び上型に備
えたポンチの少なくとも一方に対して、パッケージ側の
切刃面を垂直にかつ外側の切刃面に逃げ角度を有する鋭
利な切刃を形成して切断歪みをパッケージの外側に逃が
すことを特徴とするものである。
【0026】請求項7によれば、パッケージ打ち抜き用
の切刃が、パッケージ側を垂直にし、外側に切刃の逃げ
角を形成したことにより切断時の応力は逃げ角側、即ち
外側に作用することによりパッケージ側には歪みが生じ
ない。
【0027】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。なお各実施の形態において共通の
要旨は共通の符号を付して対応させることにより重複す
る説明を省略する。
【0028】(実施の形態1)図1は本発明の実施の形
態1に係り、半導体パッケージの周囲にコの字形スリッ
トを形成したプリント配線基板を示す図である。図1に
おいて、半導体パッケージを打ち抜いて製造する半導体
パッケージ用プリント配線基板1は、ガラエポを基材と
する短冊状のものであり、半導体パッケージ2となる部
分を挟むようにして座標軸のX軸方向に第1の一対のコ
の字形スリット3を形成し、座標軸のY方向にて半導体
パッケージと第1のコの字形スリット3とを挟むように
して第2の一対のコの字形スリット4を形成しており、
これら各対のコの字形スリットにおける座標軸方向の最
短間隔は半導体の幅に比べて小さくなるように配置して
いる。即ち第1の一対のコの字形スリット3ではA<
B、第2の一対のコの字形スリット4ではC<Dとなっ
ている。なお、図中の符号10はプリント配線基板1の
位置決め用治具穴である。
【0029】この構成の半導体パッケージ用プリント配
線基板1から半導体パッケージ2を打ち抜きにて製造す
る場合は、図3(a),(b)に示すように半導体パッ
ケージ用プリント配線基板1の面に形成した半導体パッ
ケージ2とX軸方向左右一対の第1のコの字形スリット
3との間に存在する切断部分7を第1工程にて打ち抜
き、第2工程にて半導体パッケージ2とY軸方向上下一
対の第2のコの字形スリット4との間に存在する切断部
分8を打ち抜くことにより半導体パッケージ2はプリン
ト配線基板1から分離される。この場合、第1の切断部
分7及び第2の切断部分8のそれぞれはその外側が第1
及び第2のコの字形スリット3,4にて開放され、プリ
ント配線基板1から絶縁された自由端となっていること
により、切断部分7,8を打ち抜く際の応力が切断部分
7,8側に逃げることが可能とになり、半導体パッケー
ジ2に加わる応力は微小なものとなる。なお、本実施の
形態1ではX軸方向の1対の切断部分7、及びY軸方向
の1対の切断部分8のそれぞれを1工程づつの計2工程
にて打ち抜く例について説明したが、2工程に限らず4
箇所の各切断部分1工程づつの4工程にて打ち抜いても
よい。
【0030】次にこの半導体パッケージ2の製造方法に
ついて説明する。本発明の半導体パッケージ2の製造方
法としては、プリント配線基板1から半導体パッケージ
2を打ち抜くためにコイニング的切断方法を用いる。切
断するプリント配線基板1には予め前述の第1及び第2
のコの字形スリット3,4が形成されており、打ち抜き
工程は前述の通り第1の工程にて対向する切断部分7の
1対を同時に切断し、第2の工程にて対向する切断部分
8の1対を同時に切断するものであるが、それぞれの工
程手順は同一であるので第1工程のみについて説明し、
第2工程の説明は省略する。
【0031】コイニング的切断方法は、プレス装置に金
型を取りつけて打ち抜くものであり、金型は図4に示す
ように下型11と上型21とから成り、下型11に立て
られたポスト12が、上型21に固定されたブッシュ2
2に対して摺動可能に精嵌合することにより上下型1
1,21の組み合わせ精度が確保されている。
【0032】また、上下型11,21のそれぞれには下
型ストッパ13及び上型ストッパー23が取りつけられ
ていて、この両者間が当接することにより上下型11,
21の閉止間隔が制限されるようになっている。さらに
下型11にはダイ15とパイロットピン14及びパッケ
ージ受け台16が固定され、上型21にはポンチ25が
固定され、エジェクターピン24とストリッパー26が
上下方向に摺動可能に保持され、エジェクターピン24
とストリッパー26のそれぞれはスプリング28,27
にて下方に押圧されている。
【0033】この構成の金型を用いて半導体パッケージ
2を製造するに際しては、先ずモールド施工及びはんだ
ボール形成済みのプリント配線基板1を下型11のダイ
15上に載置し、プリント配線基板1の治具穴10にパ
イロットピン14を係合させることにより所定の位置に
位置決めをする。
【0034】引き続いて上型21を下降させて閉じるこ
とにより図5に示すようにプリント配線基板1は下型1
1のダイ15とストリッパー26との間に挟まれて遊ば
ないように固定される。さらに上下型11,21間がシ
ャットハイトまで閉じることによりプリント配線基板1
は上型21のポンチ25と下型11のダイ15との間に
挟まれ切断される。
【0035】この場合、図6に示すようにポンチ25の
切刃は鋭角的な形状でありシャットハイトにおけるポン
チ25とダイ15との間隔はゼロとする。これにより図
3(a)に示す切断部分7が切断され,図6に示すよう
にその切断カス9がダイ15の外側に滑り落ち、一方、
切断された半導体パッケージ2はそのまま持ち上がらな
いようにエジェクターピン24にてパッケージ受け台1
6の面に押さえ付けられたままになっており、ポンチ2
5は半導体パッケージ2の切断面を擦りつつ上昇し半導
体パッケージ2から離れ、エジェクターピン24も上昇
して半導体パッケージ2の拘束が解除される。これによ
り半導体パッケージ2は下型11から取り出すことが可
能となり一連の切断工程が完了する。
【0036】以上のように材料を鋭利な刃物にて切断す
るコイニング的切断法は剪断と異なり、ポンチ25とダ
イ15との加工点を同一線上に配置することができる上
に、切刃のテーパー角度を半導体パッケージ2の外側方
向に任意に設定することができるので、プリント配線基
板1の切断部がはんだボールや樹脂封止部に対して非常
に接近した位置にあっても、ポンチ25及びダイ15に
充分な強度をもたせた設計をすることが可能になる。
【0037】しかし、コイニング的切断法においては、
ポンチ25またはダイ15の切刃が切り込みから切断完
了までの間にプリント配線基板1の切断部近傍に局所的
な伸びによる応力が発生する。これにより一般的なデザ
インのプリント配線基板1ではこの伸びによる応力が半
導体パッケージ2に影響し、最悪の場合は打ち抜きの際
に半導体パッケージ2に割れが生じる恐れがあった。
【0038】しかるに、本実施の形態では図6に示すよ
うに、ポンチ25の切刃部テーパーを半導体パッケージ
2の外側につけており、しかも図1に示すプリント配線
基板1のコの字形スリット3,4により半導体パッケー
ジ2の切断部分が外側に開放されていることにより、切
断による局所的な伸び等による無理な力はコの字形スリ
ット3,4側に逃げることが可能となり、半導体パッケ
ージ2側には不要な応力が及ばなくなる故、本実施の形
態においてコイニング的切断法を用いることが可能とな
る。
【0039】また、前述においては、ポンチ25側の切
刃にテーパーをつけたが、図7に示すようにポンチ42
側にはテーパをつけずにダイ41側にテーパーをつけて
もよく、図8に示すようにポンチ52とダイ51の両方
にテーパーをつけてもよい。また図9に示すように、ス
トリッパー61に鋭利な切刃をつけてもよい。この場合
はストリッパー61を押圧しているスプリング62が切
断荷重より大きいことが必要である。この方式はスプリ
ング62の弾性力を介して切断するものであるため、大
きな切断力を要する厚物の切断には適さないが、ダイ1
5とストリッパー61との高さ方向の精度をラフに設定
できるメリットがある。
【0040】また、前述においては、ポンチ25,4
2,52とダイ15,41,51それぞれが上型21又
は下型11に固定されたものであったが、図10に示す
ように、ダイ71を下方から押し上げる方向にスプリン
グ72を弾設する構成にしてもよい。この場合は、スプ
リング72によりダイ71を押し上げる荷重がプリント
配線基板1の切断荷重より大きいことが必要である。
【0041】図10の構成にて半導体パッケージ2を切
断する場合は、先ず、モールド施工及びはんだボール形
成済みのプリント配線基板1を開かれた金型のダイ71
上に載置するとともに、プリント配線基板1の治具穴1
0にパイロットピン14を係合して位置決めする。次
に、上型21を下降させ、プリント配線基板1をダイ7
1とストリッパー26との間にて挟んで動かないように
固定する。この状態で上型21をさらに下降させ上型2
1のポンチ73とダイ71との間にて切断する。この
時、金型が完全に閉じた(シャットハイト)状態では、
図11及び図12に示すように、上型21のポンチ73
が下型11のスプリング72の弾性力に抗して切り込ん
だ状態になる。この場合の切り込み量は0.1〜0.5
mm程度が好適である。この設定により、切刃の微小磨耗
にて生じる切断バリを半導体パッケージ2とポンチ73
のカット面に段差を与えて剪断することができ、切断バ
リのない良好な切断面を得ることができる。これにより
ポンチ73の寿命が向上する。
【0042】なお、半導体パッケージ2には、僅かに残
ったバリを切断するための荷重がパッケージ受け台16
を介してかかることになるが、この荷重は問題ない程度
のものと考えられる。半導体パッケージ2を切断した際
に生じた切断カス9は図12(a),(b)に示すよう
にダイ71の外側に滑り落ち、半導体パッケージ2はエ
ジェクターピン24にてパッケージ受け台16側に押し
つけられたまま上型21が上昇して半導体パッケージ2
から離れ、エジェクターピン24も上昇して拘束が解除
される。これにより半導体パッケージ2は下型11から
取り出すことが可能となり、一連の切断工程が完了す
る。
【0043】なお、図12に示すポンチ73だけを鋭利
な切刃にすることに替えて、図13に示すようにダイ8
1とポンチ83の両方を鋭利な切刃にしてもよい。但し
この場合は、ポンチ83が下方に切り込むことをを円滑
にするために、ダイ81の位置をポンチ83の位置より
も半導体パッケージ2側に僅かに寄せる必要がある。そ
の寄せる量は0.02mm程度が好適である。
【0044】また、本実施の形態ではプリント配線基板
1のはんだボールの取りつけ面を下側にした場合の説明
をしたが、これに限らずはんだボールの取りつけ面を上
側にしてもよい。
【0045】以上説明したように、本実施の形態の半導
体パッケージ2の製造方法においては、プリント配線基
板1に対して予め第1及び第2のコの字形スリット3、
4を設けたことにより、半導体パッケージ2をプリント
配線基板1から打ち抜く際の切断応力がコの字形スリッ
ト3、4側に逃げて、半導体パッケージ2側には殆ど影
響しなくなる。従って、切断応力のダメージを受けない
半導体パッケージ2を得ることが可能となる。
【0046】(実施の形態2)図2は本発明の実施の形
態2に係り、半導体パッケージの周囲にコの字形スリッ
トを形成したプリント配線基板を示す図である。
【0047】本実施の形態2においては、前記実施の形
態におけるプリント配線基板1に形成した座標軸のX軸
方向のコの字形スリット3及びY軸方向のコの字形スリ
ット4の座標軸を90度回転してY軸方向とX軸方向に
変えたことを異にするものであり、プリント配線基板1
に係るその他の構成及び半導体パッケージ2の製造方法
は前記実施の形態1と同様であるのでその説明を省略す
る。
【0048】
【発明の効果】請求項1,3,5の効果は、プリント配
線基板に対して予めX軸方向に第1のコの字形スリット
及びY軸方向に第2のコの字形スリットを設けることに
より、半導体パッケージの外形とX軸及びY軸方向にお
けるコの字形スリットそれぞれとの間の打ち抜き部分の
外側がスリットにて開放され、半導体パッケージを打ち
抜く際に切断部に発生する応力をスリット側に逃がすこ
とが可能となり、半導体パッケージに打ち抜き時の歪み
が生じないとともに半導体パッケージの形成が容易にな
る。従って、切断応力のダメージを受けない半導体パッ
ケージを得ることが可能となる。
【0049】請求項2,4,6の効果は、プリント配線
基板に対して予めY軸方向に第1のコの字形スリット及
びX軸方向に第2のコの字形スリットを設けることによ
り、半導体パッケージの外形とX及びY方向におけるコ
の字形スリットそれぞれとの間の打ち抜き部分の外側が
スリットにて開放され、半導体パッケージを打ち抜く際
に切断部に発生する応力をスリット側に逃がすことが可
能となり、半導体パッケージに打ち抜き時の歪みが生じ
ないとともに半導体パッケージの形成が容易になる。従
って、切断応力のダメージを受けない半導体パッケージ
2を得ることが可能となる。
【0050】また、請求項1〜6において、プリント配
線基板を用いたBGAパッケージにおいて、封止樹脂部
とはんだボール部とが基板切断部に極めて近接したデザ
インであっても、金型による単体化が可能となり、単体
化にコイニング的切断を適用することができることによ
り、従来のプリント配線基板を用いた半導体パッケージ
より基板切断部付近のダメージを小さくすることが可能
となる。
【0051】さらに、プッシュバック製法と異なり、全
てのプリント配線基板に適用可能な技術であり、部品レ
ベルでの適用と製造工程途中での適用の両方が可能であ
り、またプッシュバック製法で問題とされるプリント配
線基板の歪みもない。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体パッケージ
の周囲にコの字形スリットを形成したプリント配線基板
を示す図
【図2】本発明の実施の形態2に係る半導体パッケージ
の周囲にコの字形スリットを形成したプリント配線基板
を示す図
【図3】半導体パッケージの打ち抜き工程を示す図
【図4】半導体パッケージの打ち抜き型の断面図
【図5】打ち抜き型の作動を示す断面図
【図6】打ち抜き型による切断状態を示す図
【図7】打ち抜き型による切断状態を示す図
【図8】打ち抜き型による切断状態を示す図
【図9】打ち抜き型の他の例を示す断面図
【図10】打ち抜き型の他の例を示す断面図
【図11】打ち抜き型の作動を示す断面図
【図12】打ち抜き型による切断状態を示す図
【図13】打ち抜き型による切断状態を示す図
【図14】従来の半導体パッケージの構成を示す図
【図15】従来のプリント配線基板の平面図
【図16】従来のプリント配線基板の平面図
【図17】従来の半導体パッケージの打ち抜きを示す図
【図18】従来の半導体パッケージの打ち抜き型の構成
及び作動を示す図
【図19】従来の半導体パッケージの打ち抜き型の構成
及び作動を示す図
【符号の説明】
1……プリント配線基板 2……半導体パッ
ケージ 3,5…第1のコの字形スリット 4,6…第2のコ
の字形スリット 7……第1工程の切断部分 8……第2工程の
切断部分 9……切断カス 10……治具穴 11……下型 21……上型 24……エジェクターピン 25……ポンチ 26……ストリッパー

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体パッケージを打ち抜いてプリント
    配線基板を製造する際に、座標軸のX軸方向にて半導体
    パッケージを挟むように形成した第1の一対のコの字形
    スリットと、座標軸のY軸方向にて半導体パッケージと
    第1のコの字形スリットとを挟むように形成した第2の
    一対のコの字形スリットとを有するとともに、前記各対
    のコの字形スリットにおける座標軸方向の最短間隔を半
    導体の幅に比べて小さくなるように配置されたことを特
    徴とする半導体パッケージ用プリント配線基板。
  2. 【請求項2】 前記第1のコの字形スリットを座標軸の
    Y軸方向に、前記第2のコの字形スリットを座標軸のX
    軸方向に形成するとともに、前記各対のコの字形スリッ
    トにおける座標軸方向の最短間隔を半導体の幅に比べて
    小さくなるように配置されたことを特徴とする請求項1
    記載の半導体パッケージ用プリント配線基板。
  3. 【請求項3】 半導体パッケージ用プリント配線基板か
    ら打ち抜いてプリント配線基板を製造する際に、座標軸
    のX軸方向にて半導体パッケージを挟むように形成した
    第1の一対のコの字形スリットと、座標軸のY軸方向に
    て半導体パッケージと第1のコの字形スリットとを挟む
    ように形成した第2の一対のコの字形スリットとを有す
    るとともに、前記各対のコの字形スリットにおける座標
    軸方向の最短間隔を半導体の幅に比べて小さくなるよう
    に配置された半導体パッケージ用プリント配線基板から
    打ち抜かれたことを特徴とする半導体パッケージ。
  4. 【請求項4】 前記第1のコの字形スリットを座標軸の
    Y軸方向に、前記第2のコの字形スリットを座標軸のX
    軸方向に形成するとともに、前記各対のコの字形スリッ
    トにおける座標軸方向の最短間隔を半導体の幅に比べて
    小さくなるように配置された半導体パッケージ用プリン
    ト配線基板から打ち抜かれたことを特徴とする請求項3
    記載の半導体パッケージ。
  5. 【請求項5】 半導体パッケージ用プリント配線基板を
    打ち抜いて製造する半導体パッケージの製造方法におい
    て、座標軸のX軸方向にて半導体パッケージを挟むよう
    に形成した第1の一対のコの字形スリットと、座標軸の
    Y軸方向にて半導体パッケージと第1のコの字形スリッ
    トとを挟むように形成した第2の一対のコの字形スリッ
    トとを有するとともに、前記各対のコの字形スリットに
    おける座標軸方向の最短間隔を半導体の幅に比べて小さ
    くなるように配置された半導体パッケージ用プリント配
    線基板の、X軸方向の第1のコの字形スリットと半導体
    パッケージとの間を打ち抜く第1の工程と、Y軸方向の
    第2のコの字形スリットと半導体パッケージとの間を打
    ち抜く第2の工程との2工程にて半導体パッケージを打
    ち抜くことを特徴とする半導体パッケージの製造方法。
  6. 【請求項6】 前記第1のコの字形スリットを座標軸の
    Y軸方向に、前記第2のコの字形スリットを座標軸のX
    軸方向に形成するとともに、前記各対のコの字形スリッ
    トにおける座標軸方向の最短間隔を半導体の幅に比べて
    小さくなるように配置された半導体パッケージ用プリン
    ト配線基板の、Y軸方向の第1のコの字形スリットと半
    導体パッケージとの間を打ち抜く第1の工程と、X軸方
    向の第2のコの字形スリットと半導体パッケージとの間
    を打ち抜く第2の工程との2工程にて半導体パッケージ
    を打ち抜くことを特徴とする請求項5記載の半導体パッ
    ケージの製造方法。
  7. 【請求項7】 プレス装置に取り付けた前記半導体パッ
    ケージ用プリント配線基板の打ち抜き用金型における下
    型に備えたダイ及び上型に備えたポンチの少なくとも一
    方に対して、パッケージ側の切刃面を垂直にかつ外側の
    切刃面に逃げ角度を有する鋭利な切刃を形成して切断歪
    みをパッケージの外側に逃がすことを特徴とする請求項
    6記載の半導体パッケージの製造方法。
JP11033141A 1999-02-10 1999-02-10 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法 Withdrawn JP2000232185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11033141A JP2000232185A (ja) 1999-02-10 1999-02-10 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11033141A JP2000232185A (ja) 1999-02-10 1999-02-10 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2000232185A true JP2000232185A (ja) 2000-08-22

Family

ID=12378325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11033141A Withdrawn JP2000232185A (ja) 1999-02-10 1999-02-10 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2000232185A (ja)

Similar Documents

Publication Publication Date Title
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
WO1999035683A1 (en) Semiconductor device, manufacture thereof, and electronic device
US20170294367A1 (en) Flat No-Leads Package With Improved Contact Pins
KR20030082896A (ko) 금속판 및 그 성형 방법
JP4903205B2 (ja) フリップチップ・パッケージングされた半導体デバイス及び半導体ダイをパッケージングする方法
US6617200B2 (en) System and method for fabricating a semiconductor device
JP2008113021A (ja) 半導体装置の製造方法
JP2000232185A (ja) 半導体パッケージ用プリント配線基板、半導体パッケージ及び半導体パッケージの製造方法
US6512287B1 (en) Board frame, method for fabricating thereof and method for fabricating semiconductor apparatus
JP4462086B2 (ja) 接着剤付き金属板製造用のプレス用金型およびこれを用いた接着剤付き金属板の製造方法
JP4042400B2 (ja) 打抜金型
JP3028173B2 (ja) リードフレームおよびその製造方法
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형
JP2001110854A (ja) フィルムキャリアテープ製造用パンチング金型及び該金型を用いたフィルムキャリアテープの製造方法
JP2000277650A (ja) Bga型半導体装置製造方法
KR100450087B1 (ko) 전력용트랜지스터의리드프레임제작방법
JPH0828449B2 (ja) リードフレームの製造方法
JPH1187386A (ja) 半導体装置及びその製造方法及び基板フレーム
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JP2002190552A (ja) 半導体装置の製造方法
JP2000260921A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2019075430A (ja) リードフレームの製造方法及びリードフレーム
JPH01119045A (ja) リードフレーム
KR19990066375A (ko) 반도체 볼 그리드 어레이 패키지 구조 및 그 제조방법
JPH05315531A (ja) リードフレーム及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509