KR20030079401A - 셀로우 트렌치 소자분리막의 제조 방법 - Google Patents
셀로우 트렌치 소자분리막의 제조 방법 Download PDFInfo
- Publication number
- KR20030079401A KR20030079401A KR1020020018402A KR20020018402A KR20030079401A KR 20030079401 A KR20030079401 A KR 20030079401A KR 1020020018402 A KR1020020018402 A KR 1020020018402A KR 20020018402 A KR20020018402 A KR 20020018402A KR 20030079401 A KR20030079401 A KR 20030079401A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- hard mask
- layer
- insulating layer
- trench
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000000059 patterning Methods 0.000 claims abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 셀로우 트렌치 소자분리막의 제조 방법에 관한 것으로, 특히 반도체 기판 상부에 패드 산화막과 하드 마스크막을 순차적으로 적층하며, 그 위에 소자 분리 영역을 정의하는 감광막 패턴을 형성하고 이를 사용하여 하드 마스크막을 패터닝하고 감광막 패턴을 제거하고, 결과물 전면에 제 1절연막을 증착하고 이를 식각해서 하드 마스크막 측벽에 스페이서를 형성하고, 결과물 전면에 제 2절연막을 증착하고 하드 마스크막 표면이 드러나도록 화학적기계적 연마하고, 하드 마스크막을 식각하며 그 하부의 반도체 기판을 트렌치로 식각하고, 트렌치가 형성된 결과물에 갭필 절연막을 형성하고 그 표면을 화학적기계적 연마한 후에 제 2절연막을 제거한다. 따라서, 본 발명은 셀로우 트렌치 소자분리막 제조 공정시 트렌치에 매립된 갭필 절연막의 측벽에 스페이서를 추가 형성함으로써 소자 분리막 모서리 부근의 과도 식각을 막아 소자의 구동시 전기장이 소자분리막의 모서리 부근으로 집중되어 누설이 발생되거나 이후 형성되는 게이트 산화막이 파괴되는 킨크 효과의 발생을 미연에 방지할 수 있다.
Description
본 발명은 반도체 제조 방법에 관한 것으로서, 특히 반도체 소자에서 소자간 분리를 위한 셀로우 트렌치(STI: Shallow Trench Isolation) 소자분리막의 제조 방법에 관한 것이다.
현재 반도체장치의 제조기술의 발달과 그 응용분야가 확장되어 감에 따라 반도세 소자의 집적도 증가에 대한 연구 및 개발이 급속도로 발전되고 있다. 이러한 반도체 소자의 집적도 증가에 따라 미세 공정기술을 기본으로 한 반도체 소자의 미세화에 대한 연구가 진행되어 오고 있다. 반도체 소자의 미세화 기술에 있어서,소자를 집적화하기 위하여 소자 사이를 분리하는 소자분리막의 축소 기술이 중요한 항목중의 하나로 대두되었다.
종래의 소자분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 있었는데, 이 기술은 소자분리막의 측면확산를 원하지 않는 부분에 산화막이 형성되는 것에 의해 소자분리막의 폭을 감소시키는데 한계가 있었다. 그래서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 반도체 소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.
이에 등장한 트렌치 구조의 소자분리 기술은 반도체기판에 식각 공정으로 셀로우 트렌치를 형성하고 셀로우 트렌치에 절연물질을 매립함으로써 LOCOS에 비해 소자분리영역의 축소가 가능해졌다.
하지만, 고집적 반도체 소자에서는 소자의 선폭(Critical Dimension)이 축소되고 있는 추세이므로 이러한 셀로우 트렌치 소자분리막의 경우에도 선폭 축소로 도 1과 같은 결함(A)이 발생하게 된다. 즉, 셀로우 트렌치 소자분리막(12)의 모서리 부근이 과도 식각될 경우 소자의 구동시 전기장이 과도 식각된 모서리 부근으로 집중되어 누설이 발생되거나 게이트 산화막(14)이 파괴되는 킨크 효과(Kink Effect)가 발생하게 되어 반도체 소자의 수율 및 신뢰성을 저하시키는 원인으로 작용한다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 셀로우 트렌치 소자분리막의 모서리를 보호하는 스페이서를 추가함으로써 모서리 누설 효과 또는 킨크 효과를 미연에 방지할 수 있는 셀로우 트렌치 소자분리막의 제조 방법을 제공하는데 있다.
이러한 목적을 달성하기 위하여 본 발명은 반도체 소자 분리를 위한 셀로우 트렌치 소자분리막을 제조하는 방법에 있어서, 반도체 기판 상부에 패드 산화막과 하드 마스크막을 순차적으로 적층하는 단계와, 하드 마스크막 상부에 소자 분리 영역을 정의하는 감광막 패턴을 형성하고 이를 사용하여 하드 마스크막을 패터닝하고 감광막 패턴을 제거하는 단계와, 결과물 전면에 제 1절연막을 증착하고 이를 식각해서 하드 마스크막 측벽에 스페이서를 형성하는 단계와, 결과물 전면에 제 2절연막을 증착하고 하드 마스크막 표면이 드러나도록 화학적기계적 연마하는 단계와, 하드 마스크막을 식각하며 그 하부의 반도체 기판을 트렌치로 식각하는 단계와, 트렌치가 형성된 결과물에 갭필 절연막을 형성하고 그 표면을 화학적기계적 연마하는 단계와, 제 2절연막을 제거하는 단계를 포함한다.
도 1은 종래 기술에 의한 셀로우 트렌치 소자분리막의 결함을 나타낸 도면,
도 2a 내지 도 2k는 본 발명에 따른 셀로우 트렌치 소자분리막의 제조 방법을 설명하기 위한 공정 순서도,
도 3은 본 발명에 따라 제조된 셀로우 트렌치 소자분리막의 양호한 상태를 나타낸 도면.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2a 내지 도 2k는 본 발명에 따른 셀로우 트렌치 소자분리막의 제조 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 제조 공정은 다음과 같다.
우선 도 2a에 도시된 바와 같이, 반도체 기판으로서 실리콘 기판(100)을 열산화하여 패드 산화막(102)을 성장시키고 그 위에 하드 마스크막(104) 및 반사 방지막(106)을 순차적으로 적층한다. 이때, 하드 마스크막(104)은 폴리실리콘을 사용한다. 그리고 반사 방지막(106) 상부에 감광막을 도포하고 반도체 소자 분리용 마스크를 이용하여 감광막을 노광 및 현상하여 소자 분리 영역을 정의하는 감광막 패턴(108)을 형성한다.
그 다음 도 2b에 도시된 바와 같이, 감광막 패턴(108)를 사용한 식각 공정으로 상기 적층된 반사 방지막(106)과 하드 마스크막(104)을 패터닝(106', 104')한다. 도 2c에 도시된 바와 같이, 감광막 패턴(108)과 패터닝된 반사 방지막(106')을 제거한다.
이어서 도 2d에 도시된 바와 같이, 상기 결과물 전면에 제 1절연막(110)으로서 실리콘산화막을 증착하고 이를 건식 또는 전면 식각(etch back)해서 도 2e에 도시된 바와 같이, 하드 마스크막(104') 측벽에 스페이서(110)를 형성한다.
계속해서 도 2f에 도시된 바와 같이, 상기 스페이서(110)가 형성된 결과물 전면에 제 2절연막(112)으로서 실리콘질화막을 증착하고 도 2g에 도시된 바와 같이, 하드 마스크막(104') 표면이 드러나도록 화학적기계적연마(Chemical Mechanical Polishing) 공정을 진행한다. 도면 부호 112'는 연마된 제 2절연막을 나타낸 것이다.
그리고 도 2h에 도시된 바와 같이, 하드 마스크막(104')을 식각으로 제거하면서 그 하부의 실리콘 기판(100)을 트렌치(113)로 식각한다. 트렌치 식각 후에,그 표면을 보호하기 위하여 트렌치(113) 내측 및 제 2절연막(112') 표면에 라이너막(Liner layer)으로서 실리콘산화막 또는 실리콘질화막을 형성한다.
그 다음 도 2i에 도시된 바와 같이, 상기 결과물에 트렌치(113)를 매립하도록 갭필 절연막(116)으로서 실리콘산화막 또는 TEOS(tetraetylorthosilicate)를 형성하고 도 2j에 도시된 바와 같이, 갭필 절연막(116)의 표면을 제 2절연막(112')이 드러날 때 까지 화학적기계적연마로 식각한다. 이때, 도면 부호 116'은 화학적기계적연마 공정에 의해 식각된 갭필 절연막을 나타낸 것이다.
그리고나서 도 2k에 도시된 바와 같이, 제 2절연막(112')을 제거하여 본 발명에 따른 셀로우 트렌치 소자분리막을 완성한다.
도 3은 본 발명에 따라 제조된 셀로우 트렌치 소자분리막의 양호한 상태를 나타낸 도면이다. 도 3을 참조하면, 본 발명에 따른 셀로우 트렌치 소자분리막은 트렌치에 매립된 갭필 절연막(116')의 측벽에 스페이서(110')가 형성되어 있으므로 도면 부호 B와 같이 소자 분리막의 모서리 부근이 과도 식각되지 않기 때문에 소자의 구동시 전기장이 소자분리막의 모서리 부근으로 집중되어 누설이 발생되거나 이후 형성되는 게이트 산화막이 파괴되는 킨크 효과의 발생을 미연에 방지한다.
이상 설명한 바와 같이, 본 발명에 따라 제조된 셀로우 트렌치 소자분리막은 트렌치에 매립된 갭필 절연막의 측벽에 스페이서를 추가 형성되어 있으므로 소자 분리막 모서리 부근의 과도 식각을 막는다. 이로 인해, 본 발명은 소자의 구동시 전기장이 소자분리막의 모서리 부근으로 집중되어 누설이 발생되거나 이후 형성되는 게이트 산화막이 파괴되는 킨크 효과의 발생을 미연에 방지할 수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 이점이 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (8)
- 반도체 소자 분리를 위한 셀로우 트렌치 소자분리막을 제조하는 방법에 있어서,상기 반도체 기판 상부에 패드 산화막과 하드 마스크막을 순차적으로 적층하는 단계;상기 하드 마스크막 상부에 소자 분리 영역을 정의하는 감광막 패턴을 형성하고 이를 사용하여 상기 하드 마스크막을 패터닝하고 상기 감광막 패턴을 제거하는 단계;상기 결과물 전면에 제 1절연막을 증착하고 이를 식각해서 상기 하드 마스크막 측벽에 스페이서를 형성하는 단계;상기 결과물 전면에 제 2절연막을 증착하고 상기 하드 마스크막 표면이 드러나도록 화학적기계적 연마하는 단계;상기 하드 마스크막을 식각하며 그 하부의 반도체 기판을 트렌치로 식각하는 단계;상기 트렌치가 형성된 결과물에 갭필 절연막을 형성하고 그 표면을 화학적기계적 연마하는 단계; 및상기 제 2절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 1항에 있어서, 상기 하드 마스크막은 폴리실리콘인 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 1항에 있어서, 상기 하드 마스크막 상부에 반사 방지막을 추가 형성하고, 이를 하드 마스크막과 함께 패터닝한 후에 반사 방지막만을 제거하는 단계를 더 포함하는 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 1항에 있어서, 상기 제 1절연막은 실리콘산화막인 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 1항에 있어서, 상기 제 2절연막은 실리콘질화막인 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 1항에 있어서, 상기 트렌치로 식각한 후에, 트렌치 내측 및 상기 제 2절연막 표면에 라이너막을 추가하는 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 6항에 있어서, 상기 라이너막은 실리콘산화막 또는 실리콘질화막인 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
- 제 1항에 있어서, 상기 갭필막은 실리콘산화막 또는 TEOS인 것을 특징으로 하는 셀로우 트렌치 소자분리막의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0018402A KR100466024B1 (ko) | 2002-04-04 | 2002-04-04 | 셀로우 트렌치 소자분리막의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0018402A KR100466024B1 (ko) | 2002-04-04 | 2002-04-04 | 셀로우 트렌치 소자분리막의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030079401A true KR20030079401A (ko) | 2003-10-10 |
KR100466024B1 KR100466024B1 (ko) | 2005-01-13 |
Family
ID=32464322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0018402A KR100466024B1 (ko) | 2002-04-04 | 2002-04-04 | 셀로우 트렌치 소자분리막의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100466024B1 (ko) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6030467A (en) * | 1993-08-31 | 2000-02-29 | E. I. Du Pont De Nemours And Company | Surfactant-aided removal of organics |
JPH1126569A (ja) * | 1997-07-04 | 1999-01-29 | Sony Corp | 半導体装置の製造方法 |
KR100464388B1 (ko) * | 1997-07-15 | 2005-02-28 | 삼성전자주식회사 | 반도체장치의트렌치소자분리형성방법 |
KR100252897B1 (ko) * | 1998-01-10 | 2000-04-15 | 김영환 | 반도체 소자의 소자 격리층 형성 방법 |
US6303467B1 (en) * | 2000-07-28 | 2001-10-16 | United Microelectronics Corp. | Method for manufacturing trench isolation |
-
2002
- 2002-04-04 KR KR10-2002-0018402A patent/KR100466024B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100466024B1 (ko) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5989977A (en) | Shallow trench isolation process | |
EP1487011B1 (en) | Integrated circuits having adjacent regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
US6670689B2 (en) | Semiconductor device having shallow trench isolation structure | |
KR100407567B1 (ko) | 덴트 없는 트렌치 격리 형성 방법 | |
US6268264B1 (en) | Method of forming shallow trench isolation | |
US6355539B1 (en) | Method for forming shallow trench isolation | |
US6391739B1 (en) | Process of eliminating a shallow trench isolation divot | |
KR20020096379A (ko) | 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법 | |
KR100466024B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 | |
US20010012675A1 (en) | Shallow trench isolation process | |
KR19990015602A (ko) | 질화막 스페이서를 이용한 트랜치 소자분리방법 | |
KR20090068801A (ko) | 반도체 소자 및 이의 제조방법 | |
KR100505596B1 (ko) | 반도체 장치의 제조공정에 있어서 콘택 형성방법 | |
KR20040058798A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100361765B1 (ko) | 반도체소자의 제조방법 | |
KR20040002241A (ko) | 반도체소자의 소자분리막 형성방법 | |
KR20000045374A (ko) | 반도체소자의 제조방법 | |
KR100700283B1 (ko) | 반도체소자의 소자분리용 트랜치 형성방법 | |
KR100485518B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 | |
KR100826779B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20030001965A (ko) | 반도체 소자의 제조 방법 | |
KR20020003031A (ko) | 반도체소자의 소자분리막 형성 방법 | |
JPH09306984A (ja) | 半導体装置の製造方法 | |
KR20030027393A (ko) | 반도체 장치의 제조 방법 | |
KR20010004192A (ko) | 트렌치 격리 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |