KR20030078724A - 액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치 - Google Patents

액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치 Download PDF

Info

Publication number
KR20030078724A
KR20030078724A KR10-2003-0019308A KR20030019308A KR20030078724A KR 20030078724 A KR20030078724 A KR 20030078724A KR 20030019308 A KR20030019308 A KR 20030019308A KR 20030078724 A KR20030078724 A KR 20030078724A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
thick film
film adhesive
active matrix
Prior art date
Application number
KR10-2003-0019308A
Other languages
English (en)
Other versions
KR100542534B1 (ko
Inventor
오노즈까유따까
나까지마미쯔오
하라유지로
히오끼쯔요시
아끼야마마사히꼬
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030078724A publication Critical patent/KR20030078724A/ko
Application granted granted Critical
Publication of KR100542534B1 publication Critical patent/KR100542534B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

액티브 매트릭스 기판은 기판, 유기 수지로 만들어지며, 기판상에 제공되고, 그 측면의 적어도 일부에서 기판의 주면에 대해 90도보다 작은 제1 접촉각을 가지는 경사 영역을 포함하는 후막 접착 패드, 후막 접착 패드 상에 제공되는 박막 액티브 소자, 및 박막 액티브 소자에 접속되고 경사 영역을 통해 기판상에 연장되는 박막 상호접속 라인 - 후막 접착 패드의 막 두께는 박막 상호접속 라인두께의 4배 이상임 -을 포함한다.

Description

액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치{ACTIVE MATRIX SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND DISPLAY DEVICE}
본 발명은 액티브 매트릭스 기판, 그 제조 방법 및 액티브 매트릭스 기판을 이용하는 액정 디스플레이 또는 EL(electroluminescence) 디스플레이와 같은 표시 장치에 관한 것이다.
액정 표시 장치는 저전력을 소비하면서도 매우 섬세한 화상을 제공하는 장점을 가지고 있고, 따라서 노트북 퍼스널 컴퓨터, 박형 모델 텔레비전 셋트 등에 널리 이용되고 있다.
현재 이용되는 대부분의 액정 표시 장치는 유리 기판 상에 형성되어 깨지기가 쉬운 경향이 있다. 그러므로, 이러한 측면에서 이들은 개선될 필요가 있다. 동시에, 무게의 측면에서도 더 가벼운 표시 장치가 요구된다.
뿐만 아니라, 종이와 같이 자유롭게 굴곡되거나 접혀질 수 있는 유연한 액정 표시 장치에 대한 강한 요구가 있어왔다. 이러한 요구를 만족시키기 위해, 플라스틱으로 만들어지는 것과 같은 충격에 대한 저항력이 우수한 가볍고 유연한 기판을 이용한 액정 표시 장치가 제안되어 있다.
이들 표시 장치들은 상당히 아름다운 동화상을 표시할 수 있는 것이 바람직하다. 이를 위해서는, 박막 트랜지스터와 같은 박막 액티브 소자들이 집적된 액티브 매트릭스 기판을 이용하는 것이 필요하다. 즉, 박막 액티브 소자 어레이가 플라스틱 기판 상에 형성되는 액티브 매트릭스 기판을 실현하는 것이 필요하다.
현재 널리 이용되는 비정질 실리콘 또는 폴리실리콘을 이용하여 박막 트랜지스터를 형성하려면, 약 350℃ 내지 600℃의 범위에서의 고온 처리가 필수적이고, 따라서 약 200℃까지의 온도에 견딜 수 있는 플라스틱 기판 상에 박막 트랜지스터를 형성하는 것이 어렵다.
이러한 문제를 해결하기 위해, 이하의 기술이 제안되었다. 이 기술에서, 박막 트랜지스터들이 유리 기판과 같이 내고열성 기판 상에 형성된 후에, 플라스틱기판 상으로 전사되어, 플라스틱 기판 상에 박막 트랜지스터 어레이를 형성한다.
이러한 방법에 있어서, 박막 트랜지스터는 종래 고온 프로세스에 의해 형성될 수 있으므로, 종래와 동일한 양호한 특성을 가지는 박막 트랜지스터가 플라스틱 기판 상에 배열될 수 있다. 그러나, 이 방법에서는, 전사 프로세서의 비용이 종래 기술과 비교할 때 새롭게 부가되어, 비용 증가 문제를 유발시킨다.
이러한 문제를 해결하기 위해, 이하의 방법이 제안되었다. 박막 트랜지스터가 매우 밀접하게 형성되는 박막 트랜지스터 기판(또는 소자 형성 기판)은 유리와 같은 내고열성 기판 상에 형성되고, 박막 트랜지스터의 일부가 박막 트랜지스터 기판으로부터 복수개의 플라스틱 기판(최종 기판) 상으로 순차적으로 전사됨으로써, 복수개의 트랜지스터 어레이를 형성한다. 이 경우에, 다수의 박막 트랜지스터로부터 전사된 트랜지스터만을 선택하고 선택된 것들을 전사하는 기술이 필요하다.
일본 특허 출원번호 (평)11-14278호(이하에서는, 종래 기술로 지칭됨)에서, 아크릴레이트계 UV 처리 수지 또는 UV 처리 에폭시 수지와 같은 접착성 수지가 인가되는 전사 목적지 기판은 UV 박리(peel) 수지 상에 미리 매우 밀접하게 형성된 박막 트랜지스터로 적층되고, 자외선이 포토 마스크에 의해 선택된 박막 트랜지스터에만 투사되어, 박막 트랜지스터를 선택적으로 전사한다.
종래 기술에서, 접착 수지는 자외선-노출 영역만이 자외선의 투사 결과로 절반 경화된 경우에만 접착력을 가진다. 즉, 일정하게 형성된 접착 수지의 자외선 노출 영역만이 절반 경화된 경우에만 접착력을 가지는 전사 목적지 기판이 제안되었다. 자외선이 투사되지 않은 경화된 영역은 선택적 전사 이후에 제거된다.
또한, 오목부를 그 내부에 가지고 있고 접착 수지가 일정하기 않게 그 오목부에만 인가됨으로써 접착을 일부 영역으로 제한하는 다른 전사 목적지 기판이 제안되었다. 그리고 나서, UV 박리 수지 상에 임시적으로 접합된 박막 트랜지스터가 일부 영역의 접착층을 가지는 기판에 전사된다. UV 박리 수지는 자외선에 노출될 때 박리되는 성질을 가지고 있다.
그러나, 종래 기술은 이하의 문제들을 가지고 있다.
경화될 접착 수지층의 일부를 절반 경화시킴으로써 절반 경화된 부분만이 접착력을 가지게 하는 방법에서, 전사시 접착부 및 미접착부가 동일한 평면내에 위치하고 있으므로, 전사되는 박막 트랜지스터가 접착 수지층의 절반 경화부에 접합될 뿐만 아니라 전사되지 않을 박막 트랜지스터도 접착 수지층의 경화부에 대해 가압된다. 결과적으로, 박막 트랜지스터가 절반 경화된 부분뿐만 아니라 경화된 부분에도 접합되어 많은 오류가 전사시 발생할 가능성이 있다.
또한, 종래 기술에서, 접착 수지층의 경화부가 선택적 전사 후에 제거되는 경우에, 박막 트랜지스터의 상호접속 라인이 형성된다. 접착 수지층의 단부들에 형성된 스텝(step)은 거의 수직이므로, 상호접속 라인 파손율이 소위 스텝(step) 파괴로 인해 증가할 수 있다.
또한, 오목부에 접착제를 인가하는 방법에서, 접착면 주위의 비접착 면은 접착면과 접하여 있다. 전사될 박막 트랜지스터가 접착 수지와 접촉할 때, 전사되지 않을 박막 트랜지스터가 전사 목적지 기판에 대해 가압된다. 뿐만 아니라, 이러한 방법은 다른 문제를 유발시킨다. 접착 수지가 오목부로부터 누수되어 주위 박막트랜지스터에 부착한다. 그 결과, 일부 미선택되는 박막 트랜지스터가 전사될 수도 있다. 이것은 비용을 줄이는 것을 어렵게 한다.
그러므로, 선택적 전사 방법에 의해 플라스틱 기판과 같이 내열성이 낮은 기판 상에 저 비용으로 형성되고 종래와 같은 양호한 성능을 가지는 액티브 매트릭스 기판, 액티브 매트릭스 기판을 제조하는 방법, 및 표시 장치를 실현하는 것이 필요하였다.
본 발명의 제1 양태에 따르면, 주면(main face)을 구비하는 기판; 유기 수지로 만들어지며, 상기 기판의 주면 상에 제공되고, 그 측면의 적어도 일부에서 기판의 주면에 대해 90도보다 작은 제1 접촉각을 가지는 경사 영역을 포함하는 후막 접착 패드(thick-film adhesive pad); 후막 접착 패드 상에 제공되는 박막 액티브 소자; 및 박막 액티브 소자에 접속되고 경사 영역을 통해 기판에 연장되는 박막 상호접속 라인 - 후막 접착 패드의 막 두께는 박막 상호접속 라인두께의 4배 이상임 -을 포함하는 액티브 매트릭스 기판이 제공된다.
본 발명의 제2 양태에 따르면, 기판; 기판 상에 제1 방향과 거의 평행하게 제공되는 복수개의 제1 박막 상호접속 라인; 기판 상에 제공되고, 각각이 복수개의 제1 박막 상호접속 라인의 하나에 접속되는 복수개의 박막 액티브 소자; 복수개의 제1 박막 상호접속 라인 각각과 기판 사이에 제공되는 유기 수지로 만들어지는 복수개의 제1 후막 접착 패드; 및 유기 수지로 만들어지고, 복수개의 박막 액티브 소자 각각과 기판 사이에 제공되며, 제1 후막 접착 패드의 임의의 하나와 통합되어형성되는 복수개의 제2 후막 접착 패드를 포함하는 액티브 매트릭스 기판이 제공된다.
본 발명의 제3 양태에 따르면, 제1 기판 상에 복수개의 박막 액티브 소자를 형성하는 단계; 복수개의 박막 액티브 소자를 제2 기판으로 전사하는 단계; 그 측면의 적어도 일부에서 제3 기판의 주면에 대해 90도보다 작은 접촉각을 가지는 경사 영역을 가지도록, 제3 기판 상에 유기 수지로 만들어지는 복수개의 후막 접착 패드를 형성하는 단계; 복수개의 박막 액티브 소자의 일부가 복수개의 후막 접착 패드의 개별적인 하나에 부착되도록 함으로써, 제2 기판 상의 복수개의 박막 액티브 소자의 일부를 제3 기판 상으로 전사하는 단계; 및 경사 영역을 통해 제3 기판 상의 박막 액티브 소자로부터 제3 기판으로 연장되는 상호접속 라인을 형성하는 단계를 포함하는 액티브 매트릭스 기판 제조 방법이 제공된다.
본 발명의 제4 양태에 따르면, 제1 기판 상에 복수개의 박막 액티브 소자를 형성하는 단계; 복수개의 박막 액티브 소자를 제2 기판 상으로 전사하는 단계; 유기 수지로 만들어지는 복수개의 후막 접착 패드를 제3 기판 상에 형성하는 단계; 제2 기판 상으로 전사된 복수개의 박막 액티브 소자의 일부가 복수개의 후막 접착 패드의 각각의 하나씩과 접촉된 상태에서, 제2 기판과 제3 기판을 상대적으로 반대 방향으로 응력을 가함으로써, 박막 액티브 소자가 전사를 위한 후막 접착 패드에 부착되도록 할 뿐만 아니라 복수개의 후막 접착 패드 각각의 한 측면에서 제3 기판의 주면에 대해 90도보다 작은 제1 접촉각을 가지는 경사 영역을 형성하는 단계; 및 제3 기판 상의 복수개의 박막 액티브 소자로부터 경사 영역을 통해 제3 기판 상으로 연장되는 상호접속 라인을 형성하는 단계를 포함하는 액티브 매트릭스 기판 제조 방법이 제공된다.
도 1은 본 발명의 제1 실시예에 따른 액티브 매트릭스 기판의 일부의 단면도.
도 2는 후막 접착 패드의 측면의 접촉각 θ와 상호접속 라인 파손율간의 관계의 예를 도시한 그래프.
도 3a 내지 도 3e는 제1 실시예에 따른 액티브 매트릭스 기판을 제조하는 방법의 개념을 단계별로 도시한 단면도.
도 4는 마스크 패턴이 다른 하나의 상부 상에 하나가 적층되어 배열되는 제1 실시예의 액티브 매트릭스 기판의 개략적인 투시도.
도 5a 내지 도 5e는 제1 실시예에 따른 액티브 매트릭스 기판을 제조하는 방법을 단계별로 도시한 단면도.
도 6a 및 도 6b는 도 5d 및 도 5f의 변형을 도시한 단면도.
도 7a 내지 도 7d는 후막 접착 패드를 형성하는 방법을 단계별로 도시한 단면도.
도 8은 본 발명의 제2 실시예에 따른 액티브 매트릭스 기판의 투시 평면 구성을 도시한 개략도.
도 9a 내지 도 9c는 제2 실시예에 따른 액티브 매트릭스 기판을 제조하는 방법을 설명하는 것을 돕는 단면도.
도 10a는 본 발명의 제3 실시예에 따른 액티브 매트릭스 기판의 평면 구성을 도시한 개략도.
도 10b는 도 10a의 선 10B-10B에 따른 단면도.
도 11a는 제3 실시예의 변형에 따른 액티브 매트릭스 기판의 평면 구성을 도시한 개략도.
도 11b는 도 11a의 선 11B-11B에 따른 단면도.
도 12는 롤러로 중간 전사 기판으로부터 최종 기판까지 박막 트랜지스터를 전사하는 방법을 설명하는 것을 돕는 개략적인 단면도.
도 13은 본 발명의 제4 실시예에 따른 액티브 매트릭스 기판의 투시 평면 구성을 도시한 개략도.
도 14a 내지 도 14d는 제4 실시예의 박막 트랜지스터의 배열 및 전사 순서를 설명하는 것을 돕는 개념도.
도 15a 및 도 15b는 제4 실시예의 액티브 매트릭스 기판에서 박막 부착 패드 형성의 변형을 도시한 투시도.
도 16은 본 발명의 제5 실시예에 따른 액티브 매트릭스 기판의 평면 구성을 도시한 개념도.
도 17은 비교를 위한 통상의 액티브 매트릭스 기판의 평면 구성을 도시한 개념도.
도 18은 2개의 박막 트랜지스터가 단일 박막 부착 패드 상에 배열되는 액티브 매트릭스 기판을 도시한 평면도.
도 19는 도 16의 구성의 구체적인 실시예인 박막 트랜지스터의 평면도.
도 20은 도 10의 선 20-20에 따른 단면도.
도 21은 제5 실시예에 EL 표시 소자를 적용한 실시예를 도시한 개략적인 평면도.
<도면의 주요 부분에 대한 간단한 설명>
102 : 박막 트랜지스터 소자
105 : 기판
106 : 후막 접착 패드
107 : 상호접속 라인
108 : 패시베이션 막
109 : 화소 전극
110 : 액정 정렬막
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명한다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 액티브 매트릭스 기판의 일부의 단면 구성을 도시한 개략도이다. 이러한 액티브 매트릭스 기판은 액정 표시 장치에 이용된다.
액티브 매트릭스 기판의 전체 구성을 설명한다. 플라스틱, 수지 등으로 만들어지는 기판(105) 상에, 접착 수지로 만들어지는 후막(thick-film) 접착 패드(106)가 형성된다. 박막 트랜지스터 소자(102)가 패드(106)에 접합된다. 상호접속 라인(107)이 각 트랜지스터 소자(102)로부터 기판(105)으로 형성된다. 기판 상의 소자는 패시베이션 막(passivation film, 108)으로 피복된다. 화소 전극(pixel electrode, 109)은 접촉 개구를 통해 각 트랜지스터 소자(102)에 접속된다. 패시베이션 막(108) 및 화소 전극(109)의 표면 상에, 액정 정렬막(110)이 제공된다.
대향 기판(도시되지 않음)이 그러한 액정 매트릭스 기판 상에 제공되고, 액정은 2개의 기판 사이에 밀봉되어, 액정 표시 장치의 표시 셀을 완성한다.
제조 방법에서, 후막 접착 패드(106)는 기판(105)의 필요한 영역에만 제공되고, 트랜지스터(102)가 거기에 전사된다. 즉, 후막 접착 패드(106)가 불필요한 영역에 형성되지 않으므로, 트랜지스터 소자(102)를 기판(105)의 불필요한 영역 상으로 전사하는 문제가 회피될 수 있다. 이러한 점에서, 제조 프로세스를 더 상세하게 설명한다.
또한, 실시예에서, 후막 접착 패드(106)의 측면 S는 기판(105)의 주면에 대해 직선으로 상승하지 않고, 접촉각 θ로 경사져 있다.
접촉각 θ를 90도보다 작게 함으로써, 후막 접착 패드(106)의 측면 S를 통해 소자(102)의 상부로부터 기판(105)으로 연장하는 상호접속 라인(107)의 스텝 파손을 방지한다. 즉, 후막 접착 패드(106)의 층 두께가 약 1㎛ 내지 10㎛고, 상호접속 라인(107)의 층 두께는 약 0.2㎛ 내지 0.5㎛이므로, 라인은 후막 접착 패드(106)보다 훨씬 더 얇으며, 따라서 측면 S 상의 스텝이 라인 내로 거의 매설하지 못한다. 그러한 경우에, 측면 S의 접촉각 θ가 수직(또는 90도)에 근접한 경우, 상호접속 라인(107)이 스텝 파손으로 인해 측면 S에서 부서지기 쉽다.
본 발명은 1㎛ 내지 10㎛ 두께의 후막 접착 패드와 0.2㎛ 내지 0.5㎛ 두께의 박막 상호접속 라인을 조합하는데, 즉 후막 기술과 박막 기술을 조합하는데 효율적이다. 후막 두께 대 박막 두께의 비율은 약 4:1 이상인 경우(예를 들면 후막 접착 패드(106)의 두께는 2㎛ 이상이고 박막 상호접속 라인(107)의 두께는 0.5㎛인 경우), 본 발명은 유용한 효과를 발휘한다.
본 발명의 발명자들은 접촉각 θ를 다양하게 변경하면서, 상호접속 라인(107)의 스텝 파손으로 인한 상호접속 라인 파손을 평가했다. 도 2는 후막 접착 패드(106)의 측면 상의 접촉각 θ 및 상호접속 라인(107)의 라인 파손율간의 관계 예를 도시한 그래프이다. 접촉각 θ가 90도로 설정된 경우, 즉 측면 S가 수직으로 형성된 경우, 라인 파손율은 거의 90%였다. 접촉각 θ가 80도로 감소된 경우, 라인 파손율은 30% 이하로 감소되었다. 접촉각 θ가 40도로 감소된 경우, 라인 파손율은 1% 이하로 감소되었다.
접촉각 θ를 너무 작게 만드는 것은 후막 접착 패드(106)의 베이스의 영역이 증가되도록 유발하여, 기판(105) 상에 더 큰 영역을 점유한다. 이것은 집적 감소를 유발할 수 있다.
그러므로, 접촉각 θ는 40도 내지 80도의 범위인 것이 바람직하다. 접촉각 θ를 이 범위로 설정하는 것은 상호접속 라인(107)의 파손을 효율적으로 방지하고, 동시에, 박막 트랜지스터 소자(102)를 기판상에 매우 밀접하게 집적하는 것이 용이하게 한다.
다음으로, 제1 실시예의 액티브 매트릭스 기판을 제조하는 방법의 기본 개념을 도 3a 내지 도 3e를 참조하여 설명한다.
우선, 도 3a에 도시된 바와 같이, 박막 트랜지스터(102)가 소자 형성 기판(101) 상에 형성된다. 내고열성 유리 기판 또는 석영 기판이 소자 형성 기판(101)으로서 이용되어, 정상적인 특성을 가지는 박막 트랜지스터가 형성될 수 있게 한다. 박막 트랜지스터의 재료는 비정질 실리콘 또는 폴리실리콘이다.
다음으로, 도 3b에 도시된 바와 같이, 박막 트랜지스터(102A, 102B)가 유리 또는 실리콘으로 만들어진 중간 전사 기판(103)에 전사된다. 즉, 일시 부착층(104)으로 코팅된 중간 전사 기판(103)이 준비된다. 소자 형성 기판(101)에중간 전사 기판(103)이 적층된다. 열이나 적외선 투사로 인한 박리 특성을 가지는 재료가 일시 부착층(104)으로서 이용될 수 있다.
일시 부착층(104)으로서, 예를 들면, Apeazon 왁스(아페아존 프로덕트 리미티드(Apeazon Product limited)에 의해 제조됨)와 같은 왁스가 이용될 수 있다. 다르게는, 열 인가로 인해 거품을 발생시켜 그 접착력을 없애는 재료, 예를 들면 Riva-alpha(니또 덴꼬 코포레이션(Nitto Denko Corporation)에 의해 제조됨)가 이용될 수 있다. Riba-alpha는 전사 프로세스에서 전사되지 않는 박막 트랜지스터의 실패율이 효율적으로 감소될 만큼 박리 속성이 뛰어나다. 가열시 상 변이에 의해 접착력이 감소하는 재료, 예를 들면 Intelimer(니따 코포레이션(Nitta Corporation)에 의해 제조됨)도 이용될 수 있다. Interlimer는 그 접속력을 역으로 변경시키므로, 박막 트랜지스터를 중간 전사 기판 상에 안정되게 유지하면서 박막 트랜지스터가 복수개의 기판 상으로 전사될 때 박막 트랜지스터의 반복적인 전사에 적합하다. UV 박리(exfoliation) 테이프가 이용될 수도 있다. UV 박리 테이프는 마스크를 이용하여 전사되는 박막 트랜지스터의 박리를 보장할 수 있으므로, 박막 트랜지스터의 안정되고 선택적인 전사가 실현될 수 있다. UV 박리 테이프로서, 후루까와 일렉트릭 캄파니 엘티디(FURUKAWA Electric Co. LTD)에 의해 제공되는 UC 시리즈 다이싱(dicing) 테이프가 이용될 수 있다.
그런 다음, 소자 형성 기판(101)이 에칭 또는 연마에 의해 제거된다. 이렇게 함으로써, 모든 박막 트랜지스터(102A, 102B)가 중간 전사 기판(103) 상에 전사된다.
다음으로, 도 3c에 도시된 바와 같이, 최종 기판(105), 즉 전사 목적지 기판이 중간 전사 기판(103)과 결합된다. 특히, 접착 수지로 만들어지고 특정 패턴을 가지는 후막 접착 패드(106)가 최종 기판(105) 상에 형성된다. 후막 접착 패드(106)는 기판(105)의 전면 상에 접착 수지를 코팅하고, 마스크(도시되지 않음)를 형성한 후 에칭 등에 의해 접착 수지층을 패터닝함으로써 형성된다. 다르게는, 접착 수지(106)의 재료로서 감광성 수지를 이용함으로써, 자외선 마스크 노출에 의한 현상 및 결과적인 층의 패터닝을 가능하게 한다.
최종 기판이 패터닝된 후막 접착 패드(106)를 제공받고 중간 전사 기판(103)에 결합된 상태에서, 열이 특정 시간 동안 인가된다. 이것은 트랜지스터 소자(102A)가 열 압착(thermocompression)에 의해 후막 접착 패드(106)에 접합되게 한다. 또한, 열 박리 속성을 가지는 재료가 일시적인 접착층(104)으로서 이용되는 경우, 이것은 결과적으로 일시 부착층(104)이 박리 속성을 가지고 있으므로 일시 접착층(104)의 부착력을 감소하게 한다. UV 박리 수지가 이용되는 경우, 열 압착 후의 UV 광 투사는 UV 박리 수지에 박리 속성을 부여한다. 한편, 트랜지스터 소자(102B)는 후막 접착 패드(106)에 접촉 접합되지 않고, 일시 접착층(104)에 접합되어 유지된다.
다음으로, 도 3d에 도시된 바와 같이, 중간 전사 기판(103)이 박리된다. 그리고 나서, 중간 전사 기판(103)에 전사된 트랜지스터 소자(102A, 102B) 중에서 후막 접착 패드(106)에 접합된 트랜지스터 소자(102A)만이 최종 기판(105)에 전사된다. 한편, 트랜지스터 소자(102B)는 중간 전사 기판(103)에 부착되어 있다.
이와 같이, 복수개의 박막 트랜지스터 소자(102A, 102B) 중에서, 특정 패턴으로 형성된 후막 접착 패드(106)에 접합된 트랜지스터 소자(102A)만이 최종 기판(105)에 전사된다.
그런 다음, 박막 상호 접속 라인(107), 패시베이션 막(108), 화소 전극(109), 액정 정렬막(110) 및 기타 요소가 형성되어, 도 3e에 도시된 바와 같이 액티브 매트릭스 기판의 메인 부분을 완성한다. 이때, 후막 접착 패드(106)의 측면에 90도보다 작은 접촉각을 주는 것은 박막 상호접속 라인(107)이 파손되는 것을 방지한다.
액티브 매트릭스 기판이 이와 같이 형성되고 있는 동안에, 투명 전극, 블랙 매트릭스, 및 컬러 필터가 제공되는 대향 기판이 형성된다. 대향 기판 및 액티브 매트릭스 기판은 수 마이크로미터의 간극이 기판 사이에 남아있도록 그들 사이에 스페이서에 의해 결합된다. 기판의 주변부는 밀봉 화합물로 밀봉되어 고정된다. 액정이 간극에 주입되고, 입구는 자외선 경화 수지 등으로 밀봉되어, 액정 표시 장치의 표시 셀 부분을 완성한다.
소자 형성 기판(101) 또는 충간 전사 기판(103) 상의 트랜지스터 소자(102)의 집적도 및 최종 기판(105) 상의 트랜지스터 소자의 집적도는 적절하게 설정될 수 있다. 예를 들어, 소자 형성 기판(101)의 집적도가 최종 기판의 4배라면, 박막 트랜지스터 소자를 하나의 소자 형성 기판(101)으로부터 소자 형성 기판과 동일한 크기의 4개의 최종 기판(105)으로 전사할 수 있다.
그러므로, 도 3a 내지 도 3e에 도시된 바와 같이, 박막 트랜지스터소자(102A)를 이용하여 액티브 매트릭스 기판을 형성한 후에, 박막 트랜지스터 소자(102B)를 이용한 액티브 매트릭스 기판이 도 3c의 프로세스를 시작으로 하여, 동일한 프로세스에 의해 새로운 최종 기판으로 제조될 수 있다.
상기 설명한 바와 같이, 제1 실시예에 있어서, 특정 패턴의 후막 접착 패드(106)와 최종 기판(105)의 이용함으로써, 중간 전사 기판(103) 상에 배열된 원하는 박막 트랜지스터 소자(102)만을 신뢰성있게 전사할 수 있게 한다. 즉, 불필요한 트랜지스터 소자를 전사하는 문제가 극복될 수 있다. 결과적으로, 플라스틱 기판을 이용하는 액정 표시 장치를 포함한 여러 형태의 표시 장치를 저가에 제공할 수 있다.
또한, 후막 접착 패드(106)의 측면에 90도보다 작은 접촉각을 제공함으로써, 박막 상호접속 라인(107)에서의 스텝 파손을 방지하고, 오류가 있는 상호접속 라인을 제거한다.
또한, 이하에 상세하게 설명되는 바와 같이, 후막 접착 패드(106)의 두께를 수 마이크로미터로 만듦으로써, 박막 트랜지스터 소자(102)의 스트레인(strain)이 경감될 수 있게 한다. 즉, 본 발명에 있어서, 플라스틱 기판과 같은 유연한 기판(105)을 이용함으로써, 저가의 유연한 표시 장치를 가능하게 한다. 더구나, 굴곡이나 휨과 같은 응력이 기판에 주어지는 경우라도, 두께가 수 마이크로미터인 후막 접착 패드(106)는 응력을 어느 정도 흡수하여, 박막 트랜지스터 소자(102)의 왜곡이나 크랙으로 인한 오류 동작을 억제한다.
제1 실시예를 도 4 및 도 5a 내지 도 5e를 참조하여 더 상세하게 설명한다.도 5a 내지 도 5d는 도 4의 선 I-I에 따른 단면도이다. 도 5e는 도 4의 선 Ⅱ-Ⅱ에 따른 단면도이다.
우선, 도 5a에 도시된 바와 같이, 박막 트랜지스터가 소자 형성 기판(201)에 형성되고, 중간 전사 기판(210)이 준비된다. 구체적으로는, 예를 들면, 언더코트(undercoat) 층(202)이 내고열성 유리 기판(201) 상에 약 200㎛내지 1㎛의 두께로 형성된다. 언더코트 막(202)로서 실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx)이 이용되는 것이 바람직한데, 이는 이들 막이 이온 불순물이 박막 트랜지스터에 들어가는 것을 방지하기 때문이다. 실리콘 산화막과 실리콘 산화막을 다른 하나의 상부에 하나를 적층하는 것은 그 효과를 더 향상시킨다.
다음으로, 몰리브덴 탄탈륨(MoTa), 몰리브덴 텅스텐(MoW) 등으로 만들어지는 금속층이 스퍼터링 기술 등에 의해 약 300㎚의 두께로 피착되고, 결과적인 층이 패터닝되어 게이트 전극(203)을 형성한다. 다음으로, 실리콘 산화물, 실리콘 질화물 등으로 만들어지는 게이트 절연막층(204), 비정질 실리콘과 같은 반도체로 만들어지는 채널 층(205), 및 실리콘 질화물 등으로 만들어지는 절연막 층이 플라즈마 CVD(Chemical Vapor Deposition) 기술에 의해 이 순서대로 피착된다. 절연막이 패터닝되어 채널 보호층(206)을 형성한다.
게이트 절연막(204)은 약 100㎚ 내지 400㎚의 두께를 가지고 있고, 채널 층(205)은 약 50㎚ 내지 300㎚의 두께를 가지고 있으며, 채널 보호층(206)은 약 50㎚ 내지 200㎚의 두께를 가지고 있다고 가정한다. 게이트 절연막(204)은 탄탈 산화막(TaOx) 또는 PZT(lead zirconote titanate) 막과 같이 고유전체 막 또는 강유전성 물질 막으로 만들어질 수 있다. 이 경우에, 재료의 유전율이 크므로, 막이 더 얇게 만들어질 수 있어, 형성 비용을 줄이는데 도움을 준다. 또한, 강유전성 물질막을 이용함으로써, 메모리 기반 구동을 가능하게 하여, 구동시 전력 소비를 감소시킨다.
그런 후, 인-도핑형(phosphorus-doped) n형 반도체 층이 플라즈마 CVD에 의해 약 30㎚ 내지 100㎚의 두께로 형성된다. 그리고 나서, 반도체 층이 채널 층(205) 및 게이트 절연막 층(204)까지 에칭되어, 박막 트랜지스터의 섬형 패턴(island pattern)을 형성한다.
그리고 나서, 몰리브덴(Mo)이나 알루미늄(Al)의 단일층 또는 그들의 적층된 층으로 만들어지는 금속층이 스퍼터링에 의해 200㎚ 내지 400㎚의 두께로 피착된다. 그런 후, 금속층 및 n형 반도체 층이 습식 에칭 또는 건식 에칭에 의해 에칭되어, 소스 전극(208a) 및 드레인 전극(208b)을 형성한다. 이 때, 채널 보호층(206)이 에칭 스톱퍼(stopper)로서 기능하므로, 채널층(205)은 에칭에 의해 손상되지 않을 것이다.
그런 다음, 포토 레지스트가 인가되고, 자외선을 이용하여 마스크 노출이 수행됨으로써, 포토레지스트 패턴으로 만들어지는 보호층(209)을 약 2 내지 10㎛ 두께로 형성한다. 포토레지스트 패턴을 마스크로 한 상태에서, 언더코트 층(202)이 에칭되어, 박막 트랜지스터(220a, 220b)를 분리시킨다.
상기 설명한 프로세스에서, 박막 트랜지스터가 널리 이용되는 종래 액정 표시 장치에서와 같이 내고열성 유리 기판 위에 형성된다. 결과적으로, 박막 트랜지스터는 종래 기술과 같이 고온 프로세스에서 형성될 수 있다. 그러므로, 박막 트랜지스터는 종래 박막 트랜지스터와 적어도 동일한 전기적 특성을 가진다. 실시예는 더 밀접한 박막 트랜지스터 어레이 기판(또는 중간 전사 기판)으로부터 다수의 액정 표시 장치를 형성하는 것에 관련되는 것이므로, 박막 트랜지스터의 형성 피치는 가능한 한 작게 고안된다.
다음으로, 박막 트랜지스터 어레이가 일시적으로 전사되는 중간 전사 기판(210)이 준비된다. 중간 전사 기판(210) 상에는, 일시 부착층(211)이 형성된다. 일시 부착층(211)은 가열되는 경우에 감소된 부착력의 특성을 가지고 있다.
다음으로, 도 5b에 도시된 바와 같이, 박막 트랜지스터 어레이가 중간 전사 기판(210)에 전사되고, 한편 최종 기판(212)이 준비된다.
구체적으로는, 중간 전사 기판(210)이 소자 형성 기판(201)에 형성된 박막 트랜지스터 어레이에 대해 압착된다. 그리고나서, 박막 트랜지스터 어레이가 일시 접착층(211)의 접착력에 의해 중간 전사 기판(210)에 결합된다. 다음으로, 소자 형성 기판(201)이 제거된다. 소자 형성 기판(201)을 제거하기 위해, 플루오르산(fluoric acid)과 같은 화학물질을 이용한 습식 에칭 또는 기판이 화학 물질에 담겨진 상태에서 소자 형성 기판을 기계적으로 연마하기 위한 화학적 기계적 연마가 이용될 수 있다.
유리 기판(201)을 제거하는 대신에, 수소화된 비정질 실리콘 층(도시되지 않음)이 언더코트 층(202)과 유리 기판(201) 사이에 삽입되고, 그리고 나서 레이저 광의 투사의 결과로서 제거됨으로써, 박막 트랜지스터로부터 유리 기판(201)을 분리시킨다.
그러한 프로세스에 의해, 박막 트랜지스터(220a, 220b)가 서로 개별적인 방식으로 중간 전사 기판(210)에 일시적으로 접합된다.
한편, 중간 전사 기판(210)에 일시적으로 접합되는 박막 트랜지스터가 전사되는 최종 기판(212)이 준비된다. 플로에테르-에테르-케톤(PEEK), 폴리에틸렌 나트탈레이트(PEN), 폴리에테르 술폰(PES), 또는 폴리이미드(PI)와 같은 플라스틱 기판 또는 유연성 기판이 최종 기판(212)으로서 이용될 수도 있다.
유연성 기판을 이용하는 것은, 종이와 같이 굴곡되거나 접혀질 수 있는 표시 장치를 실현할 수 있다. 물론, 유리 기판이나 실리콘 기판과 같은 비유연성 기판이 이용될 수도 있다.
최종 기판(212) 상에, 후막 접착 패드(213)가 트랜지스터 소자들이 선택적으로 전사되는 전사 영역에만 약 1㎚ 내지 5㎚의 두께로 형성된다. 이 때, 후막 접착 패드(213)는 패드(213)의 측면의 테이퍼 각도가 약 40도 내지 80도이도록 형성된다. 그러한 테이퍼 각도를 주는 것은 나중에 형성되는 박막 상호접속 라인의 파손율을 감소시킨다.
후막 접착 패드(213)는 아크릴 수지와 같은 접착 유기 수지로 만들어진다. 아크릴 수지로서, 예를 들면 Optomer(제이에스알 코포레이션(JSR Corporation)에 의해 제조되는 양화(positive) 감광성 아크릴 수지)가 이용될 수 있다. 아크릴 수지 대신에 폴리이미드 수지나 다른 유기 수지를 이용하는 데 문제가 없다. 유의할 점은, 보호층(209)으로서 동일한 유기 재료를 이용한 후막 접착 패드(213)의 형성은 전사시 접착 패드(213)의 접착력을 증가시킨다는 점이다.
여기에서, 그 측면에서 원하는 테이퍼 각도를 가지는 후막 접착 패드(213)를 형성하는 방법이 설명된다.
도 7a 내지 도 7d는 후막 접착 패드(213)를 형성하는 방법을 단계별로 도시한 단면도이다. 도면에서, 양화 감광성을 가지는 아크릴 수지가 후막 접착 패드(213)의 재료로서 이용되는 실시예가 설명된다.
우선, 도 7a에 도시된 바와 같이, 아크릴 수지가 기판(201) 상에서 특정 패턴으로 형성된다. 구체적으로는, 아크릴 수지(213)가 스핀 코팅 등에 의해 2㎛ 내지 10㎛의 두께로 최종 기판(212) 상에 코팅된다. 그런 다음, 아크릴 수지가 핫 플레이트(hot plate)로 약 60℃ 내지 100℃의 저온에서 베이킹된다. 그리고 나서, 포토 마스크(도시되지 않음)로, 아크릴 수지가 자외선에 노출되어 현상됨으로써, 아크릴 수지를 섬 패턴을 가지는 패드로 형성한다. 이러한 프로세스 이후에, 아크릴 수지 패드의 측면의 접촉각은 약 80 내지 85도이다.
다음으로, 도 7b에 도시된 바와 같이, 포토레지스트 마스크(290)가 형성된다. 구체적으로는, 아크릴 수지 패드(213) 상에, 노볼락(novolac)계 양화 포토레지스터가 약 0.2 내지 1.0㎛의 두께로 코팅된다. 그리고 나서, 포토레지스트가 약 80℃에서 베이킹된다. 그런 다음, 포토 마스크를 이용하여, 포토레지스터가 자외선에 노출되어 현상됨으로써, 포토레지스트 마스크(290)를 형성한다. 이 때, 아크릴 수지 섬 패턴의 상부보다 작은 섬 패턴은, 더 작은 패턴이 이미 형성된 아크릴 수지 패드(213)의 패턴 상에 배치되도록 형성된다.
다음으로, 도 7c에 도시된 바와 같이, 표면이 약하게 에칭된다. 구체적으로는, 에칭이 화학적 건식 에칭(CDE)에 의해 CF4-기체-및-O2-기체 혼합물의 분위기에서 수행된다. 이 때, 포토레지스트 마스크(290)의 에칭 속도가 아크릴 수지 패드(213)의 에칭 속도보다 크고 포토레지스트(209)의 막 두께가 아크릴 수지 패드(213)보다 작으므로, 포토레지스트 마스크(290)는 에칭이 진행됨에 따라 패드 주위가 사라지게 됨으로써, 아크릴 수지 패드(213)의 측면에 테이퍼가 형성된다. 본 발명의 발명자들에 의해 수행된 실험 결과, 기판에 대해 약 40 내지 70도의 접촉 각이 이 방법에 의해 실현될 수 있다는 것을 보여주었다.
마지막으로, 도 7d에 도시된 바와 같이, 포토레지스트 마스크(219)가 레지스트 이탈(stripping) 에이전트 등을 이용하여 제거되어, 원하는 접촉각을 가지는 후막 접착 패드(213)를 제조한다.
포토레지스트 마스크(290)를 제거하는 대신에, 마스크(290)가 접착층으로서 이용될 수도 있다.
포토레지스트 마스크(290)가 제거된 후, 포토레지스트의 섬 패턴이 다시 형성된다. 마스크를 이용하여, CED에 의해 에칭이 수행됨으로써, 포토레지스트를 제거한다. 이러한 프로세스를 부가하는 것은, 후막 접착 패드의 측면의 접촉각이 더 작게 될 수 있도록 한다. 이러한 프로세스를 임의의 횟수만큼 반복함으로써, 접촉각이 더 크게 만들어질 수 있다.
또한, 음화 감광성을 가지는 유기 수지 재료가 후막 접착 패드(213)로서 이용될 수 있다. 음화 재료를 노출하고 현상함으로써 얻어지는 패턴의 경우에, 접촉각이 통상 커지는 경향이 있고, 상황에 따라서는 90도 이상이 된다. 이 때문에, 양화 감광성을 가지는 유기 수지 재료가 이용되는 것이 바람직하다. 그러나, 본 실시예에서, 추가 에칭 프로세스를 위한 포토레지스트(290)를 형성함으로써, 음화 감광성을 가지는 유기 수지에서도 접촉각이 더 작아지게 할 수 있다.
후막 접착 패드(213)의 재료로서, 아크릴 수지뿐만 아니라 폴리이미드 수지가 이용될 수 있다. 수지는 이하에 설명되는 상호접속 라인 형성 프로세스, 패시베이션 막 형성 프로세스 등에서 200℃ 내지 300℃의 고온에서도 악화되지 않는다는 점에서, 이들 수지를 이용하는 것은 큰 장점이다. 투명 액정 표시 장치가 형성되는 경우, 아크릴 수지는 그 가시 광 투과율이 충분히 높으므로 광학 효율이 뛰어나다.
크롬과 같은 금속의 미세 분자들을 후막 접착 패드(213)로 분산시킴으로써 얻어지는 것 또는 블랙 레지스트가 이용될 수 있다. 이들 방법에 의해 레지스트를 어둡게 하거나 불투명하게 함으로써, 후막 접착 패드(213)로 전사되는 박막 트랜지스터로의 광 누설이 감소되어, 트랜지스터 스위칭 비율을 개선시키고, 따라서 최종적으로 형성되는 액정 표시 장치의 화질을 개선한다.
후막 접착 패드(213)에 대해 감광성 유기 수지를 이용함으로써, 패터닝을 용이하게 하고, 따라서 감광성이 없는 수지를 이용하는 것과 비교할 때 제조 비용을 감소시킨다. 물론, 감광성이 없는 수지는 에칭, 프린팅 등에 의해 패터닝될 수 있다.
도 5로 돌아가서, 설명이 계속된다. 도 5b의 단계에 이어서, 특정 박막 트랜지스터 소자(220a)가 최종 기판(212)에 전사된다. 구체적으로는, 전사되는 박막 트랜지스터(220a)가 후막 접착 패드(213)와 정렬되어 후자 상에 설정될 수 있도록 중간 전사 기판(210)이 최종 기판(212)에 결합된다. 결합 방법에서, 2개의 평행 또는 거의 평행한 편평 플레이트가 서로 압착되는 접촉 접합기가 이용되거나 편평한 플레이트 상에 롤러를 가지고 있는 접촉 접합기가 이용될 수 있다. 다르게는, 기판이 2개의 롤러를 가지는 접촉 접합기에 의해 함께 결합될 수 있다.
다음으로, 중간 전사 기판(210)과 최종 기판(212)이 함께 결합된 상태에서, 전체 패널이 가열되거나 자외선에 노출된다. 그러므로, 중간 전사 기판(210)의 일시 접착 층(211)의 접착력은 가열 또는 자외선 노출로 인해 감소된다. 동시에, 후막 접착 패드(213)를 구성하는 유기 수지가 연하고 점성이 있게 된다. 후막 접착 패드(213)와 접촉되어 있는 박막 트랜지스터(220a)가 후막 접착 패드의 접착력으로 인해 거기에 접합되고, 후막 접착 패드(213)와 접촉하지 않는 박막 트랜지스터(220b)는 최종 기판(212)에 전사되지 않고 여전히 일시 접착층(211)에 고정되어 있다. 이것은 일시 접착층(211)의 접착력은 가열 또는 자외선 노출로 인해 감소되어 제로가 되지는 않지만, 일시 접착층(212)은 접착력을 유지하여 박막 트랜지스터(220b)를 고정하고 있기 때문이다. 박막 트랜지스터(220a)의 후막 부착 패드(213)로의 전사는 후막 접착 패드(213)의 접착력이 일시 접착층(211)보다 더 크다는 사실에 기초하여 수행된다. 이것은 박막 트랜지스터(220a)만을 후막 접착 패드(213)로 선택적으로 전사할 수 있도록 한다.
여기에서, 후막 접착 패드(213)를 1㎛ 내지 10㎛의 두께로 설정하는 것은 전사되어서는 안 되는 박막 트랜지스터(220b)가 후속 전사 프로세스에서 전사되는 것을 방지한다. 또한, 30 이상의 다이나믹 경도를 가지는 후막 접착 패드(213)의 이용은 박막 트랜지스터의 원하지 않는 전사를 방지한다. 후막 접착 패드(213)의 막 두께 또는 경도를 증가시키면 박막 트랜지스터의 전사시 그러한 오류가 감소되는 이유는, 후막 접착 패드(213)의 두께에 의해 생성된 스텝이 전사 동안에 충분한 높이를 유지하기 때문이다.
후막 접착 패드(213)는 그 측면에서 90도 이하로 테이퍼링된 경사를 가지고 있어, 전사시 인가되는 압력에 의한 변형을 더 감소시킨다. 측면 상에 테이퍼링된 각도를 제공함으로써, 기판에 수직인 방향으로 후막 접착 패드(213)에 스매싱(smashing) 방식으로 인가되는 압력에 의해 변형을 감소시킨다. 또한, 그것은 거기에 인가되는 수평 압력에 의한 수평 방향으로의 후막 접착 패드의 변형을 감소시킨다.
특히, 수평 방향으로의 후막 접착 패드에 관한 다량의 변형은 그 측면 상에서 테이퍼링된 각도를 90도 이상으로 되게 하고, 그 결과, 그 위에 상호접속이 형성될 때 상호접속 파손이 발생하거나 그 위에 막이 제공될 때 보이드(void)가 형성된다. 그러므로, 그러한 변형이 가능한 한 적게 억제되어야 한다.
또한, 후막 접착 패드 자체의 접착 강도는 테이퍼링된 각도가 작게 됨에 따라 증가하는 것이 보여진다. 이것은 후막 접착 패드의 표면 점도가 후막 접착 패드의 형태 또는 테이퍼링된 각도의 형성 프로세스로 인해 변경되기 때문인 것으로추측된다. 그러므로, 그 측면상에 90도 이하의 테이퍼링 각도를 가지는 후막 접착 패드의 생성은 전사시 원하지 않는 박막 트랜지스터가 전사되는 결점을 더 감소시키고, 원하는 박막 트랜지스터의 전사를 보장한다.
또한, 박막 트랜지스터(220a)가 최종 기판(212)에 대해 압착되어 기판(212)에 전사되는 경우, 후막 접착 패드(213)는 1㎛ 내지 10㎛의 막 두께를 가지고 있다. 막 두께는 전사 동안의 압력을 흡수하고, 박막 트랜지스터(220a)로의 손상을 경감시켜, 박막 트랜지스터(220a)가 전사 후에도 양호한 전기적 특성을 유지할 수 있게 한다. 특히 제1 실시예에서, 점도가 높은 아크릴 수지가 후막 접착 패드(213)에 이용되므로, 후막 접착 패드(213)가 압력을 더 효율적으로 흡수한다.
또한, 박막 트랜지스터(220a)가 전사된 최종 기판(212)을 오븐에 의해 약 30분 내지 1시간 동안 약 200℃ 내지 250℃ 범위의 온도에서 질소 분위기에서 어닐링함으로써, 후막 접착 패드(213)가 완전히 경화된 경우, 박막 트랜지스터(220a)로의 접착 정도가 증가한다. 뿐만 아니라, 박막 트랜지스터(220a)의 특성이 개선된다.
선택적인 전사 프로세스를 복수 회 반복함으로써, 박막 트랜지스터가 매우 밀접하게 형성된 단일 중간 전사 기판(210)으로부터 복수개의 박막 트랜지스터 어레이 기판이 형성될 수 있다. 이것은 박막 트랜지스터 어레이를 제조하는 비용을 감소시킨다.
또한, 중간 전사 기판(210)으로부터의 복수개의 전사는 최종 기판(212) 상의 박막 트랜지스터 어레이를 중간 전사 기판(210)보다 그 크기가 크게 형성할 수 있게 한다. 즉, 큰 크기의 액정 표시 장치를 위한 박막 트랜지스터 어레이가 작은기판으로부터 형성될 수 있으므로, 박막 트랜지스터 제조 장치를 더 집약적으로 하게 하는 것을 도와준다.
실시예에서는 박막 트랜지스터만이 전사되지만, 임의의 다른 종류의 박막 소자들이 전사될 수 있다. 예를 들면, 액정 표시 장치의 화소 전극과 평행하게 형성되는 저장 커패시터가 전사될 수 있다. 이것은 커패시턴스 소자를 플라스틱 기판 상에 저가로 형성할 수 있게 한다. 커패시턴스 소자에서, CVD에 의해 300℃ 이상의 고온에서 형성된 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)이 절연층으로서 이용된다.
특히 저장 커패시터를 전사하는 능력은, PZT 막이나 BaTiO3(barium titanate) 막과 같은 종래 내고열성 유리 기판 상에도 형성하기 어려운 강유전성 물질 막 또는 높은 유전체 막으로 구성된 커패시턴스 소자가 플라스틱 기판 상에 형성될 수 있도록 한다.
물론, 박막 트랜지스터 및 커패시턴스 소자를 조합함으로써 형성되는 화소 메모리 회로와 같은 복잡한 회로를 전사할 수도 있다. 소자 형성 기판은 유리 기판으로 한정되지 않으며, 단결정 실리콘 기판일 수도 있다. 그러므로, 큰 실리콘 단일 결정이 종래 기술에서 형성될 수 없었으므로 큰 크기의 액정 표시 장치에 적용하기 어려운 단결정 실리콘 트랜지스터도 본 발명의 전사 방법을 이용하여, 소자 형성 실리콘 기판보다 큰 플라스틱 기판 상에 분산되어 전사될 수 있다. 즉, 단일 결정 실리콘 트랜지스터와 같은 복잡한 회로 소자들이 플라스틱 기판에 전사되어거기에 형성될 수 있다. 이것은 플라스틱 기판으로 만들어지고 각 화소에 대해 또는 디스플레이의 주변 영역 상에 메모리 기능 또는 다른 복잡한 기능들을 가지는 표시 장치를 저가로 형성할 수 있게 한다.
박막 트랜지스터(220a)가 후막 접착 패드(213) 상으로 선택적으로 전사된 후, 보호층(209)이 레지스트 이탈 에이전트 등에 의해 제거된다. 포토레지스트로부터 보호층(209)을 형성하는 것은 전사시 박막 트랜지스터(220a)로의 압력을 경감시키고, 소자 형성 기판(201)을 제거할 때 에칭 용액이 박막 트랜지스터(220a, 220b)에 흡수되는 것을 또한 방지한다. 또한, 포토레지스터(209)는 아세톤과 같은 유기 용매에 의해 용이하게 제거될 수 있다. 이것은 박막 트랜지스터(220a, 220b)를 그 성능의 저하없이 전사할 수 있게 한다.
포토레지스트뿐만 아니라, 다양한 유기 재료들이 보호층(209)으로서 이용될 수 있다. 예를 들면, 제이에스알 코포레이션(JSR Corporation)에 의해 제조되는 THB 레지스트 시리즈와 같은 감광성 수지가 이용될 수 있다. THB 레지스트가 이용되면, 수십 마이크로미터의 두께가 용이하게 실현될 수 있고, 그 경도는 낮다. 그러므로, 전사시 박막 트랜지스터로의 압력이 흡수되어, 박막 트랜지스터의 성능 악화를 더욱 감소시킨다. 감광성 폴리이미드 수지를 이용할 수 있다. 폴리이미드 수지는 높은 점도를 가지고 있고, 전사시 압력을 효율적으로 흡수한다. 또한, 폴리이미드 수지는 소자 형성 기판(201)의 제거시 응력 변화로 인해 소자의 크랙이 발생하는 것을 효율적으로 방지한다.
또한, 다양한 무기 재료들이 보호층(209)으로서 이용될 수 있다. 예를 들면, 보호층(209)으로서 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)을 이용하는 것은, 박막 트랜지스터의 전기적 특성을 저하시키는 나트륨 이온과 같은 이온 불순물의 유입을 효율적으로 방지한다.
뿐만 아니라, 유기 재료 및 무기 재료의 2개 또는 다층 구조가 보호층(209)으로서 이용될 수 있다. 유기 재료 및 무기 재료가 하나의 상부 상에 다른 하나를 적층하여 층을 형성하는 구조를 이용함으로써, 양쪽 재료의 장점을 가지는 보호층(209)을 형성할 수 있다. 보호층(209)은 전사 후에 제거되거나 제거되지 않을 수도 있다.
보호층(209)이 제거되지 않는 구조에서, 보호층(209)에 관통 홀이 생성되어, 박막 트랜지스터의 게이트 전극(203), 소스 전극(208a), 및 드레인 전극(208b)과의 전기적 접속을 제공한다. 관통 홀은 전사 이전 또는 이후에 만들어질 수 있다. 관통 홀은 전사 이후에 만들어지는 것이 바람직하다. 왜냐하면, 이러한 접근법은 전사시 에칭 용액의 유입을 방지할 수 있기 때문이다.
다음으로, 도 5d 및 도 5e에 도시된 바와 같이, 상호접속 라인이 형성된다. 구체적으로는, 최종 기판(212) 상에, 몰리브덴(Mo)이나 알루미늄(Al)과 같은 금속이 200㎚ 내지 400㎚의 두께로 피착되고, 결과적인 층이 패터닝되어 게이트 라인(214b), 저장 커패시터 라인(214c) 및 신호 라인(214a)을 형성한다. 도 4에 도시된 바와 같이, 신호 라인(214a)은 게이트 라인(214b)과의 단면 및 저장 커패시터 라인(214c)과의 단면에서 컷 오프된다. 게이트 라인(214b) 및 신호 라인(214a)은 박막 트랜지스터의 게이트 전극(203) 및 소스 전극(208a)에 각각 접속된다.
제1 실시예에서, 후막 접착 패드(213)의 측면에 테이퍼가 제공되므로, 스텝부에서 파손되는 박막 신호 라인(214)의 문제가 해결된다.
그런 다음, 유기 막이 약 1 내지 4㎛의 두께로 인가되고, 결과적인 막이 패터닝되어 패시베이션 층(215)을 형성한다.
그런 다음, 알루미늄과 같은 금속이 피착되고, 결과적인 층이 패터닝되어 반사 화소 전극(216a), 신호 라인 패드 전극(216b), 게이트 라인 패드 전극(216c), 및 저장 커패시터 패드 전극(216d)을 형성한다. 화소 전극은 관통 홀을 통해 박막 트랜지스터의 드레인 전극에 접속된다. Al 패턴이 신호 라인(216a)의 교차부에 형성되고, 게이트 전극(214b) 및 Al 패턴(216f)이 신호 라인 및 저장 커패시터 라인의 교차부에 형성되어, 신호 라인(216a)과의 브릿지 접속을 제공한다. 즉, 반사 화소 전극 및 저장 커패시터 양쪽으로 동작하는 상부 전극의 형성 및 상호접속 라인의 접속이 동일한 프로세스에서 수행되어, 형성 프로세스의 개수를 감소시킨다. 이것은 박막 트랜지스터 어레이의 형성시 수율을 개선하고, 비용을 감소시킨다.
화소 전극(216a), 신호 라인 패드 전극(216b), 게이트 라인 패드 전극(216c), 저장 커패시터 라인 패드 전극(216d), 신호 라인 게이트 라인 교차부(216e), 신호 라인 저장 커패시터 라인 교차부(216f)가 Al을 제외한 임의의 금속으로 만들어질 수 있다. 다르게는, 이들은 ITO(Indium Tin Oxide)와 같은 투명 유전체막으로 만들어질 수 있다.
또한, 제1 실시예에서, 신호 라인(214a)과 게이트 라인(214b)의 교차부에서, 게이트 라인(214b)측만이 미리 접속되고, 신호 라인(214a)이 후속 프로세스에서 화소 전극(216a)에 형성되는 금속(216f)에 접속된다. 이에 비해, 신호 라인(214a)측은 미리 접속되고, 게이트 라인(214b)은 교차부에서 컷 오프될 수 있다. 후속 프로세스에서, 게이트 라인(214b)은 화소 전극(216a)에 대한 것과 같은 동일한 재료로 함께 접속될 수 있다.
제1 실시예에서는 패시베이션 막(215)이 단층 구조를 가지고 있고 저장 커패시터에 대한 절연막으로서 기능하지만, 다른 구조를 가질 수도 있다.
예를 들면, 도 6a 및 도 6b에 도시된 바와 같이, 패시베이션 층은 2층 구조를 가지도록 설계될 수 있다. 즉, 실시예에서, 제1층 패시베이션 막(218)은 약 200㎚ 내지 500㎚의 두께로 비교적 얇게 만들어지고, 제2층 패시베이션 막(215)은 약 2㎛ 내지 10㎛의 두께로 비교적 두껍게 만들어져, 화소 전극이 형성되는 상부 표면이 거의 편평하게 될 수 있다. 그러므로, 금속층(217a)이 제1층 패시베이션 막(218) 상에 새롭게 형성된다.
금속층(217a)은 저장 커패시터의 상부 전극이 된다. 저장 커패시터의 상부 전극 금속(217a)과 동시에 피착되는 금속은 신호 라인 및 게이트 라인의 교차부의 접합 금속(217b) 및 신호 라인 및 저장 커패시터 라인의 교차부의 접합 금속(217c)으로서 이용된다. 이러한 구성을 통해, 얇은 제1 패시베이션 막(218)은 더 작은 면적을 가지는 더 큰 저장 커패시터를 형성할 수 있고, 두꺼운 제2 패시베이션 층은 화소 전극이 평평하게 될 수 있게 한다.
각 상호접속 라인 접합(217b, 217c)에서 제1 패시베이션 막(218)의 스텝은 교차부에서 작으므로, 라인이 부서지기 덜 쉽다.
도 5d 및 도 5e 또는 도 6a 및 도 6b에 도시된 바와 같이 형성된 액티브 매트릭스 기판 상에, 폴리이미드 막(도시되지 않음)이 피착되고, 결과적인 막이 배향 처리를 받는다. 이와 같이, 액정 장치를 위한 액티브 매트릭스 기판이 형성된다.
한편, ITO와 같은 투명 도전막으로 만들어지는 공통 전극층, 블랙 매트릭스 층 및 컬러 필터층을 포함하는 투명 대향 기판이 준비된다. 대향 기판은 스페이서를 통해 최종 기판과 결합되어, 그들 사이에 수 마이크로미터의 간극을 남겨둔다. 2개 기판의 주변부가 밀봉제로 고정되고, 액정이 2개의 기판 사이에 주입된다. 본 실시예에서는 트위스트 네마틱 액정이 액정으로서 이용되지만, 게스트-호스트 액정, 콜레스테릭 액정 또는 강유전성 액정과 같은 임의의 다른 액정이 이용될 수 있다. 이와 같이, 박막 트랜지스터를 구비하는 액정 표시 셀이 형성된다. 그리고 나서, 게이트 라인(214b), 신호 라인(214a) 및 공통 전극이 구동 회로에 접속되어, 액정 표시 장치를 완성한다.
상기 설명한 제1 실시예에서, 접착층(213)의 측면의 접촉각이 90도 미만이므로, 상호접속 라인의 파손이 그 횟수가 감소되어, 도트 또는 라인 표시 결함이 거의 발견되지 않는 양호한 화상을 제공한다. 종래 기술에서 액정 표시 장치가 장시간 동안 구동되는 경우에, 장시간 동안 접착층(213)의 측면 상의 상호접속 라인을 통해 흐르는 전류는 일부 라인의 파손을 유도할 수 있고, 따라서 표시 결함을 증가시킨다. 그러나, 이러한 변형에서, 그러한 결점은 그 횟수가 크게 감소된다.
한편, 후막 접착 패드(213)가 1㎛ 내지 10㎛ 범위의 두께로 충분히 두꺼우므로, 플라스틱 기판이나 유연한 기판을 이용하는 액정 표시 장치에 기계적 응력이인가되더라도, 응력이 경감되어 박막 트랜지스터의 크랙 및 이동도를 포함한 전기적 특성의 변경을 감소시킴으로써, 화질의 저하를 방지한다.
(제2 실시예)
도 8은 본 발명의 제2 실시예에 따른 액티브 매트릭스 기판의 개략적인 투시도이다. 도 9a 내지 도 9c는 액티브 매트릭스 기판의 단면 구성 및 그 형성 프로세스를 도시한 단면도이다. 도 9a 및 도 9b는 도 8의 선 I-I에 따른 단면도이고, 도 9c는 도 8의 선 Ⅱ-Ⅱ에 따른 단면도이다.
제2 실시예의 액티브 매트릭스 기판은 박막 트랜지스터의 처리에서 제1 실시예와 상이하다. 다음으로, 이들 도면들을 참조하면, 제2 실시예의 액티브 매트릭스의 구성은 제조 프로세스 플로우의 측면에서 설명된다.
우선, 도 9a에 도시된 바와 같이, 박막 트랜지스터 소자가 소자 형성 기판(1201) 상에 형성된다. 구체적으로는, 내고열성 유리 기판(1201) 상에, 언더코트 층(1202)이 약 200 내지 1㎛의 두께로 형성된다. 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)이 언더코트 층(1202)으로서 이용되어, 양호하게도, 박막 트랜지스터로부터 이온 불순물을 차단한다. 이들 막들의 적층된 층을 이용하면 그 효과를 더 증가시킨다.
언더코트 층(1202) 상에는, 비정질 실리콘 층이 CVD에 의해 약 50㎚ 내지 100㎚의 두께로 피착된다. 그리고 나서, 비정질 실리콘 층은 엑시머 레이저 어닐링 등에 의해 복결정으로 만들어진다. 이와같이 얻어진 복결정 실리콘 층이 패터닝되어 채널층(1203)을 형성한다. 복결정 실리콘 층(1203)에, p형 불순물이 도핑된다.
또한, 실리콘 산화물(SiOx) 등으로 만들어지는 절연막이 약 100㎚ 내지 300㎚의 두께로 피착되어, 게이트 절연층(1204)을 형성한다.
게이트 절연층 상에, 몰리브덴 텅스텐(MoW), 몰리브덴 탄탈(MoTa), 또는 알루미늄(Al)의 금속층이 약 200㎚ 내지 400㎚의 두께로 피착된다. 결과적인 층이 패터닝되어 게이트 전극(1205)을 형성한다. 게이트 전극의 양측 상에 소스 및 드레인 영역을 만드는 복결정 실리콘 막(1203)에, n형 불순물이 도핑된다.
다음으로, 실리콘 산화물 등으로 만들어지는 절연막이 약 200 내지 1㎛의 두께로 피착되어 층간 절연층(1206)을 형성한다. 그리고 나서, 층간 절연층(1206) 및 게이트 절연층(1204)이 패터닝되어 관통 홀을 형성한다.
다음으로, 알루미늄과 같은 금속이 약 200㎚ 내지 400㎚의 두께로 피착된다. 결과적인 층이 패터닝되어, 소스 전극(1207a) 및 드레인 전극(1207b)을 형성한다.
그런 다음, 포토레지스트가 인가된다. 그리고 나서, 마스크로, 결과적인 층이 자외선에 노출되어, 약 2㎛ 내지 10㎛의 두께로 포토레지스트 패턴을 가지는 보호층(1208)을 형성한다. 또한, 레지스트 패턴을 마스크로 하여, 층간 절연층(1206), 게이트 절연층(1204), 및 언더코트 층(1202)이 에칭되어, 개별적인 박막 트랜지스터를 분리시킨다. 상기 프로세스에 의해, 도 9a에 도시된 구성을 가지는 박막 트랜지스터가 얻어진다.
그런 다음, 제1 실시예와 동일한 프로세스에 의해, 박막 트랜지스터를 중간 전사 기판에 전사하는 단계와 박막 트랜지스터를 최종 기판에 선택적으로 전사하는단계가 수행되어, 복결정 실리콘 박막 트랜지스터가 매우 밀접하게 형성된 소자 형성 기판으로부터 박막 트랜지스터를 복수개의 최종 기판에 전사함으로써, 도 8, 도 9b 및 도 9c에 도시된 액티브 매트릭스 기판을 형성한다.
구체적으로는, 박막 트랜지스터가 후막 접착 패드(1210)를 통해 최종 기판(1209)에 전사된다. 또한, 신호 라인(1211a), 게이트 라인(1211b), 및 저장 커패시터 라인(1211c)이 형성된다. 그들 상에, 패시베이션 막(1212)이 형성된다. 패시베이션 막(1212) 상에, 화소 전극(1213a), 신호 라인 패드 전극(1213b), 게이트 라인 패드 전극(1213c), 저장 커패시터 라인 패드 전극(1213d), 신호 라인 및 게이트 라인을 위한 교차 접합 금속(1213e), 및 신호 라인 및 저장 커패시터 라인을 위한 접속 금속(1213f)이 형성된다.
제2 실시예에서, 박막 트랜지스터는 복결정 실리콘으로 만들어져, 비정질 실리콘으로 만들어진 것보다 10 내지 100배 큰 박막 트랜지스터 이동도를 실현한다. 결과적으로, 박막 트랜지스터는 그 크기가 감소되어, 소자 형성 기판(1201) 상에 더 높은 밀도의 박막 트랜지스터 그룹을 형성할 수 있다. 결과적으로, 많은 액티브 매트릭스 기판이 단일 박막 트랜지스터 기판(또는 소자 형성 기판)으로부터 형성될 수 있으므로, 비용을 더 감소시킨다.
(제3 실시예)
다음으로, 본 발명의 제3 실시예에 따른 후막 접착 패드의 더 개선된 단면 형태를 가지는 액티브 매트릭스 기판이 설명된다.
도 10a는 제3 실시예에 따른 액티브 매트릭스 기판의 평면 구조를 도시한 개략도이다. 도 10b는 도 10a의 선 10B-10B에 따른 단면도이다.
제1 및 제2 실시예에서, 각 후막 접착 패드(213, 1210)의 양측 상의 측면의 접촉각은 동일하다(θ1=θ2). 그러나, 제3 실시예에서는, 서로 대면하는 측면 상에서의 접촉각이 서로 다르다(θ1<θ2). 그리고 나서, 상호접속 라인이 더 작은 접촉각을 가지고 완만한 경사 상에 형성된다.
구체적으로는, 후막 접착 패드(302) 및 신호 라인(308) 상으로 전사되는 박막 트랜지스터의 소스 전극(307a)에 대한 상호접속 라인 및 게이트 라인(309) 및 게이트 전극(303)을 위한 상호 접속 라인이 완만한 경사 상에 형성된다.
더 구체적으로, 도 10a 및 도 10b에 도시된 바와 같이, 후막 접착 패드(302)의 4개 측면 중에서, 2개 측면 각각의 슬로프의 접촉각 θ1은 더 작게 된다. 신호 라인(308) 및 소스 전극(307a)을 위한 상호접속 라인은 하나의 경사를 따라 진행되고, 게이트 전극(307b) 및 게이트 라인(309)을 위한 상호접속 라인은 다른 경사를 따라 진행된다. 패시베이션 층(310)의 편평한 상부 표면 상에 화소를 형성함으로써, 화소 전극(311) 및 드레인 전극(307b)을 위한 상호접속 라인이 후막 접착 패드(302)의 스텝 위로 진행되는 것이 방지된다.
또한, 패시베이션 층(310)을 후막 접착 패드(302)보다 더 두껍게 만듦으로써 이하의 문제를 방지한다. 후막 접착 패드(302)의 스텝이 패시베이션 층(310)의 표면에 반영되어 화소 전극(311)에 스텝 파손을 유발한다.
도 11a 및 도 11b는 제3 실시예의 변형이다. 도 11a는 액티브 매트릭스 기판의 평면 구성을 도시한 개략도이다. 도 11b는 도 11a의 선 11b-11b에 따른 단면도이다.
액티브 매트릭스 기판은 도 10a 및 도 10b에 도시된 것과 거의 동일한 구성을 가지고 있지만, 후막 접착 패드(402)의 측면의 완만한 경사가 화소 전극 측에 제공된다는 점이 상이하다.
변형에서, 화소 전극(411) 및 드레인 전극(407b)을 위한 상호접속 라인도 또한 후막 접착 패드의 완만한 경사 상에 형성된다. 이것은 패시베이션 막(410)의 막 두께가 더 작게 만들어지는 경우라도 후막 접착 패드(402)의 스텝으로 인해 스텝에서 파손되는 화소 전극의 문제를 해결한다. 물론, 신호 라인(408) 및 소스 전극(407a)을 위한 상호접속 라인 및 게이트 라인(409) 및 게이트 전극(403)을 위한 상호접속 라인이 접착층의 완만한 경사 상에 또한 형성된다. 이것은 후막 접착 패드(402)의 측면에서의 상호접속 라인 파손율을 감소시킨다. 접촉각에 대한 파손율의 의존도는 도 2에 도시된 바와 거의 동일하다.
제3 실시예에서, 각 후막 접착 패드(302, 402)의 한쪽 측면만의 경사를 변경하는 방법은 롤러의 한쪽 방향으로 이들을 누르는 것이다. 도 12는 롤러에 의해 중간 전사 기판(502)으로부터 최종 기판(506)에 트랜지스터를 전사하는 프로세스를 설명하는 것을 도와주는 개념도이다. 이 경우에, 롤러(501)가 눌러지고 이동되는 방향 D에 대한 후방측 상의 측면의 경사각은 작게 되고, 롤러(501)가 진행하는 측 상의 경사각이 크게 된다. 이 방법에서, 비대칭적으로 기울어진 형태를 가지는 후막 접착 패드(505)를 형성할 수 있다(후막 접착 패드(302, 402)에 대해서도 동일하게 적용된다).
롤러는 거의 정사각형 또는 직사각형 상부 표면 및 하부 표면을 가지는 후막 접착 패드(505 또는 302, 402)의 대각 방향에 따라 누르면서 진행되므로, 4개의 측면 중 2개의 경사각이 더 작게 된다. 롤러가 4개의 측면 중 임의의 하나와 평행한 방향으로 눌러지는 상태에서 진행되게 함으로써, 4개의 측면 중 하나만이 경사질 수도 있다. 이 경우에도, 더 작은 경사각을 가지는 측면 상에 상호접속 라인을 형성하는 것은 파손율을 감소시키는 효과를 발휘한다.
측면이 롤러로 변형되기 전에는, 접촉각은 약 40도 내지 80도의 범위이다. 그러나, 제3 실시예에서, 롤러를 통한 전사 프로세스의 이용은 후막 접착 패드(505, 302, 402)의 상부 및 하부 표면이 평행하게 유지된 상태에서, 2개의 대향 측면 중 하나의 접촉각을 약 22도 내지 71도로 감소시킨다. 나머지 접촉각은 약90도까지 형성된다. 상호접속 라인은 완만한 경사 상에만 형성된다. 이러한 접근법은 파손율을 최대 약 20%까지 감소시킨다.
제3 실시예에 있어서, 후막 접착 패드의 단지 한 측면만이 후막 접착 패드(505, 302, 402)의 상부 및 하부 표면 각각의 면적을 변경시키지 않고 완만하게 될 수 있다. 동일한 접착 면적을 이용하여 비교되는 경우, 상호접속 라인이 형성되는 후막 접착 패드의 측면은 제1 및 제2 실시예보다 더 완만하게 만들어질 수 있다.
즉, 서로 대향하는 한 쌍의 측면의 접촉각을 수식 θ1<θ2≤90°만족하도록설정함으로써, 접착 면적을 변경하지 않고서도, 상호접속 라인이 형성되는 하나의 경사가 더 완만하게 되도록 형성된다. θ2가 90도로 설정되는 경우, 이것은 반대 접촉각 θ1을 가장 작게 만든다.
제3 실시예에서 비대칭 접촉각의 형성은 도 12에 도시된 바와 같은 롤러를 이용한 형성 방법으로 한정되지 않는다. 요약하면, 중간 전사 기판 및 최종 기판을 상대적으로 반대 방향으로 시프트시키는 응력이 인가되기만 하면 된다. 그러한 응력은 중간 전사 기판이나 최종 기판 중 어느 하나에 또는 둘 다에 인가될 수 있다.
(제4 실시예)
다음으로, 본 발명의 제4 실시예에 따른 액티브 매트릭스 기판이 설명된다. 이러한 액티브 매트릭스 기판에서, 박막 트랜지스터 소자뿐만 아니라 박막 상호접속 라인이 후막 접착 패드 상에 형성되어, 스텝 파손을 방지한다.
도 13은 제4 실시예에 따른 액티브 매트릭스 기판의 투시 평면 구성을 도시한 개략도이다. 제4 실시예에서, 그리드형 후막 접착 패드(601)가 기판(600) 상에 형성된다. 패드 상에, 박막 트랜지스터의 채널 층(603)이 형성된다. 설명을 명백하게 하기 위해, 후막 접착 패드(601)의 경계가 해칭(hatch)되어 있다. 해칭 부분의 코너는 둥글게 될 수 있다. 어떠한 상호접속 라인도 코너 상에 형성되지 않으므로, 측면이 수직일 수도 있다.
박막 트랜지스터는 게이트 전극(602), 소스 전극(604a) 및 드레인전극(604b)을 구비하고 있다. 소스 전극(604a)은 신호 라인(606)에 접속되고, 게이트 전극(602)은 게이트 라인(607)에 접속된다. 드레인 전극(604b)은 패시베이션 막에 만들어진 콘택트 홀(605)을 통해 패시베이션 막 상에 형성된 화소 전극(도시되지 않음)에 접속된다.
그리고 나서, 제4 실시예에서, 박막 트랜지스터 소자뿐만 아니라 박막 트랜지스터에 접속된 게이트 라인(607) 및 신호 라인(606)도 후막 접착 패드(601) 상에 형성된다. 후막 접착 패드(601)를 이 방식으로 형성함으로써, 모든 박막 트랜지스터 소자, 신호 라인(606) 및 게이트 라인(607)이 동일한 면 상에 배열될 수 있다. 즉, 이들 소자들간에 스텝이 전혀 없으므로, 신호 라인(606) 및 소스 전극(604)을 접속하는 박막 상호접속 라인 및 게이트 라인(607) 및 게이트 전극(604b)을 접속하는 박막 상호접속 라인의 파손을 거의 완전하게 방지한다.
또한, 제4 실시예에 따르면, 박막 상호접속 라인(신호 라인(606) 및 게이트 라인(607)) 하의 후막 접착 패드(601)는 스페이서로서 기능한다. 그러므로, 소자 형성 기판이 유연한 경우라도, 전사시 아무리 높은 압력이 인가되더라도, 후막 접착 패드(601) 자체가 무너지지 않는다면, 전사되지 않을 박막 트랜지스터가 최종 기판에 접촉하지 않을 것이다. 이것은 선택적인 전사시 수율을 개선한다.
상기 설명한 바와 같이, 제4 실시예에 있어서, 후막 접착 패드의 스텝의 제거는 박막 상호접속 라인의 파손을 방지한다. 한편, 전사되지 않을 박막 트랜지스터가 박막 상호접속 라인 아래에 새롭게 제공된 후막 접착 패드에 전사되는 것을 방지하도록 주의해야 한다. 즉, 도 3a 내지 3e에 도시된 바와 같이, 소자 형성 기판 또는 중간 전사 기판 상에 가능한 최고의 밀도로 박막 트랜지스터를 압착하는 것은 효율을 개선한다. 그러나, 후막 접착 패드(601)가 박막 상호접속 라인 아래에 제공되는 경우에, 전사되지 않을 박막 트랜지스터가 상호접속 라인을 위한 후막 접착 패드에 전사될 가능성이 있다.
이러한 문제를 해결하기 위해, 본 발명자들은 소자 형성 기판 또는 중간 기판 상의 박막 트랜지스터의 배열을 발명했고, 박막 트랜지스터가 기판으로부터 전사되는 순서를 결정했다.
도 14a 내지 도 14d는 제4 실시예에서 박막 트랜지스터의 배열 및 전사 순서를 설명하는 것을 도와주는 개념도이다. 구체적으로는, 도 14a 내지 도 14c는 소자 형성 기판 상의 박막 트랜지스터 소자의 배열 및 최종 기판 상의 신호 라인(606) 및 게이트 라인(607)의 중첩 방식의 배열을 도시한 개념도이다.
단순화를 위해, 박막 트랜지스터가 액티브 매트릭스의 각 화소 영역에 4개의 트랜지스터가 형성되는 소자 형성 기판 또는 중간 전사 기판으로부터 4개의 최종 기판으로 소자로 전사되는 경우에 대해 설명된다.
도 14d에 도시된 바와 같이, 박막 트랜지스터(701, 도면에서 우측)간의 상호접속 라인이 없는 정렬 피치를 l이라고 하고, 교차된 상호접속 라인을 가지는 정렬 피치(도면의 좌측)를 L이라고 하자. 이들 피치는 신호 라인 방향이나 게이트 라인 방향으로는 변경되지 않는 것으로 나타난다.
제4 실시예에서, 후막 접착 패드가 박막 상호접속 라인 아래에 제공되는 경우, 상호접속 라인 부분에서의 후막 접착 패드의 폭을 박막 트랜지스터의 피치에부가하여 소자(701)가 후막 접착 패드에 접착되는 것을 방지할 필요가 있다. 그러므로, 수식 L>1이 유효하다.
더 단순화하기 위해, 박막 트랜지스터 소자(701)가 상호접속 라인의 폭을 부가함으로써 얻어지는 피치 L을 가지고서, 소자 형성 기판 상에 신호 라인 방향 및 게이트 라인 방향으로 배열된다.
이러한 배열에 있어서, 박막 트랜지스터 소자(701)가 임의의 순서로 선택적으로 전사되더라도, 후막 접착 패드가 소자(701)와 정렬된다면, 소자(701)는 상호접속 라인 부분에서 후막 접착 패드에 부착되지 않는다. 이 경우에, 소자 형성 기판 상의 소자들의 피치는 L이다.
예를 들면, 소자 a 및 소자 e는 제1 최종 기판으로 선택적으로 전사되고, 소자 b 및 소자 f는 제2 최종 기판으로 선택적으로 전사되며, 소자 c 및 소자 g는 제3 최종 기판에 선택적으로 전사되고, 소자 d 및 소자 h는 제4 최종 기판에 선택적으로 전사된다. 또한, 소자(701)는 임의의 다른 순서도 선택되어 최종 기판에 전사될 수도 있다.
이러한 방법은 선택적 전사에 매우 뛰어나다. 본 실시예에서는 소자(701)의 개수가 4개이지만, 소자의 개수는 게이트 라인 방향 및 신호 라인 방향으로 임의로 증가될 수 있다.
다음으로, 소자(701)의 배열 밀도를 더 개선하기 위해, 이들은 도 14b에 도시된 바와 같이 배열될 수 있다. 이 경우에, 게이트 라인 방향의 피치는 도 14a에서와 같이 L이고, 신호 라인 방향으로의 피치는 2개의 값 L 및 l을 취한다. 이들의 평균을 계산하면, (L+l)/2이고, 도 14a의 경우보다 더 작은 피치이다. 그러므로, 전사 기판 상의 소자의 집적도가 증가될 수 있다.
이 경우에도, 소자(701)가 적절한 순서로 선택되는 경우에, 트랜지스터 소자는 상호접속 라인 부분에서 후막 접착 패드에 부착되지 않을 것이다. 구체적으로는, 소자(701)는 이하의 순서로 전사된다. 소자 a 및 소자 e는 제1 최종 기판에 전사되고, 소자 d 및 소자 f는 제2 최종 기판에 전사되며, 소자 c 및 소자 g는 제3 최종 기판에 전사되고, 소자 d 및 소자 h는 제4 최종 기판에 전사된다. 도 14a에서와 같이 소자 개수에는 제한이 없다.
도 14c는 소자의 집적도를 더 개선하는 구체적인 예를 도시하고 있다. 이 경우에, 신호 라인 방향으로의 평균 피치는 도 14b와 같이 (L+l)/2이지만, 게이트 라인 방향으로의 배열이 개선되어 피치를 더 짧게 만든다. 구체적으로는, 도 14c에 도시된 바와 같이, 액티브 매트릭스 기판 상에서 상호접속 라인(606)의 배열 패턴을 변경하는 것은, 4개의 소자(701)의 셋트들 간의 하나의 피치가 l로 감소되도록 한다. 피치 l의 경우에, 상호접속 라인은 고려되지 않는다. 이 경우에, 평균 피치는 (3L+l)/4이다.
이러한 배열에 있어서, 소자 a 및 소자 e는 제1 최종 기판에 전사되고, 소자 b 및 소자 f는 제2 최종 기판에 전사되며, 소자 c 및 소자 g는 제3 최종 기판에 전사되고, 소자 d 및 소자 h는 제4 최종 기판에 이 순서대로 전사되어, 전사 시 상호접속 라인 부분에서 후막 접착 패드에 소자들이 부착되는 것을 방지한다. 도 14c의 경우에, 게이트 라인(607)의 방향으로의 피치가 l로 감소될 수 있는 소자 셋트의 개수는 하나로 제한된다. 신호 라인(606)의 방향으로의 소자 개수에는 제한이 없다.
이 경우에, 라인(606)의 피치는 라인(607)의 피치와 다르다. 그러나, 이들 상호접속 라인은 화소 전극이 박막 트랜지스터 상에 제공될 때 어느 곳에서나 제공될 수 있으므로, 피치의 차이는 큰 문제가 되지 않는다.
도 15a 및 도 15b는 제4 실시예의 액티브 매트릭스 기판 상에 후막 접착 패드의 또 다른 패턴 형성의 예를 도시한 투시 평면도이다. 도면에서, 도 13과 동일한 부분은 동일한 참조부호로 지칭되고, 그 상세한 설명은 생략한다.
도 13의 액티브 매트릭스 기판에서는, 후막 접착 패드(601)가 신호 라인(606) 및 게이트 라인(607) 양쪽 아래에 제공되는데 대해, 후막 접착 패드(601)가 도 15a에 도시된 바와 같이 신호 라인(606) 아래에만 형성될 수도 있다. 다르게는, 후막 접착 패드(601)가 도 15b에 도시된 바와 같이 게이트 라인(607)의 아래에만 형성될 수도 있다. 도 15a 및 도 15b에서도, 후막 접착 패드(601)의 경계는 단순화를 위해 해칭되어 있다.
도 15a에서, 신호 라인(606) 및 소스 전극(604a)을 위한 박막 상호접속 라인이 파손되는 것이 방지된다. 도 15b에서, 게이트 라인(607) 및 게이트 전극(604b)을 위한 박막 상호접속 라인은 파손되는 것이 방지된다. 도 15a에 도시된 바와 같이 후막 접착 패드 패턴을 이용함으로써, 신호 라인(606)만이 박막 트랜지스터와 접해 있도록 배치된다. 도 15b에 도시된 바와 같이 후막 접착 패드 패턴을 이용하는 것은, 게이트 라인(607)만이 박막 트랜지스터와 접하여 배치될 수 있게 한다.다른 상호접속 라인은 후막 접착 패드(601)의 측면에서 스텝을 교차하도록 형성된다. 이 경우에, 라인은 파손은 제1 실시예에서 설명한 바와 같이 후막 접착 패드(601)의 측면에 원하는 접촉각을 제공함으로써 방지될 수 있다. 또한, 후막 접착 패드(601)가 수직 상호접속 라인 또는 수평 상호접속 라인 중 어느 하나에만 대응하도록 제공되는 경우, 이것은 도 14a 내지 도 14d의 상기 언급한 후막 접착 패드 패턴으로부터 기인한 소자 배열에 대한 다른 방향(도 15a에서의 게이트 라인 방향 또는 도 15b에서의 신호 라인 방향)으로의 제한을 제거한다. 그러므로, 도 14a 내지 도 14d보다 훨씬 더 고집적도의 소자 배열이 소자 형성 기판 상에 실현될 수 있다.
(제5 실시예)
다음으로, 본 발명의 제5 실시예에 따라 복수개의 박막 트랜지스터 소자가 하나의 후막 접착 패드에 제공되는 액티브 매트릭스 기판이 설명된다.
도 16은 제5 실시예에 따른 액티브 매트릭스 기판의 평면 구성을 도시한 개념도이다. 도 17은 비교를 위해 통상의 액티브 매트릭스 기판의 평면 구성을 도시한 개념도이다.
상기 설명한 구성에서, 하나의 후막 접착 패드(902)가 하나의 화소(903)에 대해 제공된다. 패드(902) 상에, 박막 트랜지스터(901)가 배치된다. 그러나, 제5 실시예에서, 복수개의 박막 트랜지스터가 후막 접착 패드 상에 제공된다. 예를 들면, 도 16에 도시된 실시예에서, 후막 접착 패드(902)가 4개의 화소(903)에 제공된다. 패드(902) 상에는 4개의 박막 트랜지스터(901)가 제공된다.
일반적으로, 후막 접착 패드의 크기가 결정된 경우, 박막 트랜지스터가 패드로부터 돌출되지 않도록 여백 부분을 부가할 필요가 있다. 여백 부분은 도 16 및 17에서 x로 표시되어 있다.
도 17의 구성에서, 여백 부분 x가 박막 트랜지스터의 양측에서 필요하다. 그러므로, 박막 트랜지스터의 크기가 p인 경우, 후막 접착 패드(902)의 폭은 (2x+p)가 되어야 한다. 즉, 후막 접착 패드(902) 및 박막 트랜지스터(902)가 정사각형인 경우, 후막 접착 패드(902)의 면적은 약 (2x+p)2이다.
한편, 도 16의 구성에서, 박막 트랜지스터(901)의 한쪽만이 후막 접착 패드(902)의 에지로부터 돌출될 수 있다. 소자들간의 여백 부분이 w인 경우, 후막 접착 패드(902)의 폭은 (2x + 2p + w)이다. 동일한 후막 접착 패드에 전사되는 복수개의 박막 트랜지스터가 통합 형성되어 동시에 전사될 수 있으므로(또는 하나의 칩으로 합쳐져), 소자들간의 여백 부분은 거의 0으로 설계될 수 있다.
그러므로, 후막 접착 패드(90)의 폭은 (2x + 2p)이다. 트랜지스터 당 접착 패드 폭은 (x+p)이고, 박막 트랜지스터 당 접착 패드의 면적은 약(x+p)2이다.
제5 실시예에서, 도 17과 비교할 때, 후막 접착 패드(902)가 약{(x+p)/(2x+p)}2의 면적 정도로 작게 형성될 수 있다. 이것은 소자 형성 기판 상의 박막 트랜지스터의 집적도가 더 증가될 수 있다는 것을 의미한다. 그러므로, 많은 박막 트랜지스터 어레이 기판이 하나의 소자 형성 기판으로부터 형성될 수 있어, 비용을 감소시킨다.
또한, 복수개의 박막 트랜지스터(901)가 후막 접착 패드(902) 상에 배열되고, 신호 라인들 사이 및 화소 전극들 사이에서 평행하게 접속된다. 도 17 및 도 18에서, 참조부호 903은 화소 전극을, 904는 신호 라인을, 905는 게이트 라인을 각각 나타낸다.
도 18은 2개의 박막 트랜지스터(1001a, 1001b)가 후막 접착 패드(1002)에 제공되는 액티브 매트릭스 기판의 평면도이다. 이와 같이, 복수개의 박막 트랜지스터를 화소 전극(1003)과 평행하게 접속하는 것은, 2개의 박막 트랜지스터 중 하나가 전사 프로세스에서 전사되지 않거나 전사시 손상으로 인해 전기적 특성이 악화되는 경우라도, 나머지 박막 트랜지스터가 화소 전극(1003)에 전하를 기록할 수 있게 한다.
또한, 복수개의 트랜지스터들이 후막 접착 패드 상에서 직렬로 접속될 수 있다. 이 경우에, 박막 트랜지스터의 오프 저항이 증가되어, 오프 상태에서 화소 전극으로부터 박막 트랜지스터로의 누설 전류를 감소시킨다는 효과를 발휘한다.
도 19는 도 16의 구성의 구체적인 실시예를 도시한 것으로서, 후막 접착 패드(2002) 상에 통합되어 형성되는 4개의 박막 트랜지스터의 평면도이다. 도 20은 도 19의 라인 20-20에 따른 단면도이다.
제5 실시예에서, 후막 접착 패드(2002)는 기판(2001) 상에 형성된다. 패드 상에, 언더코트 층(2016), 게이트 전극(2003), 게이트 절연막(2004), 채널층(2005), n형 반도체 층(2006), 소스 전극(2007a), 및 드레인 전극(2007b)으로 만들어지는 박막 트랜지스터가 형성된다. 박막 트랜지스터의 게이트전극(2003)은 게이트 절연막(2004)에 만들어진 제1 관통 홀(2013)을 통해 게이트 라인(2008)에 접속된다.
소스 전극(2007a)은 제1 패시베이션 층(2009)에 만들어진 제2 관통 홀(2014)을 통해 신호 라인(2010)에 접속된다. 화소 전극(2012)은 제1 패시베이션 층(2009) 및 제2 패시베이션 층(2011)에 만들어진 제3 관통 홀(2015)을 통해 드레인 전극(2007b)에 접속된다.
제5 실시예에서, 상기 설명한 컴포넌트로 만들어지는 4개의 박막 트랜지스터가 후막 접착 패드(2002) 상에 형성된다. 이러한 구성은 인접하는 소스 전극 및 게이트 전극이 관통 홀(콘택트)을 공유하여 관통 홀의 개수를 감소시킨다는 것을 특징으로 한다. 구체적으로는, 통상의 개별적인 박막 트랜지스터에서는, 하나의 트랜지스터는 3개의 콘택트, 즉 게이트 전극 콘택트, 신호 라인 전극 콘택트, 및 화소 전극 콘택트를 필요로 한다. 그러므로, 4개의 트랜지스터들이 단지 옆으로 배열된 경우, 전체 12개의 관통 홀(콘택트)이 필요하다.
그러나, 제5 실시에에서 있어서, 공통 상호접속 라인에 접속된 전극은 공통 관통 홀을 통해 접속되므로, 관통 홀(콘택트)의 개수를 감소시킨다. 즉, 도 19의 구성에 있어서, 4개의 트랜지스터에 대해 8개의 관통 홀(콘택트)이 필요하므로, 트랜지스터 당 관통 홀(콘택트)의 개수를 2개로 감소시킨다.
이와 같이, 관통 홀(콘택트)의 배열에 필요한 면적은 크게 감소될 수 있다. 즉, 후막 접착 패드 상에 복수개의 박막 트랜지스터를 형성하는 것은 설계 여백 부분을 가지고서 더 높은 밀도를 실현한다. 또한, 제5 실시예와 같이 관통 홀(콘택트)을 공유하여 관통 홀의 개수를 줄이는 것은, 하나의 박막 트랜지스터에 의해 점유되는 면적이 감소되게 할 수 있으므로, 박막 트랜지스터를 훨씬 더 밀접하게 형성할 수 있게 한다.
제5 실시예에서는, 서로 인접하는 게이트 전극 및 소스 전극이 관통 홀(콘택트)을 통해 접속되지만, 다른 구성이 이용될 수도 있다. 예를 들면, 인접하는 박막 트랜지스터들의 게이트 전극만이 함께 합쳐져 관통 홀(콘택트)을 통해 나오고, 소스 전극들은 개별적인 관통 홀(콘택트)을 통해 나온다. 역으로, 인접하는 박막 트랜지스터의 소스 전극만이 함께 합쳐져 관통 홀(콘택트)을 통해 나오고, 게이트 전극들은 개별적인 관통 홀(콘택트)을 통해 나올 수도 있다.
제5 실시예는 제1 내지 제4 실시예와 조합될 수 있다. 구체적으로는, 제1 내지 제3 실시예와 같이, 원하는 접촉각을 후막 접착 패드의 측면에 주는 것은 스텝 파손으로 인한 박막 상호접속 라인의 파손을 방지한다. 제4 실시예와 같이, 후막 접착 패드상에 신호 라인 및 게이트 라인을 포함한 매트릭스 상호접속 라인을 제공하는 것은, 이들 라인이 박막 트랜지스터와 접하도록 함으로써, 스텝에 의해 야기되는 상호접속 라인의 파손을 방지한다.
본 발명은 제1 내지 제5 실시예로 제한되는 것은 아니다. 예를 들면, 본 발명의 액티브 매트릭스 기판은 액정 표시 장치로 한정되지 않고, 각 화소의 스위칭을 필요로하는 다양한 타입의 표시 장치에 적용될 수 있다.
도 21은 본 발명의 EL 표시 장치에 적용된 변형의 메인 부분의 평면 구성을 도시한 개념도이다. 이 변형에서, 2개의 박막 트랜지스터(1101a, 1101b)가 후막접착 패드(1102) 상에 제공된다. 제1 박막 트랜지스터(1101a)의 게이트 전극이 게이트 라인(1105)에 접속되고, 그 소스 전극이 제1 신호 라인(1104a)에 접속된다. 제2 박막 트랜지스터(1101b)의 게이트 전극이 제1 박막 트랜지스터의 드레인 전극에 접속되고, 그 소스 전극인 전원 라인(1104b)에 접속된다. 그 드레인 전극은 화소 전극(1103)에 접속된다. 그리고 나서, 유기 EL 발광 소자(1106)가 화소 전극(1103) 상에 형성된다.
화소에서, 유기 EL 발광 소자(1106)가 발광하도록 하려면, 신호가 특정 타이밍에 게이트 라인(1105)에 인가됨으로써, 제1 박막 트랜지스터(1101a)를 온(on) 상태로 절환시키며, 신호 라인(1104a)이 제2 박막 트랜지스터(1101b)의 게이트 전극에 전압을 인가시키도록 한다. 결과적으로, 전원 라인(1104b)은 제2 박막 트랜지스터(1101b) 및 화소 전극(1103)을 통해 전류를 유기 EL 부분(1106)에 공급한다. 이것은 유기 EL 부분(1106)이 발광하도록 한다.
변형에서, 유기 EL 소자(1106)는 표시 소자로서 이용되므로, 액정 표시 장치보다 더 밝은 화상을 제공할 수 있는 더 유연하고 더 가벼운 표시 장치를 저가에 제공할 수 있다.
또한, 변형에서도, 제1 내지 제3 실시예와 같이, 후막 접착 패드의 측면에 원하는 접촉각을 제공하는 것은 스텝 파손에 기인한 박막 상호접속 라인의 파손을 방지한다. 제4 실시예와 같이, 후막 접착 패드 상에 신호 라인 및 게이트 라인을 포함한 매트릭스 상호접속 라인을 제공하는 것은, 이들 라인들이 박막 트랜지스터와 접하게 하여, 스텝에 의해 야기되는 상호접속 라인의 파손을 방지한다.
본 발명의 표시 장치의 예로서 액정 표시 장치와 EL 표시 장치가 설명되었다. 본 발명의 표시 장치는 이들뿐만 아니라, LED 디스플레이를 포함하여 다양한 형태의 화소 스위칭을 필요로하는 다른 모든 표시 장치를 포함한다.
추가 장점 및 변형은 본 기술 분야의 숙련자라면 용이하게 만들 수 있다. 그러므로, 본 발명은 더 넓은 양태에서 특정 세부 사항 및 도시되고 설명된 대표 실시예들로 제한되지 않는다. 따라서, 첨부된 특허청구범위 및 그 등가에 의해 정의되는 일반적인 발명적 개념의 사상이나 범주로부터 벗어나지 않고서도 다양한 변형이 만들어질 수 있다.
상기 상세하게 설명한 바와 같이, 본 발명에 있어서, 단순한 전사 프로세스에 의해 복수개의 최종 기판 상에 뛰어난 특성을 가지는 박막 트랜지스터를 양호한 수율로 형성할 수 있다. 결과적으로, 거의 특성 결함이 없는 박막 트랜지스터 어레이가 플라스틱 기판과 같은 유연한 기판 상에 저가로 형성될 수 있으므로, 거의 표시 결함이 없고 양호한 화질을 제공하는 유연한 표시 장치가 저가로 제공될 수 있고, 따라서 상당한 산업적 장점을 제공한다.

Claims (20)

  1. 액티브 매트릭스 기판에 있어서,
    주면을 갖는 기판;
    유기 수지로 만들어지며, 상기 기판의 주면 상에 제공되고, 그 측면의 적어도 일부에서 상기 기판의 주면에 대해 90도 보다 작은 제1 접촉각을 갖는 경사 영역을 포함하는 후막 접착 패드;
    상기 후막 접착 패드 상에 제공되는 박막 액티브 소자; 및
    상기 박막 액티브 소자에 접속되고 상기 경사 영역을 통해 상기 기판상에 연장되는 박막 상호접속 라인 - 상기 후막 접착 패드의 막 두께는 상기 박막 상호접속 라인두께의 4배 이상임 -
    을 포함하는 액티브 매트릭스 기판.
  2. 제1항에 있어서,
    상기 후막 접착 패드의 측면의 상기 경사 영역 반대의 측면 일부에서의 기판의 주면에 대한 제2 접촉각은 상기 경사 영역의 상기 제1 접촉각보다 더 큰 액티브 매트릭스 기판.
  3. 제1항에 있어서,
    상기 제1 접촉각은 40도보다 크거나 같고 80보다 작거나 같은 액티브 매트릭스 기판.
  4. 제1항에 있어서,
    상기 박막 액티브 소자는 복수개의 전극을 갖는 복수개의 서브-액티브 소자를 포함하는 액티브 매트릭스 기판.
  5. 제4항에 있어서,
    상기 복수개의 서브-액티브 소자의 상기 복수개의 전극 중 적어도 하나는 상기 복수개의 서브 액티브 소자의 적어도 2개에 의해 공유되는 액티브 매트릭스 기판.
  6. 제5항에 있어서,
    상기 공유된 적어도 하나의 전극은 공통 콘택트를 통해 상기 박막 상호접속 라인에 접속되는 액티브 매트릭스 기판.
  7. 표시 장치에 있어서,
    제1항에 따른 액티브 매트릭스 기판; 및
    상기 액티브 매트릭스 기판 상에 형성되는 복수개의 표시 셀 - 상기 복수개의 표시 셀 각각은 상기 액티브 매트릭스 기판 상에 제공되는 상기 박막 액티브 소자에 의해 동작이 제어됨 -
    을 포함하는 표시 장치.
  8. 제7항에 있어서,
    상기 표시 셀은 액정 표시 셀 및 유기 EL 셀을 포함하는 그룹으로부터 선택된 한 종류의 셀을 포함하는 표시 장치.
  9. 액티브 매트릭스 기판에 있어서,
    기판;
    상기 기판 상에 제1 방향과 거의 평행하게 제공되는 복수개의 제1 박막 상호접속 라인;
    상기 기판 상에 제공되고, 각각이 상기 복수개의 제1 박막 상호접속 라인의 하나에 접속되는 복수개의 박막 액티브 소자;
    유기 수지로 만들어지고, 상기 복수개의 제1 박막 상호접속 라인 각각과 상기 기판 사이에 제공되는 복수개의 제1 후막 접착 패드; 및
    유기 수지로 만들어지고, 상기 복수개의 박막 액티브 소자 각각과 상기 기판 사이에 제공되며, 상기 제1 후막 접착 패드중 임의의 하나와 통합되어 형성되는 복수개의 제2 후막 접착 패드
    를 포함하는 액티브 매트릭스 기판.
  10. 제9항에 있어서,
    상기 기판 상에서 상기 제1 방향을 교차하는 제2 방향과 거의 평행으로 제공되는 복수개의 제2 박막 상호접속 라인; 및
    유기 수지로 만들어지고, 상기 복수개의 제2 박막 상호접속 라인 각각과 기판 사이에 제공되며, 상기 복수개의 제2 후막 접착 패드중 적어도 하나와 통합되어 형성되는 복수개의 제3 후막 접착 패드
    를 더 포함하는 액티브 매트릭스 기판.
  11. 제9항에 있어서,
    상기 복수개의 제2 후막 접착 패드 각각은, 그 측면의 적어도 일부에서, 상기 기판의 주면에 대해 90도보다 작은 제1 접촉각을 갖는 경사 영역을 포함하고,
    상기 복수개의 제1 박막 상호접속 라인은 상기 복수개의 박막 액티브 소자에 접속되고 상기 경사 영역을 통해 상기 기판 상으로 연장되며,
    상기 제2 후막 접착 패드의 막 두께는 상기 제1 박막 상호접속 라인두께의 4배 이상인 액티브 매트릭스 기판.
  12. 제11항에 있어서,
    상기 복수개의 제2 후막 접착 패드 각각의 측면의 상기 경사 영역의 반대측의 측면의 일부에서의 상기 기판의 주면에 대한 제2 접촉각은 상기 경사 영역의 상기 제1 접촉각보다 큰 액티브 매트릭스 기판.
  13. 제11항에 있어서,
    상기 제1 접촉각은 40도보다 크거나 같고 80도보다 작거나 같은 액티브 매트릭스 기판.
  14. 표시 장치에 있어서,
    제9항에 따른 액티브 매트릭스 기판; 및
    상기 액티브 매트릭스 기판 상에 형성되는 복수개의 표시 셀 - 상기 복수개의 표시 셀 각각은 상기 액티브 매트릭스 기판 상에 제공되는 상기 박막 액티브 소자 중 하나에 의해 동작이 제어됨 -
    을 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 표시 셀은 액정 표시 셀 및 유기 EL 셀을 포함하는 그룹으로부터 선택된 한 종류의 셀을 포함하는 표시 장치.
  16. 액티브 매트릭스 기판 제조 방법에 있어서,
    제1 기판 상에 복수개의 박막 액티브 소자를 형성하는 단계;
    상기 복수개의 박막 액티브 소자를 제2 기판으로 전사하는 단계;
    그 측면의 적어도 일부에서 제3 기판의 주면에 대해 90도보다 작은 접촉각을 가지는 경사 영역을 갖도록, 상기 제3 기판 상에 유기 수지로 만들어지는 복수개의후막 접착 패드를 형성하는 단계;
    상기 복수개의 박막 액티브 소자의 일부가 상기 복수개의 후막 접착 패드의 개별 패드들에 부착되도록 함으로써, 상기 제2 기판 상의 상기 복수개의 박막 액티브 소자의 일부를 상기 제3 기판 상으로 전사하는 단계; 및
    상기 제3 기판 상의 상기 박막 액티브 소자로부터 상기 경사 영역을 통해 상기 제3 기판으로 연장되는 상호접속 라인을 형성하는 단계
    를 포함하는 액티브 매트릭스 기판 제조 방법.
  17. 제16항에 있어서,
    상기 접촉각은 40도보다 크거나 같고 80도보다 작거나 같은 액티브 매트릭스 기판 제조 방법.
  18. 액티브 매트릭스 기판 제조 방법에 있어서,
    제1 기판 상에 복수개의 박막 액티브 소자를 형성하는 단계;
    상기 복수개의 박막 액티브 소자를 제2 기판 상으로 전사하는 단계;
    유기 수지로 만들어지는 복수개의 후막 접착 패드를 제3 기판 상에 형성하는 단계;
    상기 제2 기판 상으로 전사된 상기 복수개의 박막 액티브 소자의 일부가 상기 복수개의 후막 접착 패드의 개별 패드들과 접촉된 상태에서, 상기 제2 기판과 상기 제3 기판이 상대적으로 반대 방향으로 이동하도록 응력을 가함으로써, 상기박막 액티브 소자가 전사를 위해 상기 후막 접착 패드에 부착되도록 할 뿐만 아니라 상기 복수개의 후막 접착 패드 각각의 한 측면에서 상기 제3 기판의 주면에 대해 90도보다 작은 제1 접촉각을 가지는 경사 영역을 형성하는 단계; 및
    상기 제3 기판 상의 상기 복수개의 박막 액티브 소자로부터 상기 경사 영역을 통해 상기 제3 기판 상으로 연장되는 상호접속 라인을 형성하는 단계
    를 포함하는 액티브 매트릭스 기판 제조 방법.
  19. 제18항에 있어서,
    상기 경사 영역을 형성하는 단계는, 상기 복수개의 후막 접착 패드 각각의 측면의 상기 경사 영역의 반대의 측면 일부에 상기 제3 기판의 주면에 대한 제2 접촉각을 만드는 단계를 포함하고,
    상기 제2 접촉각은 상기 경사 영역의 상기 제1 접촉각보다 더 큰 액티브 매트릭스 기판 제조 방법.
  20. 제18항에 있어서,
    90도보다 작은 상기 제1 접촉각은 40도보다 크거나 같고 80도보다 작거나 같은 액티브 매트릭스 기판 제조 방법.
KR1020030019308A 2002-03-28 2003-03-27 액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치 KR100542534B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00091546 2002-03-28
JP2002091546A JP3980918B2 (ja) 2002-03-28 2002-03-28 アクティブマトリクス基板及びその製造方法、表示装置

Publications (2)

Publication Number Publication Date
KR20030078724A true KR20030078724A (ko) 2003-10-08
KR100542534B1 KR100542534B1 (ko) 2006-01-11

Family

ID=29236605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030019308A KR100542534B1 (ko) 2002-03-28 2003-03-27 액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치

Country Status (3)

Country Link
US (3) US6885030B2 (ko)
JP (1) JP3980918B2 (ko)
KR (1) KR100542534B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987383B1 (ko) * 2008-10-21 2010-10-12 삼성모바일디스플레이주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이 장치
KR101510580B1 (ko) * 2013-03-30 2015-04-08 센젠 오-필름 테크 컴퍼니 리미티드 도전성 필름, 도전성 필름 제조 방법, 및 도전성 필름을 구비하는 터치 스크린

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0711430B2 (ja) * 1985-09-13 1995-02-08 キヤノン電子株式会社 エンコ−ダ装置
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2005019571A (ja) * 2003-06-24 2005-01-20 Canon Inc チップの実装方法及び実装基板の製造装置
JP3946683B2 (ja) * 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4027914B2 (ja) * 2004-05-21 2007-12-26 株式会社半導体エネルギー研究所 照明装置及びそれを用いた機器
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7733441B2 (en) 2004-06-03 2010-06-08 Semiconductor Energy Labortory Co., Ltd. Organic electroluminescent lighting system provided with an insulating layer containing fluorescent material
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
WO2005122285A2 (en) 2004-06-04 2005-12-22 The Board Of Trustees Of The University Of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
CN101151544B (zh) 2005-03-28 2011-08-03 株式会社半导体能源研究所 半导体器件、其制造方法、及其测量方法
JP4857639B2 (ja) * 2005-07-27 2012-01-18 ソニー株式会社 表示装置及び表示装置の製造方法
WO2007055299A1 (en) * 2005-11-09 2007-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007157982A (ja) * 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
KR101814683B1 (ko) * 2006-09-06 2018-01-05 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 2차원 인장 가능하고 구부릴 수 있는 장치
KR101519038B1 (ko) 2007-01-17 2015-05-11 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린팅­기반 어셈블리에 의해 제조되는 광학 시스템
KR101318242B1 (ko) * 2007-01-26 2013-10-16 엘지디스플레이 주식회사 플렉서블 표시소자의 제조 방법
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
US7965961B2 (en) * 2007-07-13 2011-06-21 Eastman Kodak Company Printing of raised multidmensional toner by electography
JP2009188317A (ja) * 2008-02-08 2009-08-20 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US9289132B2 (en) 2008-10-07 2016-03-22 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
US8372726B2 (en) 2008-10-07 2013-02-12 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8796700B2 (en) * 2008-11-17 2014-08-05 Global Oled Technology Llc Emissive device with chiplets
US8183765B2 (en) * 2009-08-24 2012-05-22 Global Oled Technology Llc Controlling an electronic device using chiplets
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
WO2011067991A1 (ja) 2009-12-02 2011-06-09 シャープ株式会社 半導体装置およびその製造方法、表示装置
WO2011096265A1 (ja) * 2010-02-04 2011-08-11 シャープ株式会社 転写方法および半導体装置の製造方法並びに半導体装置
JP2012009420A (ja) 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 発光装置及び照明装置
WO2012014759A1 (en) 2010-07-26 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and manufacturing method of light-emitting device
US9442285B2 (en) 2011-01-14 2016-09-13 The Board Of Trustees Of The University Of Illinois Optical component array having adjustable curvature
JP2012220635A (ja) * 2011-04-06 2012-11-12 Sony Corp 表示装置および電子機器
WO2012158709A1 (en) 2011-05-16 2012-11-22 The Board Of Trustees Of The University Of Illinois Thermally managed led arrays assembled by printing
KR102000302B1 (ko) 2011-05-27 2019-07-15 엠씨10, 인크 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
WO2012173086A1 (ja) * 2011-06-15 2012-12-20 シャープ株式会社 半導体装置およびその製造方法
JP6001246B2 (ja) * 2011-09-01 2016-10-05 キヤノン・コンポーネンツ株式会社 半導体製造装置の製造方法
DE102012024599B4 (de) * 2011-12-20 2020-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Anordnung mit optisch transparenten und funktionalen Bauelementen
JP2013172028A (ja) * 2012-02-21 2013-09-02 Stanley Electric Co Ltd 半導体発光素子及び車両用灯具
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP2014138179A (ja) * 2013-01-18 2014-07-28 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタアレイ基板及び表示装置
KR102138719B1 (ko) * 2013-09-27 2020-07-28 인텔 코포레이션 인접한 영역들 위로의 층들의 침범을 제한하는 것을 포함한 선택적 화학 반응에 의한 작은 영역들 위에서의 재료 층들의 형성
EP3288012B1 (en) * 2015-04-20 2022-04-27 Pi-Crystal Incorporation Method for manufacturing active matrix array device, and active matrix array device manufactured thereby
KR102494986B1 (ko) * 2016-01-11 2023-02-03 삼성디스플레이 주식회사 폴더블 표시장치
KR20180007738A (ko) * 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
CN108091612B (zh) * 2017-12-07 2020-11-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
JPWO2021246450A1 (ko) * 2020-06-05 2021-12-09

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118441A (ja) 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
JPH0895062A (ja) 1994-09-27 1996-04-12 Casio Comput Co Ltd 液晶表示素子
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987383B1 (ko) * 2008-10-21 2010-10-12 삼성모바일디스플레이주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이 장치
KR101510580B1 (ko) * 2013-03-30 2015-04-08 센젠 오-필름 테크 컴퍼니 리미티드 도전성 필름, 도전성 필름 제조 방법, 및 도전성 필름을 구비하는 터치 스크린

Also Published As

Publication number Publication date
US7223632B2 (en) 2007-05-29
JP2003289136A (ja) 2003-10-10
US20030227584A1 (en) 2003-12-11
JP3980918B2 (ja) 2007-09-26
US6885030B2 (en) 2005-04-26
US20050167666A1 (en) 2005-08-04
KR100542534B1 (ko) 2006-01-11
US20050167665A1 (en) 2005-08-04
US7081642B2 (en) 2006-07-25

Similar Documents

Publication Publication Date Title
KR100542534B1 (ko) 액티브 매트릭스 기판, 그 제조 방법, 및 표시 장치
US6806918B2 (en) Active matrix substrate and method of manufacturing the same
JP3875130B2 (ja) 表示装置及びその製造方法
US6831725B2 (en) Display element having a seal member with UV curable and thermosetting resin layers and production method thereof
US8570479B2 (en) Liquid crystal electrooptical device
JP3738798B2 (ja) アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
US20050264176A1 (en) Active matrix substrate, method of manufacturing active matrix substrate, and intermediate transfer substrate for manufacturing active matrix substrate
JP4422648B2 (ja) 液晶表示装置およびその製造方法
JPH0990397A (ja) アクティブマトリクス基板およびそれを用いた表示装置
US20090303423A1 (en) Liquid crystal display and a method for manufacturing the same
US20060172470A1 (en) Method of manufacturing thin film element
JP2003330004A (ja) アクティブマトリクス型表示装置及びその製造方法
US6828657B2 (en) Active matrix substrate and method of manufacturing the same
JP2000122039A (ja) 液晶表示装置
JP4141927B2 (ja) フレキシブルマトリクス基板およびフレキシブル表示装置
JP2007036196A (ja) 薄膜トランジスター基板及びその製造方法
US20070052908A1 (en) Liquid crystal display and method for manufacturing the same
US20070057256A1 (en) Element forming substrate, active matrix substrate, and method of manufacturing the same
KR100467176B1 (ko) 액정표시장치용 어레이패널 및 그 제조방법
KR100878230B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2002108246A (ja) 樹脂基板を有する電子装置の製造方法および樹脂基板を有する液晶表示装置の製造方法
JP3332146B2 (ja) 液晶表示装置の製造方法
JP2004140121A (ja) 庇部支持型形状物の加工方法およびその加工方法を用いた半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee