KR20030070084A - 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 - Google Patents

집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 Download PDF

Info

Publication number
KR20030070084A
KR20030070084A KR10-2003-7008718A KR20037008718A KR20030070084A KR 20030070084 A KR20030070084 A KR 20030070084A KR 20037008718 A KR20037008718 A KR 20037008718A KR 20030070084 A KR20030070084 A KR 20030070084A
Authority
KR
South Korea
Prior art keywords
fuse
alloy
integrated circuit
circuit structure
layer
Prior art date
Application number
KR10-2003-7008718A
Other languages
English (en)
Other versions
KR100528743B1 (ko
Inventor
바스한스요아킴
Original Assignee
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 filed Critical 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Publication of KR20030070084A publication Critical patent/KR20030070084A/ko
Application granted granted Critical
Publication of KR100528743B1 publication Critical patent/KR100528743B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이후에 에너자이징 레이저에 의해 퓨즈를 끊었을 때, 산화 및 부식을 방지하고 Cu와 금속 라인 사이 및 Cu와 유전체 캡 사이의 인터페이스의 접착이 개선된 셀프 패시베이션 Cu-레이저 퓨즈를 포함하는 집적 회로 구조체에 있어서, 상기 퓨즈는 금속 라인과, 상기 금속 라인과 Cu-합금 시드층(seed-layer) 및 순수 Cu 층의 조합을 분리하는 라이너와, 상기 라이너를 둘러싸는 유전체와 상기 둘러싸는 유전체, 상기 라이너 및 상기 Cu-합금 시드층 및 순수 Cu 층의 조합상에 배치된 유전체 캡을 포함하되, 상기 퓨즈는 레이저 에너자이징 이후에 a) 개방된 Cu-퓨즈 표면상에 b) (i) 상기 Cu-합금 시드층과 상기 라이너 및 유전체 사이 (ii) 상기 순수 Cu층과 상기 유전체 캡 층 사이의 인터페이스내의 패시베이션 영역을 특징으로 하는 집적 회로 구조체.

Description

집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정{SELF-PASSIVATING CU LASER FUSE}
반도체의 일부로서 사용되는 종래의 레이저 퓨즈에 있어서, 종래의 기술은 순수 Cu의 퓨즈를 사용하는 것이다. 그러나, 이러한 사용하에서, 퓨즈는 부식 및 산화에 민감해서 퓨즈가 끊어지자 마자 Cu는 대기중에 노출된다.
그럼에도 불구하고, Cu-산화물 집적 방안에 있어서, 혁신적인 레이아웃 및 퓨즈의 설계(즉, W-바의 상부에서 퓨즈를 종단시키고, 퓨즈의 Cu-특성에 Cu 산화 및 부식을 포함시킴)에 의해 상기 문제를 해결할 수 있다.
이러한 혁신적인 레이아웃과 디자인의 접근 방안은, Cu/로우 k 금속에는 적용시킬 수 없으며, 이는 전형적인 로우 k 필드내의 습기 및 산소의 확산도가 높아서, 대머신(damascene) 피쳐의 측벽에서 선형 집적도가 낮기 때문에 Cu 퓨즈의 부식이 인접 Cu 배선으로 진행될 것이기 때문이다.
종래의 접근 방안의 대안은, 순수 Cu(퓨즈가 끊어지자 마자 Cu가 대기에 노출되어서 부식과 산화에 쉽게 반응하는)를 사용하는 대신에, Cu 금속상에 Al 퓨즈를 사용하는 것이다. 그러나, 이러한 대안의 접근 방안은 제조 공정에서 많은 추가적인 단계를 필요로 하기 때문에 비용이 많이 든다.
미국 특허 5,747,868 호에는 반도체 디바이스용 레이저 가용성 연결 구조체가 개시되어 있으며, 이는 복수의 레이저 가용성 연결부 - 각각의 가용성 연결부는 길이방향으로 연장된 연결부와 폭 방향을 따라서 연장된 연결부를 가지고 있음 - 와, 상기 레이저 가용성 연결부를 부합적으로 패시베이션하는 제 1 유전 층과, 각각의 레이저 가용성 연결부에 대해서, 그 각각의 레이저 가용성 연결부에 세로로 정렬되어 있는 제 1 유전층에 위치된 에칭 마스크 부재 - 상기 에칭 마스크 부재는 각각 길이 방향으로 연장된 마스크와 폭 방향으로 연장된 마스크를 가지고 있으며, 상기 마스크 폭은 각각의 가용성 연결부의 연결부 폭이상이며, 레이저의 최소 스폿 크기 이하임 - 와, 길이 방향으로 윈도우 주변부 - 상기 윈도우 주변부는 에칭 마스크의 폭 방향을 넘어서 연장함 - 를 넘어서 연장하는 에칭 마스크 부재를 포함한다.
집적 회로의 능동 회로상에 형성된 레이저 퓨즈 구조체가 미국 특허 제 5,986,319 호에 개시되어 있다. 이 집적 회로는 능동 회로와, 상기 능동 회로상에 놓인 제 1 절연층과, 상기 제 1 절연층상의 방어도 하나의 퓨즈를 포함하고 있는금속 퓨즈 층 - 상기 적어도 하나의 퓨즈는, 적어도 하나의 퓨즈를 구성하기 위해 사용되는 방사형 에너지의 빔 영역이 능동 회로를 덮도록 위치된 방사형 에너지 구성가능 퓨즈임 - 과, 상기 방사형 에너지가 상기 적어도 하나의 퓨즈에 직접 영향을 미치지 않도록 상기 능동 회로를 보호하기에 충분한 크기를 가진 제 1 다중 금속 보호 층과, 상기 제 1 다중 금속 보호층과 상기 적어도 하나의 퓨즈 사이의 제 2 절연층과, 상기 제 1 다중 금속 보호층하의 제 2 다중 금속 보호층 - 상기 제 1 및 제 2 다중 금속 보호층은 상기 방사형 에너지가 상기 적어도 하나의 퓨즈에 직접 영향을 미치지 않도록 능동 회로를 보호하기에 충분한 크기를 가짐 - 과, 상기 제 2 다중 금속 보호층상의 제 3 절연층 - 상기 제 3 절연층은 상기 제 1 다중 금속 보호층과 제 2 다중 금속 보호층 사이에 위치됨 - 을 포함한다.
미국 특허 제 5,622,608 호에는 내산화부 및 기판상의 전기적으로 도전성인 Cu 층을 마련하는 공정, 및 이어지는 어닐링 단계가 개시되어 있다. 어닐링 단계는 어닐링 시에 Cu 층의 표면에 금속 산화층을 제공한다.
마이크로 전자공학 애플리케이션에 사용되는 패시베이션된 Cu 도전층이 미국 특허 제 6,057,223 호에 개시되어 있으며, 여기서 형성된 Cu 도체가 마이크로 전자공학 디바이스내에 소자로서 포함된다. 마이크로 전자공학 기판의 표면에 금속층을 형성하고, 금속층상에 Cu 층을 형성하고, 금속층과 Cu층을 어닐링함으로서 도체가 형성된다. 어닐링 단계는 일부 금속층을 Cu 층을 통해서 확산시키고, 이 확산된 금속은 Cu층의 표면에 보호막을 형성한다. 결과적으로, 금속 산화층은 Cu 층을 패시베이션한다.
반도체 디바이스가 제조된 이후에, 집적 회로의 결함부를 잉여 부분으로 대치하는 잉여 방안을 실시하도록 반도체 디바이스의 동작을 변경하는 효율적인 방법으로, 레이저 퓨즈가 반도체의 일부로서 형성되는 종래의 반도체 제조 방법에 있어서, 퓨즈가 레이저 에너지에 의해 끊어지자 마자 Cu 레이저 퓨즈가 부식 및 산화되어서 Cu가 대기중에 노출되는 것을 방지할 필요가 있다.
본 발명은 Cu/로우 k 집적 방안을 제공하기 위해 Cu-합금 및 어닐링 단계를 사용함으로써 마련된 집적 회로 또는 반도체 디바이스내의 셀프 패시베이션 Cu 레이저 퓨즈에 관한 것이다. 이 셀프 패시베이션 Cu 재료는 또한 Cu-Cu 와이어 본딩에 사용될 수 있다.
도 1은 구리 합금을 포함한 레이저 퓨즈 소자를 포함한 반도체 디바이스를 도시한 도면,
도 2는 부식 및 산화를 방지하기 위해, 끊어진 퓨즈의 Cu-합금에 어닐링 단계를 실시해서 셀프 패시베이션 Cu-표면 및 라이너와 유전체 캡 층 사이의 인터페이스를 형성함으로써 형성된 패시베이션된 레이저 퓨즈 소자를 포함하는 본 발명의 반도체 디바이스를 도시하는 도면.
본 발명의 목적은 구리를 포함한 레이저 퓨즈 부분을 반도체 디바이스에 제공하는 것이며, 여기서 상기 구리는 레이저에 의한 에너자이징 동안 퓨즈가 끊어진 후에 쉽게 부식되지 않는다.
본 발명의 다른 목적은 구리를 포함한 레이저 퓨즈 부분을 반도체 디바이스에 제공하는 것이며, 여기서 상기 구리는 레이저 에너지에 의해 끊어져서 대기중에 노출된 후에도 쉽게 산화되지 않는다.
본 발명의 다른 목적은 퓨즈가 레이저 에너지에 의해 끊어져서 Cu가 대기중에 노출되었을 때, Cu-피쳐내에 Cu 산화 및 부식을 포함시키는 W-바의 상부의 퓨즈의 엔딩이 필요없는, 구리를 포함한 레이저 퓨즈 부분을 반도체 디바이스에 제공하는 것이다.
본 발명의 또 다른 목적은, Cu-퓨즈의 부식이 인접한 Cu 배선으로 진행되는 Cu/로우 k 금속이 레이저 에너지 주입시에 Cu-퓨즈의 부식 및 산화되지 않도록 제조된 레이저 퓨즈 부분을 반도체 디바이스에 제공하는 것이다.
본 발명에 따라서, 레이저 에너지가 인가되어서 퓨즈가 끊어진 후에, 라이너와 유전체 캡 사이에 Cu-합금을 패시베이션하고, 셀프-패시베이션 도펀트 다량 함유 층을 개방된 Cu 레이저 퓨즈 영역의 상부, 및 주위 금속 라이너 및 유전체 확산 장벽으로의 Cu-인터페이스에 제공함으로써, 퓨즈가 레이저 에너지에 의해 끊어진 반도체 디바이스의 Cu 레이저 퓨즈 부분의 부식 및 산화를 방지한다.
일반적으로, 본 발명의 설명에서, 반도체 디바이스의 Cu 함유 레이저 퓨즈 소자는 1) 유전체에 (듀얼) 대머신 구조체를 패터닝해서 퓨즈를 형성하는 단계와, 2) 금속 라이너를 증착하는 단계(PVD, CVD, 무전해도금(electroless) 등, 이 단계는 최적의 Cu-합금을 사용함으로써 선택 사항이 될 수 있음)와, 3) 최종 Cu-충진용 Cu-합금의 시드 층(seed-layer)을 증착하는 단계(PVD 또는 CVD 또는 다른 종래의공지된 방법)와, 4) 순수 Cu로 대머신 구조체를 충진하는 단계(전해 도금, CVD, 무전해도금, PVD 또는 다른 공지된 방법)와, 5) 저온(<200 C)에서 사전(pre)-CMP 어닐링을 수행해서 저저항성 Cu 막(더 큰 Cu 그레인)을 형성하는 단계 - 그러나, Cu 합금의 도펀트의 외부 확산은 아직 억제되고 있음 - 와, 6) Cu-과도 충진분(overfill)을 제거하기 위한 Cu-CMP 공정을 수행하는 단계 - 선형 CMP가 이어짐 - 와, 7) 유전체 캡 층의 증착(Cu 확산 장벽, Si-질화물, Blok 또는 다른 종래의 공지된 방법) 단계와, 8) 마지막 패시베이션층(산화물/질화물 또는 혼합물) 또는 공지된 다른 유전층을 증착하는 단계와, 9) 폴리이미드 또는 감광성 폴리이미드(PSP) 층을 증착하는 단계(선택)와, 10) 공지된 리소그래픽+에칭 공정을 사용해서 레이저 퓨즈의 상부의 유전체 캡 층 또는 마지막 패시베이션 층을 박형화하는 단계와, 11) 금속 퓨즈의 레이저 퓨징 단계(퓨징 공정 중에, 끊어진 Cu 퓨즈의 인접 주변 영역에 크레이터(crater)가 형성되고, Cu 퓨즈의 두 단부는 대기중에 노출됨)와, 12) 250℃-450℃ 사이의 온도(비활성 대기 중)에서 본딩된 칩을 어닐링함으로써, 개방 Cu-퓨즈 표면상 금속 라이너 및/또는 유전체 캡 층으로의 인터페이스상에 셀프 패시베이션 층을 형성하는 단계 - 상기 셀프 패시베이션 층은 개방된 단부 및 Cu 퓨즈의 매립된 부분을 산화 및 부식으로부터 보호함 - 를 포함한다.
도 1을 참조하면, 반도체 디바이스는, 금속 라이너(13)에 의해 본딩되고, 라이너(12)상에 위치된 Cu-합금(11)으로 이루어진 Cu-레이저 퓨즈(10)를 포함한다. Cu-레이저 퓨즈는 유전체(14)와 유전체 캡(15) 사이에 위치된다. 퓨즈를 절단하는 레이저 에너지는 아직 인가되지 않았다.
도 2로부터 알 수 있는 바와 같이, Cu-합금 레이저 퓨즈가 에너자이징 레이저에 의해 끊어진 이후에, 퓨즈 크레이터(20)가 형성되고, 그 이후에, 어닐링이 수행되어서, 개방된 Cu-레이저 퓨즈 영역의 상부 및 주변 금속 라이너와 유전체 확산 장벽으로의 Cu 인터페이스에 셀프 패시베이션 도펀트 다량 함유층을 형성한다. 주변 금속 라이너 및 유전체 확산 장벽으로의 셀프 패시베이션된 도펀트 다량 함유 Cu 인터페이스는 X로 표시되어 있고, X로 표시된 장벽에 의해 한정된 부분내는 Cu(16)이다. 도펀트 다량 함유 셀프 패시베이션층은 힐록(hillock) 구조체가 아니여서 Cu의 부식, 산화 및 반도체 디바이스 영역으로의 외부 확산을 방지한다.
일반적으로, Cu-합금은 Cu-Al, Cu-Mg, Cu-Li 및 다른 공지된 Cu-합금이 될 수 있으며, Cu-합금의 다른 성분에서 비 Cu 도핑 물질의 농도는 Cu-합금의 무게에 대해서, 약 0.1 내지 5.0%의 범위에 있을 것이다.
이 셀프-패시베이션 Cu-퓨즈는 Cu/로우 k 집적 방안 및 Cu-Cu 와이어 본딩에서 사용될 때, 특히 중요하다.
순수 Cu가 사용되어서, 퓨즈가 끊어지자 마자 Cu가 쉽게 산화되어서 대기중에 노출되는 현재 기술에서, Cu-산화물 집적 방안은 혁신적인 레이아웃 및 퓨즈의 설계(즉, W-바의 상부에서 퓨즈를 종단시키고, 퓨즈의 Cu-특성에 Cu 산화 및 부식을 포함시킴)를 사용함으로써 개선된다. 그러나, 이러한 레이아웃 주변 설계 접근 방식은 전형적인 로우 k 재료의 높은 습기 및 산소 확산성으로 인해서 Cu/로우 k-금속에서는 사용할 수 없다.
또한, 전형적인 Cu/로우 k 금속에서, 대머신 피쳐의 측벽에서의 열악한 라이너 집적도로 인해서 Cu-퓨즈의 부식은 인접 Cu 배선으로 진행한다.
비록 제시된 실시예 및 상세한 설명이 본 발명의 바람직하 실시예를 설명하기 위해 제공되지만, 당업자는 본 발명의 다양한 변화가 본 발명의 범주를 벗어남 없이 만들어질 수 있으며, 첨부된 청구의 범위에서 정의되어 있다는 것을 이해할 것이다.

Claims (15)

  1. 이후에 에너자이징 레이저에 의해 퓨즈를 끊었을 때, 산화 및 부식을 방지하고 Cu와 금속 라인 사이 및 Cu와 유전체 캡 사이의 인터페이스의 접착이 개선된 셀프 패시베이션 Cu-레이저 퓨즈를 포함하는 집적 회로 구조체에 있어서,
    상기 퓨즈는
    금속 라인과,
    상기 금속 라인과 Cu-합금 시드층(seed-layer) 및 순수 Cu 층의 조합을 분리하는 라이너와,
    상기 라이너를 둘러싸는 유전체와
    상기 둘러싸는 유전체, 상기 라이너 및 상기 Cu-합금 시드층 및 순수 Cu 층의 조합상에 배치된 유전체 캡을 포함하되,
    상기 퓨즈는 레이저 에너자이징 이후에
    a) 개방된 Cu-퓨즈 표면 상 및
    b) 상기 Cu-합금 시드층과 상기 라이너 및 유전체 사이와 상기 순수 Cu층과 상기 유전체 캡 층 사이의 인터페이스 내
    의 패시베이션 영역을 특징으로 하는
    집적 회로 구조체.
  2. 제 1 항에 있어서,
    산화물, 질화물 또는 질화물의 혼합물의 패시베이션층은 약 250℃ 내지 약 450℃의 온도로 어닐링되어서 상기 캡층상에 증착되는
    집적 회로 구조체.
  3. 제 2 항에 있어서,
    상기 패시베이션 영역 내의 도펀트는 상기 Cu-합금의 중량에 대해서 약 0.1 내지 5.0%의 범위에 있는
    집적 회로 구조체.
  4. 제 3 항에 있어서,
    상기 Cu-합금은 Cu-Al, Cu-Mg 및 Cu-Li로 구성되는 그룹으로부터 선택되는
    집적 회로 구조체.
  5. 제 4 항에 있어서,
    상기 Cu-합금은 Cu-Al인
    집적 회로 구조체.
  6. 제 4 항에 있어서,
    상기 Cu-합금은 Cu-Mg인
    집적 회로 구조체.
  7. 제 4 항에 있어서,
    상기 Cu-합금은 Cu-Li인
    집적 회로 구조체.
  8. 이후에 에너자이징 레이저에 의해 퓨즈를 끊었을 때, 산화 및 부식을 방지하고, Cu와 금속 라인 사이 및 Cu와 유전체 캡 사이의 인터페이스의 접착이 개선된 셀프 패시베이션된 Cu-레이저 퓨즈를 포함하는 집적 회로 구조체를 마련하는 공정에 있어서,
    a) 유전체내에 대머신 구조체를 패터닝해서 퓨즈를 형성하는 단계와,
    b) 금속 라이너를 증착하는 단계와,
    c) Cu-충진용 Cu-합금의 시드층을 증착하는 단계와,
    d) 순수 Cu로 대머신 구조체를 충진하는 단계와,
    e) 저온(<200℃)에서 사전(pre)-CMP 어닐링을 수행해서, 큰 Cu 그레인의 저저항성 Cu 막을 형성하는 단계 - 상기 Cu 합금의 도펀트의 외부 확산은 없음 - 와,
    f) Cu-과도 충진분(overfill)을 제거하기 위해 CMP Cu 공정을 수행하는 단계 - 선형 CMP가 이어짐 - 와,
    g) 유전체 캡 층의 증착 단계와,
    h) 산화물, 질화물 또는 질화물의 조합물로 구성되는 그룹으로부터 선택된 최종 패시베이션층을 증착하는 단계와,
    i) 상기 레이저 퓨즈의 상부의 상기 유전체 캡 층 또는 마지막 패시베이션층을 박형화하는 단계와,
    j) 상기 금속 퓨즈를 레이저 퓨징해서 끊어진 Cu 퓨즈의 주변 영역에 크레이터(crater)가 형성되는 단계와,
    k) 약 250℃ 내지 약 450℃ 사이의 온도에서 상기 퓨즈를 어닐링함으로써, 셀프 패시베이션 영역을 특징으로 하는 Cu 레이저 퓨즈를 형성하는 단계
    를 포함하는
    집적 회로 구조체를 마련하는 공정.
  9. 제 8 항에 있어서,
    상기 단계 b)는 상기 단계 c)에서의 Cu-합금의 시드층의 최적의 증착으로 생략되는
    집적 회로 구조체를 마련하는 공정.
  10. 제 8 항에 있어서,
    상기 단계 h)와 i)사이에, 폴리이미드 또는 감광성 폴리이미드(PSP)의 증착이 수행되는
    집적 회로 구조체를 마련하는 공정.
  11. 제 8 항에 있어서,
    상기 패시베이션 영역 내의 도펀트는 상기 Cu-합금의 중량에 대해서 약 0.1 내지 5.0%의 범위에 있는
    집적 회로 구조체를 마련하는 공정.
  12. 제 8 항에 있어서,
    상기 Cu-합금은 Cu-Al, Cu-Mg 및 Cu-Li로 구성되는 그룹으로부터 선택되는
    집적 회로 구조체를 마련하는 공정.
  13. 제 12 항에 있어서,
    상기 Cu-합금은 Cu-Al인
    집적 회로 구조체를 마련하는 공정.
  14. 제 12 항에 있어서,
    상기 Cu-합금은 Cu-Mg인
    집적 회로 구조체를 마련하는 공정.
  15. 제 12 항에 있어서,
    상기 Cu-합금은 Cu-Li인
    집적 회로 구조체를 마련하는 공정.
KR10-2003-7008718A 2000-12-28 2001-11-14 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 KR100528743B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/751,554 2000-12-28
US09/751,554 US6693343B2 (en) 2000-12-28 2000-12-28 Self-passivating Cu laser fuse
PCT/US2001/043902 WO2002054486A2 (en) 2000-12-28 2001-11-14 Self-passivating cu laser fuse

Publications (2)

Publication Number Publication Date
KR20030070084A true KR20030070084A (ko) 2003-08-27
KR100528743B1 KR100528743B1 (ko) 2005-11-15

Family

ID=25022520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7008718A KR100528743B1 (ko) 2000-12-28 2001-11-14 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정

Country Status (7)

Country Link
US (2) US6693343B2 (ko)
EP (1) EP1350269B8 (ko)
JP (1) JP3974039B2 (ko)
KR (1) KR100528743B1 (ko)
CN (1) CN100438012C (ko)
DE (1) DE60133772T2 (ko)
WO (1) WO2002054486A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051179B1 (ko) * 2009-08-24 2011-07-21 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274760B1 (ko) * 1998-04-30 2000-12-15 허영섭 헬리코박터 파이로리에 대한 구강면역제 및 그의 제조방법
US7190707B2 (en) * 2001-01-29 2007-03-13 Cymer, Inc. Gas discharge laser light source beam delivery unit
US6730982B2 (en) * 2001-03-30 2004-05-04 Infineon Technologies Ag FBEOL process for Cu metallizations free from Al-wirebond pads
US6873027B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same
US6876058B1 (en) * 2003-10-14 2005-04-05 International Business Machines Corporation Wiring protection element for laser deleted tungsten fuse
US20050286599A1 (en) * 2004-06-29 2005-12-29 Rafac Robert J Method and apparatus for gas discharge laser output light coherency reduction
US20060222034A1 (en) * 2005-03-31 2006-10-05 Cymer, Inc. 6 Khz and above gas discharge laser system
US20060258121A1 (en) * 2005-05-10 2006-11-16 Bing-Chang Wu Method of blowing the fuse structure
CN100390952C (zh) * 2005-05-27 2008-05-28 联华电子股份有限公司 切断熔丝结构的方法
KR100770696B1 (ko) * 2006-06-20 2007-10-29 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
US7834712B2 (en) * 2008-10-09 2010-11-16 Altera Corporation Techniques for providing option conductors to connect components in an oscillator circuit
CN102110640A (zh) * 2009-12-24 2011-06-29 北大方正集团有限公司 一种单铝的金属熔丝处理方法
US9082769B2 (en) 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
CN103137610B (zh) * 2011-11-25 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种微加热装置及形成方法
US8836124B2 (en) 2012-03-08 2014-09-16 International Business Machines Corporation Fuse and integrated conductor
DE102020204960A1 (de) 2020-04-20 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mikroelektronikvorrichtung
CN113151752A (zh) * 2021-04-10 2021-07-23 江西中晟金属有限公司 一种表面耐磨的铜杆及其生产方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5766379A (en) * 1995-06-07 1998-06-16 The Research Foundation Of State University Of New York Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US5622808A (en) * 1995-06-20 1997-04-22 Eastman Kodak Company Receiver for dye imbibition printing
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6268638B1 (en) * 1999-02-26 2001-07-31 International Business Machines Corporation Metal wire fuse structure with cavity
US6375159B2 (en) * 1999-04-30 2002-04-23 International Business Machines Corporation High laser absorption copper fuse and method for making the same
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links
US6498385B1 (en) * 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6455913B2 (en) * 2000-01-31 2002-09-24 United Microelectronics Corp. Copper fuse for integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051179B1 (ko) * 2009-08-24 2011-07-21 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성 방법

Also Published As

Publication number Publication date
JP2004517496A (ja) 2004-06-10
US6693343B2 (en) 2004-02-17
EP1350269B1 (en) 2008-04-23
JP3974039B2 (ja) 2007-09-12
WO2002054486A3 (en) 2003-02-06
DE60133772T2 (de) 2009-06-25
CN1502131A (zh) 2004-06-02
EP1350269B8 (en) 2008-07-09
WO2002054486A2 (en) 2002-07-11
CN100438012C (zh) 2008-11-26
US20040135230A1 (en) 2004-07-15
KR100528743B1 (ko) 2005-11-15
DE60133772D1 (de) 2008-06-05
US6844245B2 (en) 2005-01-18
US20020084507A1 (en) 2002-07-04
EP1350269A2 (en) 2003-10-08

Similar Documents

Publication Publication Date Title
US6730982B2 (en) FBEOL process for Cu metallizations free from Al-wirebond pads
US5731624A (en) Integrated pad and fuse structure for planar copper metallurgy
KR20030070084A (ko) 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정
US6033939A (en) Method for providing electrically fusible links in copper interconnection
TWI254350B (en) Fuse structure and method for making the same
US6864124B2 (en) Method of forming a fuse
CN1315166C (zh) 形成可熔断连接的方法
US7220663B2 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
CN103296007B (zh) 用于传导垫的保护层及其形成方法
US7999382B2 (en) Semiconductor device and fabrication method for the same
JPS61263216A (ja) 半導体デバイスおよびその製造方法
US6518643B2 (en) Tri-layer dielectric fuse cap for laser deletion
JP2007515057A (ja) 構造体及びレーザヒューズのプログラミング
US6346472B1 (en) Manufacturing method for semiconductor metalization barrier
JP3415387B2 (ja) 半導体装置およびその製造方法
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
US7163884B2 (en) Semiconductor device and fabrication method thereof
WO2003085735A1 (en) Beol process for cu metallizations free from al-wirebond pads
WO2001050528A1 (en) A backend process for fuse link opening
TW544699B (en) Method of forming a fuse
JP3014887B2 (ja) 半導体装置およびその製造方法
KR19990004934A (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee