KR100528743B1 - 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 - Google Patents

집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 Download PDF

Info

Publication number
KR100528743B1
KR100528743B1 KR10-2003-7008718A KR20037008718A KR100528743B1 KR 100528743 B1 KR100528743 B1 KR 100528743B1 KR 20037008718 A KR20037008718 A KR 20037008718A KR 100528743 B1 KR100528743 B1 KR 100528743B1
Authority
KR
South Korea
Prior art keywords
copper
fuse
dielectric
layer
laser
Prior art date
Application number
KR10-2003-7008718A
Other languages
English (en)
Other versions
KR20030070084A (ko
Inventor
바스한스요아킴
Original Assignee
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 filed Critical 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Publication of KR20030070084A publication Critical patent/KR20030070084A/ko
Application granted granted Critical
Publication of KR100528743B1 publication Critical patent/KR100528743B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이후에 에너자이징 레이저에 의해 퓨즈를 끊은 후에, 산화 및 부식을 방지하고 구리와 금속 라인 사이 그리고 구리와 유전체 캡 사이의 인터페이스의 접착이 개선된 셀프 패시베이션 구리-레이저 퓨즈를 포함하는 집적 회로 구조체로서, 이 퓨즈는 금속 라인과, 이 금속 라인과 구리-합금 시드층(seed-layer) 및 순수 구리층의 조합을 분리하는 라이너와, 라이너를 둘러싸는 유전체와, 둘러싸는 유전체, 라이너 및 구리-합금 시드층 및 순수 구리층의 조합 상에 배치된 유전체 캡을 포함하되, 퓨즈는 레이저 에너자이징 이후에 a) 개방된 구리-퓨즈 표면 상에 b) (i) 구리-합금 시드층과 라이너 및 유전체 사이에, 그리고 (ii) 순수 구리층과 상기 유전체 캡 층 사이의 인터페이스내의 패시베이션 영역을 특징으로 하는 집적 회로 구조체.

Description

집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정{SELF-PASSIVATING CU LASER FUSE}
본 발명은 구리/로우 k(Cu/low k) 집적 방법을 제공하기 위해 구리-합금을 사용하고 어닐링 단계에 의해 마련된 집적 회로 또는 반도체 장치내의 셀프 패시베이션 구리 포함 레이저 퓨즈에 관한 것이다. 이 셀프 패시베이션 구리 재료는 구리-구리 배선 본딩에도 사용될 수 있다.
반도체의 일부로서 사용되는 종래의 레이저 퓨즈에 있어서, 종래의 기술은 순수 구리의 퓨즈를 사용하는 것이다. 그러나, 이러한 순수 구리 퓨즈를 사용할 때, 퓨즈가 끊어져 구리가 대기 중에 노출되자마자, 순수 구리 퓨즈는 부식 및 산화되기가 매우 쉽다.
그러나, 구리-산화물 집적 방법으로, 퓨즈의 혁신적인 레이아웃 및 설계(즉, W-바의 상부에서 퓨즈를 종단시키고, 퓨즈의 구리 피쳐(Cu-features) 내로 구리 산화 및 부식을 포함시킴)에 의해 전술한 문제를 해결할 수 있다.
이러한 혁신적인 레이아웃과 설계의 접근 방법은, 구리/로우 k 금속에서는 적용시킬 수 없으며, 이는 전형적인 로우 k 필드내의 수분 및 산소의 확산도가 높아서, 대머신 피쳐(damascene features)의 측벽에서의 부족한 라이너(liner) 집적도로 인해 구리 퓨즈의 부식이 인접 구리 배선으로 진행될 것이기 때문이다.
종래의 접근 방법의 대안은, (퓨즈가 끊어져 구리가 대기에 노출되자마자 부식 및 산화되기가 매우 쉬운) 순수 구리를 사용하는 대신에, 구리 금속 상에 Al 퓨즈를 사용하는 것이다. 그러나, 이러한 대안적인 접근 방법은 제조 공정에서 많은 추가 단계들을 필요로 하기 때문에 비용이 많이 든다.
미국 특허 5,747,868호에는 반도체 장치용 레이저 퓨저블 링크 구조체( fusible links structure)가 개시되어 있으며, 이는 복수의 레이저 퓨저블 링크 - 각각의 퓨저블 링크는 길이 방향으로 연장되어 있는 링크 길이와, 폭 방향을 따라서 연장되어 있는 링크 폭을 가지고 있음 - 와, 레이저 퓨저블 링크를 동형으로 패시베이션하는 제 1 유전층과, 각각의 레이저 퓨저블 링크에 대해서, 그 각각의 레이저 퓨저블 링크 위에서 수직 방향으로 정렬되어 있는 제 1 유전층에 배열된 에칭 마스크 부재(etch mask members) - 각각의 에칭 마스크 부재는 길이 방향으로 연장되어 있는 마스크 길이와, 폭 방향으로 연장되어 있는 마스크 폭을 가지고 있으며, 마스크 폭은 각각의 퓨저블 링크의 링크 폭보다 크거나 같으며, 레이저의 최소 스폿 크기보다 작거나 같음 - 와, 윈도우 경계선이 에칭 마스크 부재의 길이 방향을 넘어서 연장되며, 윈도우 경계선이 에칭 마스크 부재의 폭 방향을 넘어서 연장되는 에칭 마스크 부재를 포함한다.
집적 회로의 능동 회로 상에 형성된 레이저 퓨즈 구조체가 미국 특허 제 5,986,319 호에 개시되어 있다. 집적 회로는 능동 회로와, 능동 회로상에 놓인 제 1 절연층과, 제 1 절연층 상의 적어도 하나의 퓨즈 - 적어도 하나의 퓨즈는, 적어도 하나의 퓨즈를 구성하기 위해 사용되는 복사 에너지의 빔 영역이 능동 회로를 포개도록 위치하는 복사 에너지 구성 가능 퓨즈임 - 를 포함하고 있는 금속 퓨즈층과, 적어도 하나의 퓨즈 아래에 놓이며, 복사 에너지가 적어도 하나의 퓨즈에 직접 영향을 미치지 않도록 능동 회로를 차폐하기에 충분한 크기를 가진 제 1 다중 금속 보호층과, 제 1 다중 금속 보호층과 적어도 하나의 퓨즈 사이의 제 2 절연층과, 제 1 다중 금속 보호층 하의 제 2 다중 금속 보호층 - 제 1 및 제 2 다중 금속 보호층은 복사 에너지가 적어도 하나의 퓨즈에 직접 영향을 미치지 않도록 능동 회로를 보호하기에 충분히 큰 크기를 가짐 - 과, 제 2 다중 금속 보호층 상의 제 3 절연층 - 제 3 절연층은 제 1 다중 금속 보호층과 제 2 다중 금속 보호층 사이에 위치함 - 을 포함한다.
미국 특허 제 5,622,608호에는 기판상에, 내산화성이며 전기적으로 도전성인 구리층을 마련하는 공정과 이어지는 어닐링 공정이 개시되어 있다. 어닐링 단계는 어닐링 시에 구리층의 표면에 금속 산화층을 제공하기 위한 것이다.
마이크로 전자 애플리케이션에 사용되는 패시베이션된 구리 도전층이 미국 특허 제 6,057,223호에 개시되어 있으며, 여기서는, 형성된 구리 도체가 마이크로 전자 장치 내에 구성요소로서 포함된다. 마이크로 전자 기판의 표면 상에 금속층을 형성하고, 금속층 상에 구리층을 형성하고, 금속층과 구리층을 어닐링함으로써 도체가 형성된다. 어닐링 단계는 일부 금속층을 구리층을 통해서 표면으로 확산시키고, 이 확산된 금속이 구리층의 표면에서 보호막을 형성하게 하기 위한 것이다. 결과적으로, 금속 산화층은 구리층을 패시베이션한다.
반도체 장치가 제조된 이후에, 반도체 장치의 동작을 변경하여 집적 회로의 결함부를 잉여 부분으로 대체하는 잉여 방법을 실행하는 효율적인 방법에서, 레이저 퓨즈가 반도체의 일부로서 형성되는 종래의 반도체 제조 방법에 있어서, 퓨즈가 레이저 에너지에 의해 끊어져서 구리가 대기 중에 노출되자마자 구리 레이저 퓨즈가 부식 및 산화되는 것을 방지할 필요가 있다.
도 1은 구리 포함 레이저 퓨즈 소자를 포함하는 반도체 장치를 도시한 도면,
도 2는 부식 및 산화를 방지하기 위해, 끊어진 퓨즈의 구리-합금에 어닐링 단계를 실행하여 셀프 패시베이션된 구리-표면, 및 라이너와 유전체 캡 층간의 인터페이스를 형성함으로써 형성된 패시베이션된 구리 포함 레이저 퓨즈 소자를 포함하는 본 발명의 반도체 장치를 도시하는 도면.
본 발명의 목적은 레이저에 의한 에너자이징 동안에 퓨즈가 끊어져 구리가 대기 중에 노출되자마자 구리가 쉽게 부식되는 것이 방지된 구리 포함 레이저 퓨즈부를 반도체 장치에 제공하는 것이다.
본 발명의 다른 목적은 퓨즈가 레이저 에너지에 의해 끊어져서 구리가 대기 중에 노출되자마자 구리가 쉽게 산화되는 것이 방지된 구리 포함 레이저 퓨즈부를 반도체 장치에 제공하는 것이다.
본 발명의 다른 목적은 퓨즈가 레이저 에너지에 의해 끊어져서 구리가 대기중에 노출되었을 때, W-바의 상부에서 퓨즈를 종단시켜 구리-피쳐 내에 구리 산화 및 부식을 포함시킬 필요가 없는, 구리 포함 레이저 퓨즈부를 반도체 장치에 제공하는 것이다.
본 발명의 또 다른 목적은, (대머신 피쳐의 측벽에서의 부족한 라이너 집적도로 인해) 구리-퓨즈의 부식이 인접한 구리 배선으로 진행되는 구리/로우 k 금속이 레이저 에너지 인가시에 구리-퓨즈가 부식 및 산화되지 않도록 제조된 구리/로우 k 금속 포함 레이저 퓨즈부를 반도체 장치에 제공하는 것이다.
본 발명에 따라서, 레이저 에너지가 인가되어서 퓨즈가 끊어진 후에, 라이너와 유전체 캡 사이에 구리-합금을 패시베이션하고, 셀프-패시베이션 도펀트 다량 함유층을 개방된 구리 포함 레이저 퓨즈 영역의 상부, 및 주위 금속 라이너 및 유전체 확산 장벽과의 구리-인터페이스에 제공함으로써, 퓨즈가 레이저 에너지에 의해 끊어진 반도체 장치의 구리 포함 레이저 퓨즈부의 부식 및 산화를 방지한다.
일반적으로, 본 발명의 문맥에서, 반도체 장치의 구리 포함 레이저 퓨즈 소자는 다음 처리 시퀀스: 1) 유전체에 (듀얼) 대머신 구조체를 패터닝해서 퓨즈를 형성하는 단계와, 2) 금속 라이너를 증착하는 단계(PVD, CVD, 무전해도금(electroless) 등 ― 이 단계는 최적의 구리-합금을 사용함으로써 선택 사항이 될 수 있음 ― 와, 3) 최종 구리-충진용 구리-합금의 시드 층(seed-layer)을 증착(PVD 또는 CVD 또는 다른 종래의 공지된 방법)하는 단계와, 4) 순수 구리로 대머신 구조체를 충진(전해 도금, CVD, 무전해도금, PVD 또는 다른 공지된 방법)하는 단계와, 5) 저온(<200 C)에서 사전-CMP(pre-CMP) 어닐링을 수행하여 저저항성 구리막(더 큰 구리 그레인)을 형성하는 단계 - 그러나, 여기서 구리 합금의 도펀트의 외부 확산은 아직 억제되고 있음 - 와, 6) 구리-CMP 공정을 수행하여 구리-과도 충진분(overfill)을 제거하는 단계 - 라이너 CMP가 이어짐 - 와, 7) 유전체 캡 층의 증착(구리 확산 장벽, Si-질화물, Blok 또는 다른 종래의 공지된 방법) 단계와, 8) 마지막 패시베이션층(산화물/질화물 또는 혼합물) 또는 공지된 다른 유전층을 증착하는 단계와, 9) 폴리이미드 또는 감광성 폴리이미드(PSP)층을 증착하는 (선택적) 단계와, 10) 공지된 리소그래픽+에칭 공정을 사용해서 구리 포함 레이저 퓨즈의 상부의 유전체 캡 층 또는 마지막 패시베이션 층을 박형화하는 단계와, 11) 구리 포함 레이저 퓨즈의 레이저 퓨징 단계(퓨징 공정 중에, 끊어진 구리 포함 레이저 퓨즈의 인접 주변 영역에 크레이터(crater)가 형성되고, 구리 포함 레이저 퓨즈의 두 단부는 대기중에 노출됨)와, 12) 250℃-450℃ 사이의 온도에서(비활성 환경에서) 본딩된 칩을 어닐링함으로써, 개방된 구리 포함 레이저 퓨즈 표면 상에 그리고 또한, 금속 라이너 및/또는 유전체 캡 층과의 인터페이스 상에 셀프 패시베이션층을 형성하는 단계 - 셀프 패시베이션층은 개방된 단부 및 구리 포함 레이저 퓨즈가 내장된 부분이 산화 및 부식되는 것을 방지함 - 에 의해 마련된다.
이제, 도 1을 참조하면, 반도체 장치는, 금속 라인(13)에 의해 본딩되는 라이너(12) 상에 위치하는 구리-합금(11)으로 이루어진 구리 포함 레이저 퓨즈(10)를 포함한다. 구리 포함 레이저 퓨즈는 유전체(14)와 유전체 캡(15) 사이에 위치한다. 퓨즈를 끊게 되는 레이저 에너지는 아직 인가되지 않았다.
도 2로부터 알 수 있는 바와 같이, 구리 포함 레이저 퓨즈가 에너자이징 레이저에 의해 끊어진 이후에, 퓨즈 크레이터(20)가 형성되고, 그 이후에, 어닐링이 수행되어서, 개방된 구리 포함 레이저 퓨즈 영역의 상부 및 둘러싸는 금속 라이너와 유전체 확산 장벽과의 구리 인터페이스에 셀프 패시베이션 도펀트 다량 함유층을 형성한다. 둘러싸는 금속 라이너 및 유전체 확산 장벽과의 셀프 패시베이션된 도펀트 다량 함유 구리 인터페이스는 X로 표시되어 있고, X로 표시된 경계로 제한된 부분 안은 구리(16)이다. 도펀트 다량 함유 셀프 패시베이션층은 힐록(hillock) 구조체가 없어서 구리의 부식, 산화 및 반도체 장치 영역 내로의 구리의 외부 확산을 방지한다.
일반적으로, 구리-합금은 구리-Al, 구리-Mg, 구리-Li 및 다른 공지된 구리-합금이 될 수 있으며, 구리-합금의 다른 성분 중 구리가 아닌 도핑 물질의 농도는 구리-합금의 중량의 약 0.1 내지 5.0%의 범위일 것이다.
이 셀프-패시베이션 구리 포함 레이저 퓨즈는 구리/로우 k 집적 방법 및 구리-구리 배선 본딩에서 사용될 때, 특히 중요하다.
순수 구리가 사용되어서, 퓨즈가 끊어져 구리가 대기 중에 노출되자마자 구리가 쉽게 부식 및 산화되는 현재 기술에서, 구리-산화물 집적 방법은 퓨즈의 혁신적인 레이아웃 및 설계(즉, W-바의 상부에서 퓨즈를 종단시키고, 이로써 퓨즈의 구리-피쳐내에 구리 산화 및 부식을 포함시킴)를 사용함으로써 개선된다. 그러나, 이러한 설계 및 레이아웃 접근 방법은 전형적인 로우 k 물질에서의 습도 및 산소의 고확산성으로 인해 구리/로우 k-금속에서는 사용할 수 없다.
또한, 전형적인 구리/로우 k 금속에서, 대머신 피쳐의 측벽에서의 부족한 라이너 집적도로 인해 구리 퓨즈의 부식은 인접 구리 배선으로 진행한다.
제시된 실시예 및 상세한 설명이 본 발명의 바람직한 실시예를 설명하기 위해 제공되지만, 당업자는 본 발명의 범주를 벗어나지 않는 본 발명의 다양한 변형예가 이루어질 수 있으며, 이러한 변형예가 첨부된 청구의 범위에서 정의된다는 것을 이해할 수 있을 것이다.

Claims (15)

  1. 내산화성 및 내부식성이며, 구리와 금속 라인 사이 및 구리와 유전체 캡 사이에 접착 인터페이스를 가진 레이저에 의해 끊어질 수 있는 구리 퓨즈(laser blowable copper fuse)를 포함하는 집적 회로 구조체로서,
    - 금속 라인과,
    - 상기 금속 라인상에 증착된 패터닝된 유전체 - 상기 유전체에는 대머신 구조체(damascene structure)가 형성되어 있음 - 와,
    - 상기 대머신 구조체로 상기 금속 라인 상에 증착된 금속 라이너와, 상기 금속 라이너 상에 증착된 구리 합금 시드층(copper alloy seed layer) 및 상기 구리 합금 시드층 상에 증착된 순수 구리층을 포함하는 구리 퓨즈 - 상기 구리 퓨즈는 상기 유전체로 둘러싸여 있음 - 와,
    - 상기 유전체 상에 그리고 구리 퓨즈 상에 증착된 유전체 캡을 포함하는
    집적 회로 구조체.
  2. 제 1 항에 있어서,
    상기 구리 합금 시드층은 구리-Al, 구리-Mg 및 구리-Li로 구성되는 그룹으로부터 선택되는
    집적 회로 구조체.
  3. 내산화성 및 내부식성이며, 구리와 금속 라인 사이와, 구리와 유전체 캡 사이에 접착 인터페이스를 가진 레이저에 의해 끊긴 구리 퓨즈(laser blown copper fuse)를 포함하는 집적 회로 구조체를 마련하는 공정으로서,
    a) 유전체 내에 대머신 구조체(damascene structure)를 패터닝하여 구리 퓨즈를 형성하는 단계와,
    b) 상기 패터닝된 대머신 구조체상에 금속 라이너(metallic liner)를 증착하는 단계와,
    c) 구리 충진용 구리 합금 시드층(copper alloy seed layer)을 상기 금속 라이너 상에 증착하는 단계와,
    d) 순수 구리로 상기 대머신 구조체를 충진하는 단계와,
    e) 200℃ 미만의 저온에서 어닐링을 수행해서, 큰 구리 그레인의 저저항성 구리 충진부를 형성하는 단계와,
    f) 상기 구리 충진부를 화학 기계적으로 폴리싱하여 구리 과도 충진분(overfill)을 제거하고, 상기 금속 라이너를 화학 기계적으로 폴리싱하는 단계와,
    g) 유전체 캡 층을 증착하는 단계와,
    h) 산화물, 질화물 또는 산화물 및 질화물의 조합으로 구성되는 그룹으로부터 선택된 최종 패시베이션층을 증착하는 단계와,
    i) 상기 구리 퓨즈의 상부의 상기 유전체 캡 층 또는 최종 패시베이션층을 박형화하는 단계와,
    j) 상기 구리 퓨즈를 레이저로 끊어서 상기 끊긴 구리 퓨즈의 주변 영역에 크레이터(crater)를 형성하는 단계와,
    k) 250℃ 내지 450℃ 사이의 온도로 상기 끊긴 구리 퓨즈를 어닐링하는 단계를 포함하는
    집적 회로 구조체를 마련하는 공정.
  4. 제 3 항에 있어서,
    상기 어닐링 단계 k)에서, 개방된 구리 퓨즈 영역의 상부, 및 상기 구리 합금 시드층과 상기 유전체 사이 그리고 상기 순수 구리층과 상기 유전체 캡 층 사이의 인터페이스에 패시베이션 영역이 형성되되, 상기 패시베이션 영역은 내산화성 및 내부식성의 보호 금속 산화물을 형성하는
    집적 회로 구조체를 마련하는 공정.
  5. 제 3 항에 있어서,
    상기 단계 h) 와 i)사이에 폴리이미드 또는 감광성 폴리이미드의 증착을 수행하는
    집적 회로 구조체를 마련하는 공정.
  6. 제 3 항에 있어서,
    상기 구리 합금의 다른 성분 중 구리가 아닌 도핑 물질은 상기 구리 합금의 중량의 0.1 내지 5.0% 사이의 범위로 상기 패시베이션 영역에 존재하는
    집적 회로 구조체를 마련하는 공정.
  7. 제 3 항에 있어서,
    상기 구리 합금은 구리-Al, 구리-Mg 및 구리-Li로 구성되는 그룹으로부터 선택되는
    집적 회로 구조체를 마련하는 공정.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR10-2003-7008718A 2000-12-28 2001-11-14 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정 KR100528743B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/751,554 2000-12-28
US09/751,554 US6693343B2 (en) 2000-12-28 2000-12-28 Self-passivating Cu laser fuse
PCT/US2001/043902 WO2002054486A2 (en) 2000-12-28 2001-11-14 Self-passivating cu laser fuse

Publications (2)

Publication Number Publication Date
KR20030070084A KR20030070084A (ko) 2003-08-27
KR100528743B1 true KR100528743B1 (ko) 2005-11-15

Family

ID=25022520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7008718A KR100528743B1 (ko) 2000-12-28 2001-11-14 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정

Country Status (7)

Country Link
US (2) US6693343B2 (ko)
EP (1) EP1350269B8 (ko)
JP (1) JP3974039B2 (ko)
KR (1) KR100528743B1 (ko)
CN (1) CN100438012C (ko)
DE (1) DE60133772T2 (ko)
WO (1) WO2002054486A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274760B1 (ko) * 1998-04-30 2000-12-15 허영섭 헬리코박터 파이로리에 대한 구강면역제 및 그의 제조방법
US7190707B2 (en) * 2001-01-29 2007-03-13 Cymer, Inc. Gas discharge laser light source beam delivery unit
US6730982B2 (en) * 2001-03-30 2004-05-04 Infineon Technologies Ag FBEOL process for Cu metallizations free from Al-wirebond pads
US6873027B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same
US6876058B1 (en) * 2003-10-14 2005-04-05 International Business Machines Corporation Wiring protection element for laser deleted tungsten fuse
US20050286599A1 (en) * 2004-06-29 2005-12-29 Rafac Robert J Method and apparatus for gas discharge laser output light coherency reduction
US20060222034A1 (en) * 2005-03-31 2006-10-05 Cymer, Inc. 6 Khz and above gas discharge laser system
US20060258121A1 (en) * 2005-05-10 2006-11-16 Bing-Chang Wu Method of blowing the fuse structure
CN100390952C (zh) * 2005-05-27 2008-05-28 联华电子股份有限公司 切断熔丝结构的方法
KR100770696B1 (ko) * 2006-06-20 2007-10-29 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
US7834712B2 (en) * 2008-10-09 2010-11-16 Altera Corporation Techniques for providing option conductors to connect components in an oscillator circuit
KR101051179B1 (ko) * 2009-08-24 2011-07-21 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성 방법
CN102110640A (zh) * 2009-12-24 2011-06-29 北大方正集团有限公司 一种单铝的金属熔丝处理方法
US9082769B2 (en) 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
CN103137610B (zh) * 2011-11-25 2015-07-08 中芯国际集成电路制造(上海)有限公司 一种微加热装置及形成方法
US8836124B2 (en) 2012-03-08 2014-09-16 International Business Machines Corporation Fuse and integrated conductor
DE102020204960A1 (de) 2020-04-20 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mikroelektronikvorrichtung
CN113151752A (zh) * 2021-04-10 2021-07-23 江西中晟金属有限公司 一种表面耐磨的铜杆及其生产方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
US5545927A (en) * 1995-05-12 1996-08-13 International Business Machines Corporation Capped copper electrical interconnects
US5766379A (en) * 1995-06-07 1998-06-16 The Research Foundation Of State University Of New York Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US5622808A (en) * 1995-06-20 1997-04-22 Eastman Kodak Company Receiver for dye imbibition printing
US5731624A (en) * 1996-06-28 1998-03-24 International Business Machines Corporation Integrated pad and fuse structure for planar copper metallurgy
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6268638B1 (en) * 1999-02-26 2001-07-31 International Business Machines Corporation Metal wire fuse structure with cavity
US6375159B2 (en) * 1999-04-30 2002-04-23 International Business Machines Corporation High laser absorption copper fuse and method for making the same
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links
US6498385B1 (en) * 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6455913B2 (en) * 2000-01-31 2002-09-24 United Microelectronics Corp. Copper fuse for integrated circuit

Also Published As

Publication number Publication date
US6693343B2 (en) 2004-02-17
EP1350269B1 (en) 2008-04-23
US6844245B2 (en) 2005-01-18
WO2002054486A2 (en) 2002-07-11
US20020084507A1 (en) 2002-07-04
WO2002054486A3 (en) 2003-02-06
CN1502131A (zh) 2004-06-02
DE60133772D1 (de) 2008-06-05
EP1350269B8 (en) 2008-07-09
KR20030070084A (ko) 2003-08-27
CN100438012C (zh) 2008-11-26
EP1350269A2 (en) 2003-10-08
DE60133772T2 (de) 2009-06-25
JP3974039B2 (ja) 2007-09-12
JP2004517496A (ja) 2004-06-10
US20040135230A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
KR100528743B1 (ko) 집적 회로 구조체 및 집적 회로 구조체를 마련하는 공정
KR100270592B1 (ko) 평면상의 구리 야금에 사용하기 위한 집적 패드 및 퓨즈 구조
US6730982B2 (en) FBEOL process for Cu metallizations free from Al-wirebond pads
US6124194A (en) Method of fabrication of anti-fuse integrated with dual damascene process
US7301216B2 (en) Fuse structure
US7981732B2 (en) Programming of laser fuse
TWI254350B (en) Fuse structure and method for making the same
US6706629B1 (en) Barrier-free copper interconnect
US7999382B2 (en) Semiconductor device and fabrication method for the same
JP3300328B2 (ja) フューズ・リンク構造およびその作製方法
US6518643B2 (en) Tri-layer dielectric fuse cap for laser deletion
JP3347057B2 (ja) 半導体装置
JP3415387B2 (ja) 半導体装置およびその製造方法
KR20090075883A (ko) 알루미늄 단자 금속층이 없는 금속화층 스택
US7163884B2 (en) Semiconductor device and fabrication method thereof
EP1490906A1 (en) Beol process for cu metallizations free from al-wirebond pads
KR19990004934A (ko) 반도체 장치의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee