KR20030056395A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20030056395A
KR20030056395A KR1020010086599A KR20010086599A KR20030056395A KR 20030056395 A KR20030056395 A KR 20030056395A KR 1020010086599 A KR1020010086599 A KR 1020010086599A KR 20010086599 A KR20010086599 A KR 20010086599A KR 20030056395 A KR20030056395 A KR 20030056395A
Authority
KR
South Korea
Prior art keywords
semiconductor device
nmos
photoresist pattern
polysilicon layer
region
Prior art date
Application number
KR1020010086599A
Other languages
English (en)
Other versions
KR100437615B1 (ko
Inventor
남기욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0086599A priority Critical patent/KR100437615B1/ko
Publication of KR20030056395A publication Critical patent/KR20030056395A/ko
Application granted granted Critical
Publication of KR100437615B1 publication Critical patent/KR100437615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판상에 폴리실리콘층을 형성하는 단계; 상기 제1 도전형 MOS지역에 프리도핑을 실시한후 상기 제1도전형 MOS지역과 제2도전형 MOS지역에 아닐링을 실시하는 단계; 상기 아닐링을 실시한후 형성되는 산화막을 인시튜로 제거하는 단계; 상기 반도체기판상에 감광막패턴을 형성하는 단계; 및 상기 감광막패턴을 마스크로 상기 폴리실리콘층을 패터닝하는 단계를 포함하여 구성된다.

Description

반도체소자의 제조방법{Method for fabricating semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 모스 디바이스의 게이트 패터닝시에 NMOS지역과 PMOS지역에 있는 폴리실리콘의 식각률을 동일화시킨 반도체소자의 제조방법에 관한 것이다.
지금까지 폴리실리콘 게이트 식각시에 사용되는 가스로 알려져 있는 종류인Cl2, HBr, O2, HeO2등의 공정가스를 플라즈마 식각 챔버내에 웨이퍼를 장착시킨 상태에서 주입한 상태에서 일정한 온도, 압력, 파워, 바이어스 등의 공정 매개변수를 형성시켜 웨이퍼에 증착된 폴리실리콘필름을 효과적으로 식각시키는 기술을 사용하였다.
이러한 관점에서, 종래기술에 따른 반도체소자의 제조방법을 도 1 내지 도 4를 참조하여 설명하면 다음과 같다.
도 1 내지 도 4는 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 단면도이다.
종래기술에 따른 반도체소자의 제조방법은, 도 1에 도시된 바와같이, 먼저 실리콘기판(11)상에 게이트산화막(13)을 증착한후 상기 게이트산화막(13)상에 폴리실리콘층(15)을 증착한다. 이때, 상기 게이트산화막(13)은 약 10 내지 100 Å 두께로 증착한다.
그다음, 도 2에 도시된 바와같이, 상기 폴리실리콘층(15)의 PMOS지역(15b)을 제외한 NMOS지역(15a)에 N+ 불순물을 이온주입하여 도핑시킨후 아닐링공정을 진행한다.
이어서, 도 3에 도시된 바와같이, 상기 NMOS지역(15a)과 PMOS지역(15b)상에 게이트영역을 한정하는 감광막패턴(17)을 각각 형성한다.
그다음, 도 4에 도시된 바와같이, 상기 감광막패턴(17)을 마스크로 플라즈마 에천트를 이용하여 건식식각하여 상기 NMOS지역(15a)과 PMOS지역(15b)을 패터닝한다.
그러나, 상기와 같은 종래기술에 의하면, 반도체공정중엔 NMOS 게이트전류 수행을 향상시키기 위하여 폴리실리콘층 증착후 NMOS영역에 프리도핑을 해 주게 되는데, 이때 도핑된 부분과 그렇지 않은 영역이 현재까지 알려진 가스조합으로 식각을 실시할 경우 도 4의 A에서와 같은 두 영역간 식각률의 급격한 차이가 있어 다른 매개변수로도 차이를 극복할 수 있는 부분이 없어 소자특성을 만족시킬 수 없는 문제점이 있었다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 프리도핑된 NMOS지역과 PMOS지역의 식각률을 동일화시켜 NMOS와 PMOS간 임계크기의 상이함을 줄여 소자영역의 데미지를 줄일 수 있고 소자마진을 증가 시킬 수 있는 반도체소자의 제조방법을 제공함에 그 목적이 있다.
도 1 내지 도 4는 종래기술에 따른 반도체소자의 제조방법을 설명하기 위한 공정별 단면도.
도 5 내지 도 7은 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정별 단면도.
[도면부호의설명]
21 : 반도체기판 23 : 게이트산화막
25 : 폴리실리콘층25a : NMOS지역
25b : PMOS지역27 : 감광막패턴
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 반도체 기판상에 폴리실리콘층을 형성하는 단계; 상기 제1도전형 MOS지역에 프리 도핑을 실시한후 상기 제1도전형 MOS지역과 제2도전형 MOS지역에 아닐링을 실시하는 단계; 상기 아닐링을 실시한후 형성되는 산화막을 인시튜로 제거하는 단계; 상기 반도체기판상에 감광막패턴을 형성하는 단계; 및 상기 감광막패턴을 마스크로 상기 폴리실리콘층을 패터닝하는 단계를 포함하여 구성되는 것을 특징 으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 5 내지 도 7은 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정단면도이다.
본 발명에 따른 반도체소자의 제조방법은, 도 5에 도시된 바와같이, 먼저 실리콘기판(21)상에 게이트산화막(23)을 증착한후 상기 게이트산화막(23)상에 폴리실리콘층(25)을 증착한다. 이때, 상기 게이트산화막(23)은 약 10 내지 100 Å 두께로 증착한다.
그다음, 상기 폴리실리콘층(25)의 PMOS지역(25b)을 제외한 NMOS지역(25a)에 N+ 불순물을 이온주입하여 도핑시킨후 아닐링공정을 진행한다. 이때, 아닐링공정을 통해 산화막이 형성된다.
이어서, 패턴 마스크용 감광막을 코팅하기 전에, 아닐링공정을 통해 형성되는 산화막을 제거하기 위해, 희석된 HF 스프레이 처리를 실시한후 인시튜로 감광물질(미도시)을 도포한다. 이때, 산화막을 제거하는 방법으로는, 감광막패턴을 형성하기 전에 인시튜로 희석된 HF 스프레이를 실시하는 공정, BOE 스프레이공정, 건식식각공정, CxFy가스 베이스 건식식각공정 중에서 어느 하나에 의해 이루어진다.
그다음, 도 6에 도시된 바와같이, 상기 감광물질(미도시)을 포토공정 및 현상공정에 의해 선택적으로 패터닝하여 감광막패턴(27)을 형성한다.
이어서, 도 7에 도시된 바와같이, 상기 감광막패턴(27)을 마스크로 상기NMOS지역(25a)과 PMOS지역(25b)을 패터닝한다.
한편, 본 발명의 다른 실시예로서, 폴리실리콘 게이트 식각전에 공정가스를 이용하여 산화막제거후 공정을 진행하면, NMOS와 PMOS간 도핑유무에 따라 폴리실리콘층 식각시 식각률의 차이가 심해지는 것을 방지하고, 게이트산화막의 폴리실리콘층 식각시에 마진을 증대시킬 수 있다.
즉, 본 발명의 다른 실시예는, 감광막패턴을 형성하는 단계까지는 이전과 동일하지만 이후 공정인 폴리실리콘층 패터닝시에 먼저, 1차로 플라즈마 식각소스인 O2/CF4가스를 이용하여 프리건식을 실시한후 플라즈마 식각소스 또는 O2/CxFy가스를 사용하여 폴리실리콘층을 식각한다.
또한편, 본 발명의 또다른 실시예로서, 상기 다른 실시예와 공정은 동일하게 진행되나, 그 순서에 있어 프리식각공정을 감광물질 도포전에 인시튜로 실시한다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 제조방법에 의하면, 감광막 코팅전에 인시튜로 희석된 HF 또는 공정가스를 이용하여, 프리도핑을 실시한후 아닐링에 의해 불균일하게 형성된 산화막을 제거한후 포토공정을 진행하므로써 NMOS와 PMOS간 도핑유무에 따라 폴리실리콘 식각시에 식각률의 차이가 심해지는 것을 방지할 수 있고, 게이트산화막의 폴리실리콘식각시에 마진을 증시시키는 효과가 있다.
또한, NMOS와 임계크기의 상이함을 줄여 소자데미지를 줄이는 효과와 함께 소자마진을 증가시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

  1. 반도체기판상에 폴리실리콘층을 형성하는 단계;
    상기 제1도전형 MOS지역에 프리도핑을 실시한후 상기 제1도전형 MOS지역과 제2도전형 MOS지역에 아닐링을 실시하는 단계;
    상기 아닐링을 실시한후 형성되는 산화막을 인시튜로 제거하는 단계;
    상기 반도체기판상에 감광막패턴을 형성하는 단계; 및
    상기 감광막패턴을 마스크로 상기 폴리실리콘층을 패터닝하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 인시튜로 산화막을 제거하는 단계는, 감광막패턴을 형성하기 전에 인시튜로 희석된 HF 스프레이를 실시하는 공정, BOE 스프레이공정, 건식식각공정, CxFy가스 베이스 건식식각공정 중에서 어느 하나에 의해 이루어지는 것을 특징으로하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 인시튜로 산화막을 제거하는 단계는, 감광막패턴 형성후 CxHyFz가스 베이스 건식식각공정 또는 플루오린 가스 베이스식각공정에 의해 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-2001-0086599A 2001-12-28 2001-12-28 반도체소자의 제조방법 KR100437615B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086599A KR100437615B1 (ko) 2001-12-28 2001-12-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0086599A KR100437615B1 (ko) 2001-12-28 2001-12-28 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030056395A true KR20030056395A (ko) 2003-07-04
KR100437615B1 KR100437615B1 (ko) 2004-06-30

Family

ID=32214593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0086599A KR100437615B1 (ko) 2001-12-28 2001-12-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100437615B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283636A (ja) * 1996-04-08 1997-10-31 Sony Corp 半導体装置の製造方法及び半導体装置
KR100230821B1 (ko) * 1997-05-31 1999-11-15 김영환 반도체소자의 듀얼게이트 제조방법
KR100298460B1 (ko) * 1999-05-18 2001-09-26 김영환 씨모스(ｃｍｏｓ)소자의 제조방법
KR100379543B1 (ko) * 2000-11-23 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR100437615B1 (ko) 2004-06-30

Similar Documents

Publication Publication Date Title
US6884733B1 (en) Use of amorphous carbon hard mask for gate patterning to eliminate requirement of poly re-oxidation
US7141460B2 (en) Method of forming trenches in a substrate by etching and trimming both hard mask and a photosensitive layers
EP1482541B1 (en) Method of photolithographically forming narrow transistor gate elements
US6878646B1 (en) Method to control critical dimension of a hard masked pattern
US7084071B1 (en) Use of multilayer amorphous carbon ARC stack to eliminate line warpage phenomenon
KR100451513B1 (ko) 반도체 소자의 콘택홀 형성 방법
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
KR100390040B1 (ko) 반도체소자의 듀얼게이트 제조방법
KR20000004483A (ko) 듀얼 게이트 산화막의 형성방법
KR100571629B1 (ko) 반도체 소자 제조 방법
KR20030056395A (ko) 반도체소자의 제조방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
US6989331B2 (en) Hard mask removal
KR101692119B1 (ko) 개선된 에칭 공정
EP1348233A1 (en) Method of dry etching an antireflection coating in semiconductor devices
KR100511907B1 (ko) 반도체 소자의 제조방법
KR100402102B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100398574B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
JP2002368213A (ja) 半導体装置の製造方法
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR100516771B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20050056355A (ko) 반도체 소자의 미세 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee