KR20030052821A - 반도체 소자용 금속막 증착장치 - Google Patents

Abstract

본 발명은 반도체 소자용 금속막 증착장치에 관한 것으로, 본 발명에서는 금속 증착공정에 투입된 웨이퍼의 하단부에 일련의 자성체를 더 배치하고, 이 자성체를 통해, "별도의 금속 타겟 배치", "금속 타겟의 형상 변경" 등과 같은 대폭적인 구조개선 없이도, 웨이퍼 특정 부위의 플라즈마 집진성 향상을 유도한다.

본 발명이 달성되는 경우, 금속 타겟의 부식현상 발생 부위에 대응되는 공정대상 웨이퍼의 특정 부위는 자성체의 작용을 기반으로, 증착되는 이온의 양을 보상받아, 금속 타겟의 부식현상 영향하에서도, 다른 영역과 동일한 금속 증착량을 나타낼 수 있으며, 그 결과, 최종 완성되는 금속막은 일정 수준 이상의 균일도를 유지할 수 있게 된다.

이처럼, 본 발명의 실시에 의해 최종 완성되는 금속막이 일정 수준 이상의 균일도를 유지하는 경우, 추후 형성되는 다른 레이어들 또한 양질의 균일도를 유지할 수 있게 되며, 결국, 최종 완성되는 반도체 소자는 일정 수준 이상의 품질을 유지할 수 있게 된다.

Description

반도체 소자용 금속막 증착장치{Apparatus of deposition a metal layer of a semiconductor device}

본 발명은 반도체 소자용 금속막 증착장치에 관한 것으로, 좀더 상세하게는 금속 증착공정에 투입된 웨이퍼의 하단부에 일련의 자성체를 더 배치하고, 이 자성체를 통해, "별도의 금속 타겟 배치", "금속 타겟의 형상 변경" 등과 같은 대폭적인 구조개선 없이도, 웨이퍼 특정 부위의 플라즈마 집진성 향상을 유도할 수 있는반도체 소자용 금속막 증착장치에 관한 것이다.

통상, 반도체 소자에는 여러 유형의 금속막들이 배치되며, 이 금속막들은 예컨대, 스퍼터링(Sputtering) 장치와 같은 전용 증작장치에 의해 형성되는 것이 일반적이다.

도 1에 도시된 바와 같이, 종래의 기술에 따른 금속막 증착장치는 크게, 프로세스 챔버(1)와, 이 프로세스 챔버(1)의 상부에 배치되는 타켓 홀더(7)와, 이 타겟 홀더(7)와 마주본 상태로, 프로세스 챔버(1)의 저부에 배치되는 웨이퍼 히터(4) 등의 조합으로 이루어진다. 이 경우, 타겟 홀더(7)는 일련의 금속 타겟(2)을 홀딩하는 역할을 수행하며, 웨이퍼 히터(4)는 금속막 증착 공정에 투입된 공정대상 웨이퍼(5)를 지지하는 역할을 수행한다.

이때, 도면에 도시된 바와 같이, 타겟 홀더(7) 및 이 타겟 홀더(7)에 의해 홀딩된 금속 타겟(2) 사이에는 예컨대, 영구자석, 전자석 등이 장착된 자성 플레이트(3)가 더 배치된다. 이러한 자성 플레이트(3)는 프로세스 챔버(1) 내부에 생성되는 플라즈마의 밀도 증가를 유도함으로써, 최종 완성되는 금속막이 일정 수준 이상의 품질을 보유할 수 있도록 하는 역할을 수행한다.

이러한 구성을 갖는 종래의 금속막 증착장치에서, 상술한 자성 플레이트(3)의 자석 장착부위 A는 다른 영역에 비해, 더 높은 전자 집중률을 보이는 바, 이 때문에, 해당 부위 A는 다른 영역에 비해, 필요이상의 전자 충돌효과를 나타내게 되며, 결국, 금속 타겟(2)의 자석 장착 대응 부위 A는 아래로 움푹 꺼지는 이른바, 부식현상(Erosion appearance)을 보이게 된다. 이러한 부식현상이 나타난 금속 타겟(2)의 해당 부위 A는 다른 영역에 비해, 타겟 물질의 양이 적어져, 증착되는 이온의 양이 적어지게 되며, 결국, 금속 타겟(2)의 부식현상 발생 부위 A에 대응되는 웨이퍼(5)의 특정 부위 B에는 다른 부위에 비해, 소량의 금속막이 증착될 수밖에 없게 된다.

이처럼, 웨이퍼의 특정 부위 B에 형성되는 금속막의 증착량이 급감하여, 최종 완성되는 금속막의 균일도가 저하되면, 추후에 형성되는 다른 레이어들 또한 양질의 균일도를 유지할 수 없게 되며, 결국, 최종 완성되는 반도체 소자는 일정 수준 이상의 품질을 유지할 수 없게 된다.

최근, 이러한 문제점을 해결하기 위한 일 방안으로, 도 2에 도시된 바와 같이, 공정대상 웨이퍼(5)의 일정부위, 예컨대, 공정대상 웨이퍼(5)의 에지 부위(Edge area)에 별도의 금속 타겟(6)을 더 배치하고, 이 별도의 금속 타겟(6)을 통해, 금속막의 증착량 저하를 보상함으로써, 최종 완성되는 금속막의 균일도 향상을 유도하는 방법이 강구되고 있다.

또한, 앞의 문제점을 해결하기 위한 다른 방안으로, 도 3에 도시된 바와 같이, 금속 타겟(2)의 모양을 예컨대, 종 형상(Bell shape)으로 개선하고, 이를 통해, 공정대상 웨이퍼(5) 에지부위의 금속막 증착량 저하를 보상함으로써, 최종 완성되는 금속막의 균일도 향상을 유도하는 방법이 강구되고 있다.

그러나, 앞의 별도 금속 타겟 시행방법의 경우, 해당 별도 금속 타겟(6)이 프로세스 챔버(1)의 내부 공간에 손쉽게 노출되기 때문에, 이의 노후화가 빠르게 진행되며, 이에 따라, 별도 금속 타겟(6)을 수시로 교체하여야 함으로써, 전체적인생산비용이 대폭 증가되는 또 다른 문제점을 유발한다.

또한, 금속 타겟 형상 변경 시행방법의 경우, 금속 타겟(2)의 대폭적인 형상변경이 불가피하게 이루어질 수밖에 없음으로써, 이 역시, 전체적인 생산비용이 대폭 증가되는 또 다른 문제점을 유발한다.

이러한 여러 가지 문제점들 때문에, 종래에서는 "금속막 균일도 저하문제"의 심각성을 깊이 인식하면서도 이에 대한 구체적인 대응방안을 마련하지 못하고 있는 실정이다.

따라서, 본 발명의 목적은 금속 증착공정에 투입된 웨이퍼의 하단부에 일련의 자성물체를 더 배치하고, 이 자성물체를 통해, 웨이퍼 특정 부위의 플라즈마 집진성을 향상시킴으로써, "별도의 금속 타겟 배치", "금속 타겟의 형상 변경" 등과 같은 대폭적인 구조개선 없이도, 웨이퍼 해당 부위의 금속막 증착량 저하를 보상할 수 있도록 유도하는데 있다.

본 발명의 다른 목적은 웨이퍼 특정 부위의 금속막 증착량 저하를 보상함으로써, 최종 완성되는 금속막의 균일도를 향상시키고, 이를 통해, 추후, 형성되는 레이어들의 균일도 향상을 보장함으로써, 최종 완성되는 반도체 소자의 품질을 일정 수준 이상으로 향상시키는데 있다.

본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.

도 1 내지 도 3은 종래의 기술에 따른 금속막 증착장치를 개념적으로 도시한 예시도.

도 4 및 도 5는 본 발명에 따른 반도체 소자용 금속막 증착장치를 개념적으로 도시한 예시도.

도 6은 본 발명에 따른 자성체지지 플레이트를 뒤집어 도시한 예시도.

도 7은 본 발명에 따른 자성체를 확도하여 도시한 예시도.

상기와 같은 목적을 달성하기 위하여 본 발명에서는 프로세스 챔버와, 이 프로세스 챔버 내부에 배치되며, 일련의 금속 타겟을 홀딩하는 타겟 홀더와, 이 타겟 홀더에 대향·배치되며, 공정대상 웨이퍼를 지지하는 웨이퍼 히터와, 공정대상 웨이퍼의 특정 영역에 대응된 상태로, 웨이퍼 히터의 일부에 장착되며, 해당 특정 영역의 플라즈마 집진성 향상을 유도하는 다수개의 자성체들을 포함하는 반도체 소자용 금속막 증착장치를 개시한다.

이하, 첨부된 도면을 참조하여, 본 발명에 따른 반도체 소자용 금속막 증착장치를 좀더 상세히 설명하면 다음과 같다.

도 4에 도시된 바와 같이, 본 발명에 따른 반도체 소자용 금속막 증착장치는 크게, 프로세스 챔버(10)와, 이 프로세스 챔버(10)의 상부에 배치되는 타켓 홀더(11)와, 이 타겟 홀더(11)와 마주본 상태로, 프로세스 챔버(11)의 저부에 배치되는 웨이퍼 히터(14) 등의 조합으로 이루어진다. 이 경우, 타겟 홀더(11)는 일련의 금속 타겟(13)을 홀딩하는 역할을 수행하며, 웨이퍼 히터(14)는 금속막 증착 공정에 투입된 공정대상 웨이퍼(5)를 안정적으로 지지하는 역할을 수행한다.

이때, 웨이퍼 히터(14)는 그 내부에 다수개의 열선(15)을 보유함으로써, 자신이 지지하고 있는 공정대상 웨이퍼(5)로 일정 온도의 열이 지속적으로 공급될 수 있도록 하고, 이를 통해, 전체적인 금속막 증착공정의 공정효율을 향상시키는 역할을 수행한다.

여기서, 도면에 도시된 바와 같이, 타겟 홀더(11) 및 이 타겟 홀더(11)에 의해 홀딩된 금속 타겟(13) 사이에는 예컨대, 영구자석, 전자석 등이 장착된 자성 플레이트(12)가 더 배치되며, 이러한 자성 플레이트(12)는 프로세스 챔버(11) 내부에 생성되는 플라즈마의 밀도 증가를 유도함으로써, 최종 완성되는 금속막이 일정 수준 이상의 품질을 보유할 수 있도록 하는 역할을 수행한다.

이러한 구성을 갖는 본 발명의 반도체 소자용 금속막 증착장치에서, 도면에 도시된 바와 같이, 웨이퍼 히터(14)의 일정부위, 예컨대, 웨이퍼 히터(14)의 저부에는 일련의 자성체지지 플레이트(18)가 배치되며, 이 자성체지지 플레이트(18)에는 예컨대, NdFeB계 영구자석 또는 Sm Base계 영구자석으로 이루어지는 다수개의 자성체들(19)이 착탈 가능하도록 장착된다.

이때, 각 자성체들(19)은 공정대상 웨이퍼(5)의 특정 영역, 예컨대, 금속막의 증착량 저하가 예상되는 영역에 장착되어, 해당 특정 영역의 플라즈마 집진성 향상을 유도하는 역할을 수행한다.

이 상태에서, 도 5에 도시된 바와 같이, 본격적인 금속막 증착공정이 진행되는 경우, 금속 타겟(13)이 보유하고 있던 금속이온들(I)은 공정대상 웨이퍼(5)쪽으로 강하게 날려, 증착 되는 바, 여기서, 상술한 바와 같이, 웨이퍼 히터(14)의 일정부위, 예컨대, 금속 타겟(13)의 부식현상 발생 부위 C에 대응되는 공정대상 웨이퍼(5)의 특정 부위 D의 아래쪽에는 자성체지지 플레이트(18)에 의해 지지되는 다수개의 자성체들(19)이 더 배치되기 때문에, 공정대상 웨이퍼(5)의 해당 부위 D는 다른 영역에 비해 향상된 플라즈마 집진성을 나타낼 수 있으며, 그 결과, 금속 타겟(13)으로부터 공정대상 웨이퍼(5)쪽으로 날리는 금속이온들(I)은 공정대상 웨이퍼(5)의 해당 부위 D에 집중적으로 증착될 수 있게 된다.

요컨대, 본 발명이 달성되는 경우, 금속 타겟(13)의 부식현상 발생 부위 C에 대응되는 공정대상 웨이퍼(5)의 특정 부위 D는 자성체(19)의 작용을 기반으로, 증착되는 이온(I)의 양을 보상받음으로써, 금속 타겟(13)의 부식현상 영향하에서도, 다른 영역과 동일한 금속 증착량을 나타낼 수 있으며, 그 결과, 최종 완성되는 금속막은 일정 수준 이상의 균일도를 유지할 수 있게 된다.

이처럼, 본 발명의 실시에 의해 최종 완성되는 금속막이 일정 수준 이상의 균일도를 유지하는 경우, 추후 형성되는 다른 레이어들 또한 양질의 균일도를 유지할 수 있게 되며, 결국, 최종 완성되는 반도체 소자는 일정 수준 이상의 품질을 유지할 수 있게 된다.

이때, 도 6에 도시된 바와 같이, 본 발명의 자성체지지 플레이트(18)에는 다수개의 자성체 지지홈들(18a)이 더 배치되며, 이 자성체 지지홈들(18a)은 앞서 언급한 자성체들(19)을 착탈 가능하게 안정적으로 지지하는 역할을 수행한다.

이 상태에서, 본 발명에서는 상황에 따라, 자성체들(19)의 장착위치를 수시로 변경함으로써, 공정대상 웨이퍼(5)의 균일도 보상위치가 금속 타겟(13)의 부식현상 발생부위에 맞추어 탄력적으로 변경될 수 있도록 한다.

이때, 앞서 언급한 도 4 및 도 5에 도시된 바와 같이, 웨이퍼 히터(14) 및 자성체지지 플레이트(18) 사이에는 예컨대, 세라믹 재질을 갖는 냉각 플레이트(16)가 더 배치된다. 이 경우, 냉각 플레이트(16)의 일면, 예컨대, 냉각 플레이트(16)의 내면에는 냉각 플레이트(16)의 본체를 감아도는 다수개의 냉각수 공급관(17)이더 배치되며, 이 냉각수 공급관(17)으로는 일정 온도 이하의 냉각수가 지속적으로 플로우 된다.

상술한 바와 같이, 본 발명의 경우, 웨이퍼 히터(14) 후면에는 다수개의 자성체들(19)이 더 배치되기 때문에, 만약, 별도의 조치가 취해지지 않으면, 웨이퍼 히터(14)로부터 출력된 열이 각 자성체들(19)로 전달되어, 해당 자성체들(19)이 손상되는 문제점은 물론, 각 자성체들(19)의 자화값이 크게 떨어지는 문제점이 야기될 수 있다.

본 발명에서는 이러한 문제점을 미리 감안하여, 도면에 도시된 바와 같이, 웨이퍼 히터(14) 및 자성체지지 플레이트(18) 사이에 세라믹 재질을 갖으면서, 냉각수가 지속적으로 플로우되는 냉각 플레이트(16)를 더 배치하고, 이를 통해, 웨이퍼 히터(14)로부터 출력된 열이 각 자성체들(19)로 전달되지 못하도록 방해 함으로써, 자성체들(19)의 손상, 자성체들(19)의 자화값 저하 등의 문제점을 미리 차단시킨다. 결국, 이러한 냉각 플레이트(16)의 작용에 의해, 본 발명의 자성체들(19)은 웨이퍼 히터(14)의 배치에도 불구하고, 정상적인 기능을 장시간 유지할 수 있게 된다.

이때, 도 7에 도시된 바와 같이, 본 발명의 자성체들(19)은 테두리 부위(19a,19c)가 N극을 형성하고, 가운데 부위(19b)가 S극을 형성하는 구조를 취한다. 이 경우, 자성체들(19)의 자성 플럭스(Magnetic flux)는 플라즈마의 집진방향과 동일하게, 자성체(19)의 가운데를 향하게 되며, 결국, 본 발명의 자성체들(19)은 자신에게 부여된 플라즈마 집진성 향상기능을 좀더 양호하게 수행할 수 있게 된다.

이상에서 상세히 설명한 바와 같이, 본 발명에서는 금속 증착공정에 투입된 웨이퍼의 하단부에 일련의 자성체를 더 배치하고, 이 자성체를 통해, "별도의 금속 타겟 배치", "금속 타겟의 형상 변경" 등과 같은 대폭적인 구조개선 없이도, 웨이퍼 특정 부위의 플라즈마 집진성 향상을 유도한다.

본 발명이 달성되는 경우, 금속 타겟의 부식현상 발생 부위에 대응되는 공정대상 웨이퍼의 특정 부위는 자성체의 작용을 기반으로, 증착되는 이온의 양을 보상받아, 금속 타겟의 부식현상 영향하에서도, 다른 영역과 동일한 금속 증착량을 나타낼 수 있으며, 그 결과, 최종 완성되는 금속막은 일정 수준 이상의 균일도를 유지할 수 있게 된다.

이처럼, 본 발명의 실시에 의해 최종 완성되는 금속막이 일정 수준 이상의 균일도를 유지하는 경우, 추후 형성되는 다른 레이어들 또한 양질의 균일도를 유지할 수 있게 되며, 결국, 최종 완성되는 반도체 소자는 일정 수준 이상의 품질을 유지할 수 있게 된다.

앞에서, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.

이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.

Claims (5)

1. 프로세스 챔버와;

   상기 프로세스 챔버 내부에 배치되며, 일련의 금속 타겟을 홀딩하는 타겟 홀더와;

   상기 타겟 홀더에 대향·배치되며, 공정대상 웨이퍼를 지지하는 웨이퍼 히터와;

   상기 공정대상 웨이퍼의 특정 영역에 대응된 상태로, 상기 웨이퍼 히터의 일부에 장착되며, 해당 특정 영역의 플라즈마 집진성 향상을 유도하는 다수개의 자성체들을 포함하는 것을 특징으로 하는 반도체 소자용 금속막 증착장치.
2. 제 1 항에 있어서, 상기 웨이퍼 히터의 저부에는 상기 자성체들을 착탈 가능하도록 지지하기 위한 자성체 지지 플레이트가 더 배치되는 것을 특징으로 하는 반도체 소자용 금속막 증착장치.
3. 제 1 항에 있어서, 상기 웨이퍼 히터 및 자성체들 사이에는 상기 웨이퍼 히터로부터 전달되는 열을 차단하기 위한 냉각 플레이트가 더 배치되는 것을 특징으로 하는 반도체 소자용 금속막 증착장치.
4. 제 1 항에 있어서, 상기 자성체들은 테두리 부위가 N극을 형성하고, 가운데부위가 S극을 형성하는 것을 특징으로 하는 반도체 소자용 금속막 증착장치.
5. 제 1 항에 있어서, 상기 자성체들은 NdFeB계 영구자석 또는 Sm Base계 영구자석으로 이루어지는 것을 특징으로 하는 반도체 소자용 금속막 증착장치.