KR20030052098A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20030052098A
KR20030052098A KR1020010081917A KR20010081917A KR20030052098A KR 20030052098 A KR20030052098 A KR 20030052098A KR 1020010081917 A KR1020010081917 A KR 1020010081917A KR 20010081917 A KR20010081917 A KR 20010081917A KR 20030052098 A KR20030052098 A KR 20030052098A
Authority
KR
South Korea
Prior art keywords
gate electrode
layer
semiconductor device
polycrystalline silicon
cleaning process
Prior art date
Application number
KR1020010081917A
Other languages
English (en)
Inventor
김남성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010081917A priority Critical patent/KR20030052098A/ko
Publication of KR20030052098A publication Critical patent/KR20030052098A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다결정 실리콘층/텅스텐(W)층의 적층 구조의 게이트 전극을 형성한 후 NH4F가 포함된 솔벤트(Solvent)를 사용한 세정 공정을 진행하므로, 상기 세정 공정에 의해 상기 텅스텐층이 부식되지 않고 상기 게이트 전극 형성 공정 시 발생되는 부산물을 제거하여 상기 게이트 전극 에지(Edge)부의 계면 특성과 핫 캐리어 이뮤너티(Hot carrier Immunity)가 증가되고 GIDL(Gate Induced Drain Leakage)이 감소하므로 소자의 리텐션(Retention) 시간을 증가시켜 소자의 특성, 수율 및 신뢰성을 향상시키는 특징이 있다.

Description

반도체 소자의 제조 방법{Method for manufacturing a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 다결정 실리콘층/텅스텐(W)층의 적층 구조의 게이트 전극을 형성한 후 NH4F가 포함된 솔벤트(Solvent)를 사용한 세정 공정을 진행하여 소자의 특성, 수율 및 신뢰성을향상시키는 반도체 소자의 제조 방법에 관한 것이다.
도 1a와 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(11)상에 산화막(13), 다결정 실리콘층(15), 텅스텐층(17) 및 하드 마스크(Hard mask)층인 질화막(19)을 순차적으로 형성한다.
도 1b를 참조하면, 상기 텅스텐층(17) 상에 감광막(도시하지 않음)을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 질화막(19), 텅스텐층(17), 다결정 실리콘층(15) 및 산화막(13)을 식각하여 상기 다결정 실리콘층(15)/텅스텐층(17)의 적층 구조의 게이트 전극을 형성하고 상기 감광막을 제거한다.
그 후, 상기 게이트 전극의 형성 공정 시 발생되는 부산물(A)을 제거하기 위하여 상기 게이트 전극을 포함한 전면에 H2O2가 포함된 솔벤트를 사용한 세정 공정을 진행한다.
그러나 반도체 소자 및 그의 제조 방법은 다결정 실리콘층/텅스텐층의 적층 구조의 게이트 전극을 형성한 후 H2O2가 포함된 솔벤트를 사용한 세정 공정을 진행할 경우 상기 텅스텐층이 부식되기 때문에 상기 세정 공정을 할 수 없어 상기 게이트 전극의 형성 공정 시 발생되는 부산물을 제거하지 못하므로 소자의 수율 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 다결정 실리콘층/텅스텐층의 적층 구조의 게이트 전극을 형성한 후 NH4F가 포함된 솔벤트를 사용한 세정 공정을 진행하므로, 상기 세정 공정에 의해 상기 텅스텐층이 부식되지 않고 상기 게이트 전극 형성 공정 시 발생되는 부산물을 제거하는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a와 도 1b는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11, 31 : 반도체 기판13, 33 : 산화막
15, 35 : 다결정 실리콘층17, 37 : 텅스텐층
19, 39 : 질화막
이상의 목적을 달성하기 위한 본 발명은 기판 상에 게이트 절연막을 개재하며 금속층을 포함한 게이트 전극을 형성하는 단계;
NH4F가 포함된 솔벤트를 사용한 세정 공정을 전면에 실시하여 상기 게이트 전극에 발생된 부산물을 제거하는 단계를 포함하는 반도체 소자의 제조 방법을 제공하는 것과,
상기 게이트 전극을 다결정 실리콘층/텅스텐층의 적층 구조로 형성하는 것을 특징으로 한다.
본 발명의 원리는 다결정 실리콘층/텅스텐층의 적층 구조의 게이트 전극을 형성한 후 NH4F가 포함된 솔벤트를 사용한 세정 공정을 진행하는 발명이다.
즉, 종래에 H2O2가 포함된 솔벤트를 사용한 세정 공정 시 게이트 전극의 텅스텐층의 부식으로 상기 세정 공정을 할 수 없기 때문에 상기 게이트 전극의 형성 공정 시 발생되는 부산물에 의해 상기 게이트 전극의 에지부가 오염되어 게이트 전극에지부의 계면 특성과 핫 캐리어 이뮤너티(Hot carrier Immunity)가 감소되고 GIDL(Gate Induced Drain Leakage)이 증가하므로 소자의 리텐션 시간이 감소되는 문제점을 세정 공정의 조건을 바꾸어 극복하는 발명이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2c는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도이다.
도 2a를 참조하면, 반도체 기판(31)상에 산화막(33), 다결정 실리콘층(35), 텅스텐층(37) 및 하드 마스크층인 질화막(39)을 순차적으로 형성한다.
도 2b를 참조하면, 상기 텅스텐층(37) 상에 감광막(도시하지 않음)을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 질화막(39), 텅스텐층(37), 다결정 실리콘층(35) 및 산화막(33)을 식각하여 상기 다결정 실리콘층(35)/텅스텐층(37)의 적층 구조의 게이트 전극을 형성하고 상기 감광막을 제거한다. 이때, 상기 게이트 전극의 형성 공정 시 부산물(A)이 발생된다.
도 2c를 참조하면, 상기 게이트 전극을 포함한 전면에 NH4F가 포함된 솔벤트를 사용한 세정 공정을 진행하여 상기 발생된 부산물(A)을 제거한다.
본 발명의 반도체 소자의 제조 방법은 다결정 실리콘층/텅스텐층의 적층 구조의 게이트 전극을 형성한 후 NH4F가 포함된 솔벤트를 사용한 세정 공정을 진행하므로, 상기 세정 공정에 의해 상기 텅스텐층이 부식되지 않고 상기 게이트 전극 형성 공정 시 발생되는 부산물을 제거하여 상기 게이트 전극 에지부의 계면 특성과 핫 캐리어 이뮤너티를 증가시키고 GIDL을 감소시키므로 소자의 리텐션 시간을 증가시켜 소자의 특성, 수율 및 신뢰성을 향상시키는 효과가 있다.

Claims (2)

  1. 기판 상에 게이트 절연막을 개재하며 금속층을 포함한 게이트 전극을 형성하는 단계;
    NH4F가 포함된 솔벤트를 사용한 세정 공정을 전면에 실시하여 상기 게이트 전극에 발생된 부산물을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 게이트 전극을 다결정 실리콘층/텅스텐층의 적층 구조로 형성함을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010081917A 2001-12-20 2001-12-20 반도체 소자의 제조 방법 KR20030052098A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081917A KR20030052098A (ko) 2001-12-20 2001-12-20 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081917A KR20030052098A (ko) 2001-12-20 2001-12-20 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20030052098A true KR20030052098A (ko) 2003-06-26

Family

ID=29576889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081917A KR20030052098A (ko) 2001-12-20 2001-12-20 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20030052098A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060585A (ko) * 1996-12-31 1998-10-07 김영환 금속배선 형성방법
JPH11340183A (ja) * 1998-05-27 1999-12-10 Morita Kagaku Kogyo Kk 半導体装置用洗浄液およびそれを用いた半導体装置の製 造方法
KR20010059193A (ko) * 1999-12-30 2001-07-06 박종섭 메모리소자의 텅스텐 전극 형성방법
KR20030001587A (ko) * 2001-06-25 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 메탈 게이트 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060585A (ko) * 1996-12-31 1998-10-07 김영환 금속배선 형성방법
JPH11340183A (ja) * 1998-05-27 1999-12-10 Morita Kagaku Kogyo Kk 半導体装置用洗浄液およびそれを用いた半導体装置の製 造方法
KR20010059193A (ko) * 1999-12-30 2001-07-06 박종섭 메모리소자의 텅스텐 전극 형성방법
KR20030001587A (ko) * 2001-06-25 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 메탈 게이트 형성 방법

Similar Documents

Publication Publication Date Title
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
US7459383B2 (en) Fabricating method of gate structure
KR100308515B1 (ko) 반도체장치의제조방법
KR100596899B1 (ko) 반도체 소자의 제조 방법
KR20030052098A (ko) 반도체 소자의 제조 방법
KR100477535B1 (ko) 반도체 소자의 제조방법
KR100344825B1 (ko) 반도체소자의 제조방법
KR100431816B1 (ko) 반도체 소자의 제조 방법
KR100647382B1 (ko) 트랜지스터 및 그의 제조 방법
KR100382984B1 (ko) 반도체 소자 및 그의 제조 방법
KR100405452B1 (ko) 반도체 소자 및 그의 제조방법
KR100422519B1 (ko) 반도체 소자 제조방법
JPH10261722A (ja) 半導体装置の製造方法
KR100408718B1 (ko) 트랜지스터의 제조 방법
KR100433490B1 (ko) 반도체 소자의 제조방법
KR100503379B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100439109B1 (ko) 반도체소자의 소자분리막 형성방법
KR100418923B1 (ko) 반도체소자의 제조방법
KR20010011002A (ko) 반도체소자의 트랜지스터 형성방법
KR100386625B1 (ko) 반도체 소자의 제조방법
KR100239425B1 (ko) 트랜지스터의 제조 방법
KR20020002706A (ko) 트랜지스터 및 그의 제조 방법
KR20010060039A (ko) 반도체 소자의 제조방법
KR20010063764A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application