KR20030048606A - 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 - Google Patents
몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 Download PDFInfo
- Publication number
- KR20030048606A KR20030048606A KR1020010078558A KR20010078558A KR20030048606A KR 20030048606 A KR20030048606 A KR 20030048606A KR 1020010078558 A KR1020010078558 A KR 1020010078558A KR 20010078558 A KR20010078558 A KR 20010078558A KR 20030048606 A KR20030048606 A KR 20030048606A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- layer
- etchant
- metal
- etching
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000004888 barrier function Effects 0.000 title abstract description 8
- 239000010949 copper Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical group CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000011733 molybdenum Substances 0.000 claims abstract description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical group OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000007800 oxidant agent Substances 0.000 claims abstract description 8
- 239000003795 chemical substances by application Substances 0.000 claims abstract description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000004973 liquid crystal related substance Substances 0.000 claims description 23
- 239000000654 additive Substances 0.000 claims description 9
- 230000000996 additive effect Effects 0.000 claims description 8
- USFZMSVCRYTOJT-UHFFFAOYSA-N Ammonium acetate Chemical compound N.CC(O)=O USFZMSVCRYTOJT-UHFFFAOYSA-N 0.000 claims description 7
- 239000005695 Ammonium acetate Substances 0.000 claims description 7
- 229940043376 ammonium acetate Drugs 0.000 claims description 7
- 235000019257 ammonium acetate Nutrition 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 125000000218 acetic acid group Chemical group C(C)(=O)* 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 20
- 239000010936 titanium Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- -1 ammonium ions Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- QTBSBXVTEAMEQO-UHFFFAOYSA-M Acetate Chemical compound CC([O-])=O QTBSBXVTEAMEQO-UHFFFAOYSA-M 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- VCJMYUPGQJHHFU-UHFFFAOYSA-N iron(3+);trinitrate Chemical compound [Fe+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O VCJMYUPGQJHHFU-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명에서는, 기판 상에 몰리브덴(Mo)층, 구리(Cu)층을 차례대로 증착하는 단계와; 상기 구리층과 몰리브덴층을 산화제 및 식각제를 포함하는 주 에천트와, 구리와 몰리브덴의 전위차를 낮출 수 있는 첨가제 타입의 보조 에천트를 포함하는 에천트를 이용하여 일괄 식각하는 단계를 포함하는 Cu/Mo 배선의 일괄 식각 방법을 제공하므로써, 하나의 식각 공정에서 테이퍼 특성이 향상된 Cu/Mo 배선을 형성하여 생산 수율이 향상된 제품을 개발할 수 있고, 신뢰성 있는 금속 배선의 제공으로 대면적, 고해상도 액정표시장치의 개발을 촉진할 수 있고, 관련 전자기기 제품에도 적용 범위를 넓힐 수 있다.
Description
본 발명은 액정표시장치용 금속 배선에 관한 것이며, 특히 이러한 금속 배선 중 배리어층을 포함하는 구리 배선의 식각방법에 관한 것이다.
액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 가장 각광받고 있다.
상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하여, 상기 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상효과를 얻는 방식으로 구동한다.
현재에는, 각 화소를 개폐하는 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 위치하고, 이 박막트랜지스터가 스위치 역할을 하여, 제 1 전극은 화소 단위로 온/오프되고, 제 2 전극은 공통 전극으로 사용되는 능동행렬 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
이러한 액정표시장치에서 신호 중개 역할을 하는 금속배선을 이루는 물질은 비저항값이 낮고 내식성이 강한 금속에서 선택될 수록 제품의 신뢰성 및 가격 경쟁력을 높일 수 있다. 이러한 금속 배선물질로는 알루미늄(Al) 또는 알루미늄(Al alloy)가 주로 이용됐었다.
이하, 도면을 참조하여 액정표시장치용 어레이 기판의 기본 구조에 대해서 설명한다.
도 1은 일반적인 액정표시장치용 어레이 기판의 평면도이다.
도시한 바와 같이, 가로방향으로 게이트 배선(14)이 형성되어 있고, 이 게이트 배선(14)과 교차되는 세로 방향으로 데이터 배선(20)이 형성되어 있고, 이 게이트 및 데이터 배선(14, 20)이 교차되는 지점에는 스위칭 소자인 박막트랜지스터(T)가 형성되어 있고, 이 게이트 및 데이터 배선(14, 20)이 교차되는 영역으로 정의되는 화소 영역에는 드레인 콘택홀(28)을 통해 박막트랜지스터(T)와 연결되는 화소 전극(30)이 형성되어 있다.
상기 박막트랜지스터(T)는 게이트 배선(14)에서 분기된 게이트 전극(12)과, 게이트 전극(12)을 덮는 섬모양의 반도체층(18)과, 반도체층(18)의 양단과 일정간격 중첩되며 데이터 배선(20)에서 분기된 소스 전극(22) 및 이 소스 전극(22)과 이격되며, 상기 화소 전극(30)과 박막트랜지스터(T)를 연결하는 드레인 전극(24)으로 구성된다.
도 2는 상기 도 1의 절단선 II-II에 따라 절단된 단면을 나타낸 도면이다.
도시한 바와 같이, 투명 기판(1) 상부에 게이트 전극(12)이 형성되어 있고, 이 게이트 전극(12) 상부 및 기판 전면에는 게이트 절연막(16)이 형성되어 있고, 이 게이트 절연막(16) 상부의 게이트 전극(12)을 덮는 위치에는 반도체층(18)이 형성되어 있고, 이 반도체층(18) 상부에는 서로 일정간격 이격된 소스 및 드레인 전극(22, 24)이 형성되어 있고, 이 소스 및 드레인 전극(22, 24) 사이의 이격구간에는 채널(ch)이 형성되어 있다.
상기 반도체층(18)은 순수 비정질 실리콘(a-Si)으로 이루어진 액티브층(18a)과, 이 액티브층(18a) 상부에 위치하는 불순물 비정질 실리콘(n+ a-Si)으로 이루어진 오믹 콘택층(18b)로 구성된다. 이러한 박막트랜지스터(T) 상부에는 드레인 전극(24)을 일부 노출시키는 드레인 콘택홀(28)을 가지는 보호층(26)이 형성되어 있고, 이 보호층(26) 상부의 화소 영역(P)에는 드레인 콘택홀(28)을 통해 드레인 전극(24)과 연결된 화소 전극(30)이 형성되어 있다.
한편, 외부 회로에서의 주사 신호 및 데이터 신호를 각각 액정패널로 공급함에 있어서, 주사 신호는 상기 게이트 배선을 통해 각 화소별 박막트랜지스터가 순차적으로 온/오프되도록 하고, 데이터 신호는 데이터 배선을 통해 온 상태의 박막트랜지스터와 연결된 화소 전극에 인가된다. 이에 따라, 대면적화 및 해상도가 SVGA, XGA, SXGA, VXGA 등으로 높아지게 되면, 주사시간이 짧아지며 신호처리 속도가 빨라지게 되므로 이에 대응할 수 있도록 게이트 및 데이터 배선을 저저항 금속물질에서 선택하는 것이 불가피하다.
이에 따라, 최근에는 기존의 금속 배선물질보다 우수한 비저항 특성 및 전자이동(Electromigration) 특성을 가지는 구리(Cu)로의 대체가 적극적으로 제안되고 있다. 그러나, 구리는 유리 기판과의 접착력이 약하고, 비교적 저온(대략 200°)에서도 실리콘 물질층(절연층, 반도체층)로의 확산력이 강하게 작용하여 단일 금속배선물질로 적용하기에는 실질적으로 어렵다.
이러한 문제점을 개선하기 위하여, 게이트 및 데이터 배선으로 구리 배선을 이용할 경우 유리 기판과 게이트 배선 사이 계면과, 반도체층과 데이터 배선 사이 계면에 각각 기판과의 접착특성 및 반도체층으로 확산을 방지할 수 있는 별도의 배리어층을 포함하는 구리 배선 구조가 제안되었고, 초기에는 이러한 배리어 금속물질로써 티탄(Ti)을 채용한 Cu/Ti 배선 구조가 제안되었다.
도 3a 내지 3c는 종래의 Cu/Ti 배선의 제조 공정을 단계별로 나타낸 것으로, 상기 Cu/Ti 배선의 리워크 공정을 포함하여 도시하였다.
도 3a에서는 유리 기판(1) 상에 게이트 배선(32)을 형성하는 단계로서, 도면으로 제시하지는 않았지만, 이 단계에서는 유리 기판(1)과의 접착 배리어 역할을 하는 Ti층을 증착하는 단계와, Ti층 상부에 Cu층을 증착하는 단계와, 게이트 배선 패턴을 가지는 PR층을 도포하는 단계와, 이 PR층을 마스크로 하여 Cu층(32b) 및 Ti층(32a)을 차례대로 식각하여 게이트 배선(32)을 형성하는 단계를 포함한다.
이때, 상기 Ti층(32a)은 통상적으로 불소(F)이온을 포함하는 에천트에 의해 식각되는데, 상기 불소 이온을 포함하는 대표적인 에천트인 불산(HF)은 Ti층(32a) 뿐만 아니라 실리콘계 물질로 이루어진 유리 기판(1) 및 실리콘 절연물질, 반도체 물질과도 식각 반응성을 가져 도시한 바와 같이, 게이트 배선과 대응되는 기판 영역(IIIa)을 제외한 그 주변 영역(IIIb) 상의 유리 기판(1)과의 반응에 따라 유리 기판(1)의 일부가 식각됨에 따라, IIIb 영역에서의 초기 기판 표면이 "IIIc"만큼 식각되어 기판의 평탄도 특성이 떨어지게 된다.
도 3b는 상기 도 3a 단계에서의 게이트 배선(32) 패턴을 제거하기 위한 재식각 단계로서, 이 단계에서는 도 3a에서의 게이트 배선(32)을 제거하고 기판 전체를 노출시키는 단계이다. 이 단계에서는 IIIa 영역 상의 게이트 배선(32) 패턴을 제거하는 과정에서 IIIb 영역의 유리 기판(1)이 동시에 식각됨에 따라 기판의 평탄도 특성이 더욱 떨어지게 된다.
도 3c에서는, 상기 도 3b 단계를 거친 유리 기판(1) 상에 게이트 배선(34)을 재형성하는 단계로서, 이 게이트 배선(34)은 공정 마진 등의 이유로 IIIa 영역과 대응되는 위치에서 빗겨난 IIIa 및 IIIb의 경계부에 형성되기 쉽다. 이에 따라 게이트 배선(34)은 기판의 불균일한 표면을 따라 단차가 발생되기 쉬워, 이러한 게이트 배선(34)의 위치를 기준으로 형성되는 다른 소자들의 패턴 불량을 유도하게 되므로, 공정 효율이 떨어지는 문제점이 있다.
이하, 실리콘 절연층과 접하는 Cu/Ti 배선의 리워크 공정시의 문제점에 대해서 설명한다.
도 4는 종래의 Cu/Ti 배선 구조를 적용한 액정표시장치용 금속 배선의 리워크 공정을 나타낸 도면이다.
도시한 바와 같이, Cu/Ti 금속 배선을 액정표시장치용 금속 배선물질로 적용하여 어레이 공정을 진행할 경우, 게이트 배선(32) 상부에 실리콘 산화막(SiOX), 실리콘 질화막(SiNX) 중 어느 한 물질로 이루어진 게이트 절연막(36)이 형성된 구조에서, 반도체층, 소스 및 드레인 전극 형성 공정을 거친 후, 소스 및 드레인 전극 패턴을 리워크하는 단계에 있어서, 이 소스 및 드레인 전극용 에천트에는 Ti층을 식각하기 위한 불소이온이 포함되므로, 이러한 에천트에 의해 하부층의 실리콘 물질로 이루어진 게이트 절연막(36)이 식각반응하게 되고, 이에 따라 게이트 절연막(36)의 성막 특성이 떨어지는 게이트 전극(32)과 단차진 부분(IIId)에서 게이트 전극(32)을 노출시키는 단락 현상이 발생되기 쉽다.
상기 문제점을 해결하기 위하여, 최근에는 실리콘계 물질과 식각 반응성을 가지지 않는 에천트를 이용한 식각이 가능하고, Cu 금속층의 배리어 역할을 할 수 있는 금속물질인 몰리브덴(Mo)을 이용한 Cu/Mo 배선 기술이 소개되었다.
Cu/Mo 배선의 식각 공정에서는, 식각용 에천트로써 과산화수소(H202) 및 아세트산(CH3COOH)의 혼합용액으로 이루어진 에천트를 이용하여, 일괄 식각하는 기술이 소개되었는데, 이때 상기 에천트에 의한 Cu/Mo의 식각 메커니즘은 하기 식 (1), (2), (3)과 같다.
Cu + H202→CuO + H20 ---------- (1)
Cu0 + 2CH3COOH →2(CH3COO)·Cu + H20 ---------- (2)
Mo + 3H202= Mo03+ 3H20 ---------- (3)
도 5는 기존의 Cu/Mo 배선의 일괄식각 공정 후 단면 구조를 나타낸 도면이다.
기존에는 동일 에천트를 이용하여 Cu/Mo를 일괄식각하는 과정에서, Cu와 Mo의 전위차에 의해(예를 들어, 산화전위값 기준 Cu = -0.3eV, Mo = 0.2eV) 갈바닉 현상에 의해 Cu보다 산화 전위값이 높은 Mo의 식각 반응성이 높아짐에 따라 식각이 더욱 활발해지게 되어 Mo 금속층이 Cu 금속층보다 과다식각되는 현상인 언더컷(undercut)이 발생한다.
이는 도면에서와 같이, 하부층을 이루는 Mo 금속층(38a)이 상부층을 이루는 Cu 금속층(38b)보다 언더컷됨에 따라 이러한 Cu/Ti 배선(38)의 테이퍼 특성이 떨어지게 되고, 이는 배선의 전압-전류 특성을 떨어뜨리는 원인으로 작용하게 된다.
상기와 같은 Cu/Mo 배선의 일괄 식각 공정시 나타나는 문제점을 해결하기 위하여, 상기 Cu/Mo 배선에서의 Mo 금속층의 언더컷 문제를 해결할 수 있는 별도의 첨가제를 혼합한 에천트 및 식각 방법을 제공하여, 대면적/고해상도 액정표시장치에 용이하게 적용하는 것을 목적으로 한다.
상기 첨가제로는 Cu 금속과 Mo 금속간의 전위차를 낮출 수 있는 물질로 할 수 있다.
도 1은 일반적인 액정표시장치용 어레이 기판의 평면도.
도 2는 상기 도 1의 절단선 II-II에 따라 절단된 단면을 나타낸 도면.
도 3a 내지 3c는 종래의 Cu/Ti 배선의 제조 공정을 단계별로 나타낸 도면.
도 4는 종래의 Cu/Ti 배선 구조를 적용한 액정표시장치용 금속 배선의 리워크 공정을 나타낸 도면.
도 5는 기존의 Cu/Mo 배선의 일괄식각 공정 후 단면 구조를 나타낸 도면.
도 6a 내지 6c는 본 발명에 따른 Cu/Mo 배선의 제조 공정을 단계별로 나타낸 도면.
도 7은 본 발명에 따른 Cu/Mo 배선이 적용된 액정표시장치용 박막트랜지스터에 대한 단면도.
도 8은 본 발명에 따른 Cu/Mo 배선의 테이퍼 특성을 나타낸 도면.
〈도면의 주요부분에 대한 부호의 설명〉
100 : 투명 기판 108a : 제 1 금속 배선
108b : 제 2 금속 배선 108 : 금속 배선
VIa : 금속 배선 형성 영역 VIb : 주변 영역
상기 목적을 달성하기 위하여, 본 발명의 하나의 특징에서는, 기판 상에 몰리브덴(Mo)층, 구리(Cu)층을 차례대로 증착하는 단계와; 상기 구리층과 몰리브덴층을 산화제 및 식각제를 포함하는 주 에천트와, 구리와 몰리브덴의 전위차를 낮출수 있는 첨가제 타입의 보조 에천트를 포함하는 에천트를 이용하여 일괄 식각하는 단계를 포함하는 Cu/Mo 배선의 일괄 식각 방법을 제공한다.
상기 산화제는 과산화수소(H202)이고, 식각제는 아세트산(CH3COOH)이고, 상기 보조 에천트는 암모늄아세테이트(CH3C0ONH4)를 포함하는 에천트이며, 상기 보조 에천트에는 DI 워터를 포함하는 것을 특징으로 한다.
그리고, 상기 몰리브덴과 구리의 증착두께는 각각 50 Å ~ 200 Å, 1500 Å ~ 2500 Å인 것을 특징으로 한다.
본 발명의 또 하나의 특징에서는, 상기 Cu/Mo 배선의 일괄 식각 방법에 의해 형성된 Cu/Mo 배선을 금속 배선으로 이용하는 액정표시장치를 제공한다.
이와 같이, 본 발명은 Cu/Mo 일괄 식각용 에천트 및 이러한 에천트를 이용한 Cu/Mo의 식각 방법에 대한 것이다.
상기 에천트에는, Cu의 산화제 및 식각제(etching agent)로 이루어진 주 에천트와, Cu 금속과 Mo 금속간의 전위차를 낮추어 Mo 금속의 언더컷을 방지할 수 있는 일종의 첨가제인 보조 에천트로 구성되는 것을 특징으로 한다.
상기 Cu의 산화제를 이루는 물질은 과산화수소, 질산철(Fe(NO3)3)을 들 수 있으며, 바람직하기로는 과산화수소로 하는 것이며, Cu 식각제로는 아세트산, 암모늄아세테이트(CH3C0ONH4), 황산(H2SO4)에서 선택되며, 바람직하기로는 아세트산으로 하는 것이다. 그리고, 상기 첨가제는 암모늄아세테이트로 하는 것이 바람직하다. Cu/Mo의 식각 공정시, 암모늄아세테이트는 암모늄 이온과 아세테이트 이온으로 이온화되고, 이들 이온물질 중 암모늄 이온은 구리와 몰리브덴 간의 전위차를 낮추는 역할을 하게 된다.
이하, 도 6a 내지 6c는 본 발명에 따른 Cu/Mo 배선의 식각 공정을 단계별로 나타낸 도면이다.
도 6a에서는, 투명 기판(100) 상에 차례대로 Mo 금속층(102), Cu 금속층(104)을 증착하는 단계와, 상기 Cu 금속층(104) 상부에 일정 패턴을 가지는 PR층(106)을 형성하는 단계이다.
도면으로 제시하지 않았지만, 상기 PR층(106)을 형성하는 단계는 PR물질을 도포하는 단계와, PR물질 상부에 일정 패턴을 가지는 마스크를 배치하여 노광, 현상 과정을 거쳐 PR층(106)을 형성하는 단계이다.
이 단계에서는, 상기 PR층(106)이 위치하는 영역인 Cu/Mo 배선 형성 영역(VIa) 및 그 주변 영역(VIb)이 기판 상에 정의된다.
도 6b에서는, 상기 PR층(106)을 마스크로 하여 Cu층(도 4a의 104) 및 Mo층(도 4a의 102)을 일괄 식각하여 각각 제 1, 2 금속 금속층(108a, 108b)으로 형성하는 단계이다.
이때, 일괄 식각용 에천트는 주 에천트와 첨가제로 구성되는데, 주 에천트는 아세트산과 과산화수소의 혼합 에천트로 하는 것이 바람직하고, 첨가제는 Cu 금속과 Mo 금속간의 전위차를 낮출 수 있는 물질에서 선택되며, 바람직하기로는 암모늄아세테이트로 하는 것이다.
상기 첨가제의 첨가비율은 한정되지 않으며, DI 워터에 일정량 용해한 상태로 상기 주 에천트에 혼합하여 이용하는 것이 바람직하다.
상기 일괄 식각 과정에서는, 상기 암모늄아세테이트가 Cu 금속과 Mo 금속간의 전위차를 낮추어, 산화력이 높은 Mo 금속의 반응성을 떨어뜨리므로써, 동일 에천트를 이용하여 두 금속을 동시에 식각하더라도 Mo 금속의 언더컷 현상을 방지할 수 있다.
도 6c에서는, 일괄 식각 단계를 거친 후 PR층(106)을 스트립하여, 제 1, 2 금속층(108a, 108b)으로 이루어지는 금속 배선(108)을 완성하는 단계하는 단계이다.
도시한 바와 같이, 본 발명에서는 Cu/Mo을 이용한 금속 배선(108)의 식각 공정 후, 금속 배선(108)이 형성된 VIa 영역과 투명 기판(100)이 노출된 VIb 영역에서의 투명 기판(100)의 평탄화 특성을 일정하게 유지할 수 있으며, 금속 배선(108)의 테이터 특성을 향상시킬 수 있게 된다.
도 7은 본 발명에 따른 Cu/Mo 배선이 적용된 액정표시장치용 박막트랜지스터에 대한 단면도이다.
도시한 바와 같이, 게이트 전극(110), 반도체층(112), 소스 및 드레인 전극(114, 116)으로 구성되는 박막트랜지스터(T)에 있어서, 상기 게이트 전극(110), 소스 및 드레인 전극(114, 116)은 각각 배리어층을 하부층으로 하는 Cu 금속층으로 구성된 것을 특징으로 한다.
좀 더 상세히 설명하면, 게이트 전극(110)은 제 1, 2 게이트 금속층(110a, 110b)으로 구성되고, 소스 및 드레인 전극(114, 116)은 제 1, 2 소스 금속층(114a,114b), 드레인 전극(116)은 제 1, 2 드레인 금속층(116a, 116b)으로 구성되며, 이때 제 2 게이트, 소스, 드레인 금속층(110b, 114b, 116b)은 Mo 금속층으로 이루어지고, 제 1 게이트, 소스, 드레인 금속층(110a, 114a, 116a)은 Cu 금속층으로 이루어지며, 이들 두 금속층은 일괄식각 처리되는 것을 특징으로 한다.
도 8은 본 발명에 따른 Cu/Mo 배선의 테이퍼 특성을 나타낸 도면으로서, Cu/Mo의 증착두께가 각각 2,000 Å, 100 Å이고, JET(Just Etch time)을 50sec하는 본 발명에 따른 일괄식각 방법에 의해 형성된 Cu/Mo 배선의 테이퍼 특성을 나타낸 것으로, 도시한 바와 같이 하부층을 이루는 Mo 금속층과 그 상부층을 이루는 Cu 금속층간의 단차부분이 균일하게 연결된 패턴으로 형성된 것을 볼 수 있다.
이러한 본 발명에 따른 Cu/Mo 배선은 액정표시장치용 게이트 배선 및 데이터 배선으로 적용할 수 있고, 또한 액정표시장치를 포함한 전자기기용 금속 배선에도 적용할 수 있다.
그러나, 본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 Cu/Mo 배선 일괄식각용 에천트에 의하면, 하나의 식각 공정에서 테이퍼 특성이 향상된 Cu/Mo 배선을 형성할 수 있어 생산 수율이 향상된 제품을 개발할 수 있고, 신뢰성 있는 금속 배선의 제공으로 대면적, 고해상도 액정표시장치의 개발을 촉진할 수 있고, 관련 전자기기 제품에도 적용 범위를 넓힐수 있다.
Claims (6)
- 기판 상에 몰리브덴(Mo)층, 구리(Cu)층을 차례대로 증착하는 단계와;상기 구리층과 몰리브덴층을 산화제 및 식각제를 포함하는 주 에천트와, 구리와 몰리브덴의 전위차를 낮출 수 있는 첨가제 타입의 보조 에천트를 포함하는 에천트를 이용하여 일괄 식각하는 단계를 포함하는 Cu/Mo 배선의 일괄 식각 방법.
- 제 1 항에 있어서,상기 산화제는 과산화수소(H202)이고, 식각제는 아세트산(CH3COOH)인 Cu/Mo 배선의 일괄 식각 방법.
- 제 1 항에 있어서,상기 보조 에천트는 암모늄아세테이트(CH3C0ONH4)를 포함하는 에천트인 Cu/Mo 배선의 일괄 식각 방법.
- 제 3 항에 있어서,상기 보조 에천트에는 DI 워터를 포함하는 Cu/Mo 배선의 일괄 식각 방법.
- 제 1 항에 있어서,상기 몰리브덴과 구리의 증착두께는 각각 50 Å ~ 200 Å, 1500 Å ~ 2500 Å인 Cu/Mo 배선의 일괄 식각 방법.
- 제 1 항에 의한 일괄 식각 방법에 의해 형성된 Cu/Mo 배선을 금속 배선으로 이용하는 액정표시장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010078558A KR100813005B1 (ko) | 2001-12-12 | 2001-12-12 | 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 |
| US10/315,151 US7521366B2 (en) | 2001-12-12 | 2002-12-10 | Manufacturing method of electro line for liquid crystal display device |
| US12/382,422 US7704767B2 (en) | 2001-12-12 | 2009-03-16 | Manufacturing method of electro line for liquid crystal display device |
| US12/718,684 US8148182B2 (en) | 2001-12-12 | 2010-03-05 | Manufacturing method of electro line for liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010078558A KR100813005B1 (ko) | 2001-12-12 | 2001-12-12 | 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030048606A true KR20030048606A (ko) | 2003-06-25 |
| KR100813005B1 KR100813005B1 (ko) | 2008-03-14 |
Family
ID=29574481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010078558A KR100813005B1 (ko) | 2001-12-12 | 2001-12-12 | 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100813005B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352004B2 (en) | 2004-10-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7888148B2 (en) | 2006-09-29 | 2011-02-15 | Samsung Electronics Co., Ltd. | Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same |
| WO2012064001A1 (ko) * | 2010-11-12 | 2012-05-18 | 오씨아이 주식회사 | 금속막 식각용 조성물 |
| KR101373735B1 (ko) * | 2007-02-22 | 2014-03-14 | 삼성디스플레이 주식회사 | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 |
| US9728604B2 (en) | 2015-04-09 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| KR20170128111A (ko) * | 2016-05-13 | 2017-11-22 | 동우 화인켐 주식회사 | 구리계 금속막의 식각액 조성물 및 그의 응용 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210101353A (ko) | 2020-02-07 | 2021-08-19 | 삼성디스플레이 주식회사 | 도전 패턴의 제조 방법, 표시 장치 및 이의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155623A (ja) * | 1986-12-19 | 1988-06-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP2550048B2 (ja) * | 1987-02-21 | 1996-10-30 | 富士通株式会社 | エツチング液 |
| JP3974305B2 (ja) * | 1999-06-18 | 2007-09-12 | エルジー フィリップス エルシーディー カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器 |
| JP2001223365A (ja) * | 2000-02-10 | 2001-08-17 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法 |
-
2001
- 2001-12-12 KR KR1020010078558A patent/KR100813005B1/ko active IP Right Grant
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7352004B2 (en) | 2004-10-26 | 2008-04-01 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7767478B2 (en) | 2004-10-26 | 2010-08-03 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US7888148B2 (en) | 2006-09-29 | 2011-02-15 | Samsung Electronics Co., Ltd. | Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same |
| KR101373735B1 (ko) * | 2007-02-22 | 2014-03-14 | 삼성디스플레이 주식회사 | 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법 |
| WO2012064001A1 (ko) * | 2010-11-12 | 2012-05-18 | 오씨아이 주식회사 | 금속막 식각용 조성물 |
| KR101270560B1 (ko) * | 2010-11-12 | 2013-06-03 | 오씨아이 주식회사 | 금속막 식각용 조성물 |
| JP2013543261A (ja) * | 2010-11-12 | 2013-11-28 | オーシーアイ カンパニー リミテッド | 金属膜エッチング用組成物 |
| US9728604B2 (en) | 2015-04-09 | 2017-08-08 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US10217820B2 (en) | 2015-04-09 | 2019-02-26 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| US10700164B2 (en) | 2015-04-09 | 2020-06-30 | Samsung Electronics Co., Ltd. | Semiconductor devices |
| KR20170128111A (ko) * | 2016-05-13 | 2017-11-22 | 동우 화인켐 주식회사 | 구리계 금속막의 식각액 조성물 및 그의 응용 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100813005B1 (ko) | 2008-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704767B2 (en) | Manufacturing method of electro line for liquid crystal display device | |
| KR100412619B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| US6081308A (en) | Method for manufacturing liquid crystal display | |
| US6445004B1 (en) | Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof | |
| KR100882402B1 (ko) | 액정표시장치의 기판 및 그 제조방법 | |
| US20070295967A1 (en) | Active matrix tft array substrate and method of manufacturing the same | |
| KR20030046851A (ko) | 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법 | |
| KR20050000686A (ko) | 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법 | |
| US10050059B2 (en) | Thin film transistor substrate and method for manufacturing the same | |
| US5326712A (en) | Method for manufacturing a thin film transistor | |
| KR101002338B1 (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
| JP2007329298A (ja) | Ｔｆｔアレイ基板、その製造方法、及び表示装置 | |
| KR100813005B1 (ko) | 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법 | |
| US7575945B2 (en) | Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer | |
| US20050167634A1 (en) | Etchant for nickel silicide | |
| KR100905052B1 (ko) | 몰리브덴/구리 배선의 제조 방법 | |
| KR100615437B1 (ko) | 배리어층을 가지는 구리 배선의 식각 방법 | |
| JP3105409B2 (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| US6033925A (en) | Method for manufacturing a SOI-type semiconductor structure | |
| US6398974B1 (en) | Method of forming an electrode for a thin film transistor | |
| KR20060021531A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100577786B1 (ko) | 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법 | |
| KR20040013209A (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100852831B1 (ko) | 액정표시장치의 어레이 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 11 |