KR20030043714A - 유전체 구조 - Google Patents

유전체 구조 Download PDF

Info

Publication number
KR20030043714A
KR20030043714A KR1020020073710A KR20020073710A KR20030043714A KR 20030043714 A KR20030043714 A KR 20030043714A KR 1020020073710 A KR1020020073710 A KR 1020020073710A KR 20020073710 A KR20020073710 A KR 20020073710A KR 20030043714 A KR20030043714 A KR 20030043714A
Authority
KR
South Korea
Prior art keywords
dielectric
porogen
layer
dielectric layer
capacitor
Prior art date
Application number
KR1020020073710A
Other languages
English (en)
Inventor
앨렌크레이그에스.
르제즈닉마리아애너
잭쿼스데이비드엘.
Original Assignee
쉬플리 캄파니, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쉬플리 캄파니, 엘.엘.씨. filed Critical 쉬플리 캄파니, 엘.엘.씨.
Publication of KR20030043714A publication Critical patent/KR20030043714A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0212Resin particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0773Dissolving the filler without dissolving the matrix material; Dissolving the matrix material without dissolving the filler
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

조직화(textured) 표면을 가지며 캐패시터에 사용하기에 특히 적합한 유전체 구조 및 이러한 구조의 형성방법이 제공된다. 이러한 유전체 구조는 후에 적용되는 전도층에 대한 접착성을 증가시킨다.

Description

유전체 구조{Dielectric structure}
본 발명은 일반적으로 유전체 구조 분야에 관한 것이다. 특히, 본 발명은 캐패시터 제조시 사용하기에 적합한 유전체 구조 분야에 관한 것이다.
멀티칩 모듈(multichip module) 뿐만 아니라 적층 인쇄 회로판은 집적 회로, 캐패시터(capacitor), 레지스터(resistor), 인덕터(inductor) 및 다른 소자와 같은 전자 소자를 위한 지지 기판으로서의 역할을 한다. 통상적으로, 분리된 (discrete) 수동 소자들, 예를 들어 레지스터, 캐패시터 및 인덕터는 인쇄 회로판에 표면 실장된다. 이러한 분리된 수동 소자들은 인쇄 회로판 면적의 60% 까지또는 그 이상을 점유할 수 있으며, 따라서 집적 회로와 같은 능동 소자의 실장에 유용한 공간을 제한한다. 인쇄 회로판 표면으로부터의 수동 소자의 제거는 능동 소자의 밀도를 증가시키고, 인쇄 회로판을 소형화하며, 연산력(computing power)을 증가시키고, 시스템 노이즈를 감소시키며, 짧아진 리드선으로 인한 노이즈 민감도를 감소시킨다.
인쇄 회로판 표면으로부터의 이러한 분리된 수동 소자의 제거는 적층된 인쇄 회로판 구조내에 수동 소자를 매립(embed)함으로서 이루어질 수 있다. 매립된 캐패시턴스(capacitance)는 비-개별적 또는 "공유(shared)" 캐패시턴스를 제공하는 캐패시티브 평면(capacitive plane)의 설명과 관련하여 논의되어 왔다. 캐패시티브 평면은 폴리머에 기초한 유전층에 의하여 절연된 두 개의 적층된 금속 시트로 이루어진다. 공유 캐패시턴스는 다른 소자들에 의한 캐패시턴스의 시의 적절한 사용을 요한다. 이러한 공유 캐패시턴스는 분리된 소자로서 여전히 작용하는 매립된 캐패시터에 대한 필요성을 충분히 설명하지 못한다.
미국 특허 제 6,068,782호(Brandt 등)는 바닥 전극 물질 상단에 포토이미지성(photoimageable) 저유전 상수 물질을 패터닝하는 단계, 패턴을 충전하거나 부분적으로 충전하여 캐패시턴스 유전체 물질을 침착시키는 단계; 및 이어서 캐패시터 상부 전극을 제조하는 단계를 포함하여, 개별적인 매립 캐패시터를 제공하는 방법을 개시한다. 세라믹 또는 금속 산화물과 같은 이러한 캐패시터 유전체 물질은 전형적으로 높은 유전 상수를 갖는다. 이러한 세라믹 또는 금속 산화물을 사용할 때 나타나는 한가지 문제점은 인쇄 회로판 산업에서 통상 사용되는 기술을 이용하여 이들을 금속화하는 것, 즉 전극을 제조하는 것이 어려울 수 있다는 것이다.
미국 특허 제 6,180,252 B1호(Farrell 등)는 반도체 분야에서 사용하기 위한 고에너지 저장 장치를 개시한다. 이 특허는 삼차원 실리콘 기판 상에 유전체 물질을 등각적으로(conformally) 코팅하는 것을 개시한다. 이 방법에서, 유전체 물질의 표면은 부드럽지만 조직화되지 않은 상태로 남아 있다.
통상의 고유전 상수 캐패시턴스 유전체 물질보다 전극을 제조하기에 용이한 고유전 상수 캐패시턴스 유전체 물질을 갖는 캐패시터, 특히 매립 가능한 캐패시터가 요망된다.
놀랍게도, 본 발명에 이르러 유전체 물질의 표면 거칠기(roughness)를 증가시킴으로써 고유전 상수 물질에 대한 도금 전극층의 접착력을 개선시킬 수 있음이 밝혀졌다. 이러한 표면 거칠기의 증가는 바람직하게는 제거가능한 포로겐 (porogen)을 사용함으로써 제공된다.
본 발명은 제 1 전도층, 제 2 전도층 및 제 1 전도층과 제 2 전도층 사이에 배치된 다층 유전체 구조를 포함하는 캐패시터 구조를 제공하며, 여기에서 다층 유전체 구조는 제 1 유전층 및 제 2 유전층을 포함하고, 제 1 유전층은 조직화된 표면을 갖는다. 바람직하게, 제 1 유전층의 조직화된 표면은 제 1 전도층과 밀접하게 접촉되어 위치한다.
본 발명은 또한 유전층 상에 포로겐을 포함하는 상부 유전층을 침착시키는단계, 포로겐을 제거하여 상부 유전층 상에 조직화된 표면을 제공하는 단계 및 상부 유전층의 조직화된 표면 상에 전도층을 침착시키는 단계를 포함하여 유전체 구조에 대한 도금 전도층의 접착력을 개선시키는 방법을 제공한다.
또한, 본 발명은 상기에 설명된 바와 같은 다층 유전체 구조를 포함하는 매립된 캐패시턴스 물질을 포함하는 인쇄 회로판을 제공한다.
또한, 본 발명은 다층 적층된 인쇄 회로판의 하나 이상의 층내에 캐패시턴스 물질을 매립하는 단계를 포함하여 다층 적층된 인쇄 회로판을 제조하는 방법을 제공하며, 여기에서 매립된 캐패시턴스 물질로는 상기 설명된 바와 같은 다층 유전체 구조를 포함한다.
도 1은 스케일되지 않은, 조직화된 표면을 갖는 제 1 유전층을 구비한 본 발명의 유전체 구조를 도시한 도면이다.
도 2는 스케일되지 않은, 조직화된 표면을 갖는 제 1 유전층을 구비한 본 발명의 캐패시터를 도시한 도면이다.
본 명세서를 통하여 사용된 바와 같은 다음의 약자는 달리 명확히 지시되지 않는 한 다음의 의미를 갖는다; ℃ = 섭씨 온도; rpm = 분당 회전수; mol = 몰; hr = 시간; min = 분; sec = 초; nm = 나노미터; cm = 센티미터; in. = 인치; wt% = 중량 퍼센트.
용어 "인쇄 배선판" 및 "인쇄 회로판"은 본 명세서를 통하여 혼용하여 사용된다. "침착(depositing)" 및 "도금(plating)"은 본 명세서를 통하여 혼용하여 사용되며, 무전해 도금 및 전해 도금 둘다를 포함한다. 용어 "(메트)아크릴"은 아크릴 및 메타크릴 둘다를 포함하며, 용어 "(메트)아크릴레이트"는 아크릴레이트 및 메타크릴레이트 둘다를 포함한다. 마찬가지로 용어 "(메트)아크릴아미드"는아크릴아미드 및 메타크릴아미드 둘다를 의미한다. "알킬"은 직쇄, 측쇄 및 사이클릭 알킬 그룹을 포함한다. 용어 "포로겐"은 기공 형성 물질, 즉 후에 제거되어 유전체 물질 내에 기공(pore), 보이드(void) 또는 자유 부피를 생성하는 유전체 물질 내에 분산된 폴리머 물질을 의미한다. 따라서 용어 "제거가능한 포로겐"은 본 명세서를 통하여 "제거가능한 폴리머" 또는 "제거가능한 입자"와 혼용하여 사용될 것이다. 용어 "기공" 및 "보이드"는 본 명세서를 통하여 혼용하여 사용된다. "가교제(corss-linker)" 및 "가교 결합제(cross-linking agent)"는 본 명세서를 통하여 혼용하여 사용된다. "다층"은 2 이상의 층을 의미한다. 용어 "유전체 구조"는 유전체 물질의 한 층 또는 층들을 언급한다.
다른 지시가 없는 한 모든 퍼센트는 중량에 의한다. 모든 수치 범위는 포괄적이며 어떤 순서로도 결합가능하나, 단 수치 범위는 합해서 100%까지로 제한된다.
본 발명은 제 1 전도층, 제 2 전도층 및 제 1 전도층과 제 2 전도층 사이에 배치된 다층 유전체 구조를 포함하는 캐패시터 구조를 제공하며, 여기에서 다층 유전체 구조는 상부 및 하부 표면을 갖고, 상부 및 하부 표면중 적어도 하나는 조직화된다. 바람직하게, 이 조직화된 표면은 제 1 및 제 2 전도층중 적어도 하나와 밀접하게 접촉되어 있다. 용어 "조직화된(textured) 표면"은 후에 적용되는 전극 또는 전도층의 접착력을 증가시키기에 충분한 불규칙성(irregularity) 또는 토포그래피(topography)를 갖는 표면을 의미한다. 적절한 토포그래피는 채널(channel), 릿지(ridge), 기공 또는 보이드, 요부(depression), 홈(groove), 모서리(nook) 및틈(cranny)을 포함하나, 이들로만 제한되지 않는다. 조직화된 표면은 복수 형태의 토포그래피를 포함할 수 있다. 이러한 유전체 구조들은 특히 캐패시터, 보다 특히 적층된 인쇄 회로판 내에 매립될 수 있는 캐패시터 제조에 적합하다. 이러한 캐패시터는 캐패시터 유전체 물질의 양 측부 상에서 캐패시터 유전체 물질과 밀접하게 접촉해 있는 한 쌍의 전극(전도층 또는 금속층)을 포함한다.
전형적으로, 본 발명의 유전체 구조에 유용한 유전체 물질은 캐패시터 유전체 물질로서 사용하기에 적합한, 즉 고유전 상수를 갖는 것이다. "고" 유전 상수는 유전 상수가 7 이상, 바람직하게는 7 보다 큰 것을 의미한다. 다층 유전체 구조가 사용될 때, 구조가 7 이상, 바람직하게는 7 보다 큰 유전 상수를 갖는 것이 바람직하다. 폴리머, 세라믹, 금속 산화물 및 이들의 배합물을 포함하나 이들로만 제한되지 않는 매우 다양한 유전체 물질이 적절히 사용될 수 있다. 적합한 폴리머는 에폭시, 폴리이미드, 폴리우레탄, 폴리아릴렌 에스테르를 포함하는 폴리아릴렌, 폴리설폰, 폴리설파이드, 불소화 폴리이미드 및 불소화 폴리아릴렌을 포함하지만, 이들로만 한정되지 않는다. 적합한 세라믹 및 금속 산화물로는 이산화티탄("TiO2"), Ta2O5와 같은 산화탄탈륨, 식 BaaTibOc(여기에서, a 및 b는 독립적으로 0.75 내지 1.25이며, c는 2.5 내지 5이다)를 갖는 바륨-티타네이트, SrTiO3와 같은 스트론튬-티타네이트, 바륨-스트론튬-티타네이트, PbZryTi1-yO3와 같은 납-지르콘-티타네이트, 식 (PbxM1-x)(ZryTi1-y)O3(여기에서, M은 알카리 토금속 및 전이 금속, 예를 들어 니오븀 및 란탄과 같은 다양한 금속중 어느 것이며, x는 납 함량을 나타내고,y는 지르콘 함량을 나타낸다)을 갖는 일련의 도프된(doped) 납-지르콘-티타네이트, LiNbO3와 같은 리튬-니오븀 옥사이드, (PbxMg1-x)TiO3와 같은 납-마그네슘-티타네이트, (PbxMg1-x)NbO3와 같은 납-마그네슘-니오븀 옥사이드, (PbxSr1-x)TiO3와 같은 납-스트론튬 티타네이트가 포함되나, 이들로만 한정되지 않는다. 캐패시터 유전체 물질이 BaaTibOc를 포함하는 경우, a 및 b가 둘 다 1이고, c가 3인, 즉, BaTiO3가 바람직하다. 유전체 물질이 세라믹 또는 금속 산화물을 포함하는 것이 바람직하다. 이 유전체 물질은 페로브스카이트(ABO3), 파이로클로(A2B2O7), 루타일(rutile) 및 캐패시터 유전체로서 사용하기에 적합한 전기적 성질을 갖는 다른 구조의 다형태 (polymorph)를 포함하나 이들로만 제한되지 않는 각종 결정 구조에 사용될 수 있다.
폴리머/세라믹 또는 금속 산화물 복합 캐패시터 유전체 물질이 사용되는 경우, 세라믹 또는 금속 산화물 물질은 폴리머와 분말로 혼합될 수 있다. 세라믹 또는 금속 산화물이 폴리머없이 사용되는 경우, 세라믹 또는 금속 산화물은 졸-겔, 물리적 및/또는 반응성 증발, 스퍼터링(sputtering), 레이저를 기본으로 한 침착 기술, 화학 증착("CVD"), 연소 화학 증착("CCVD"), 제어된 분위기의 연소 화학증착("CACCVD"), 하이드라이드 증기상 증착, 액상 에피택시(epitaxy) 및 일렉트로에피택시가 예로 언급되나, 이들에 제한되지 않는 다양한 수단에 의해 침착될 수 있다. 바람직하게, 세라믹 또는 금속 산화물 물질은 졸-겔 기술을 이용하여 침착된다.
본 원에 바륨 티타네이트 캐패시터 유전체 침착으로 예시된 졸-겔 방법에서, 티타늄 알콕사이드의 비수성 용액을 바륨 전구체와 목적하는 화학양론으로 반응시키고, 용매/물 용액으로 조절하여 가수분해시킨다. 그후, 가수분해된 알콕사이드 용액(또는 "졸")의 접착성 박막 필름을 딥-코팅(dip-coating) 또는 1,000 내지 3,000 rpm의 스핀-코팅(spin-coating)으로 기판에 도포한다. 필름 두께를 증가시키기 위하여 다중 코팅이 필요할 수 있다; 필름을 200 내지 600 ℃로 5 내지 10 분간 가열하여 유기종을 휘발시키고, 건조된 "겔" 필름으로 만든다. 500 ℃로 가열시 필름으로부터 대부분의 유기 물질 및 물이 제거되었으나, 바륨 티타네이트 필름은 여전히 부분적으로만 결정성이다.
바람직하게는, 필름의 결정성을 향상시키기 위하여 필름을 추가로 어닐링시킨다(annealed). 이러한 후 단계는 필름을, 결정화가 목적하는 정도에 이를 때까지, 예를 들어 무수 질소하에 200 ℃/시간의 속도로 600 내지 900 ℃, 바람직하게는 850 ℃의 최종 어닐링 온도까지 가열하는 것을 포함한다. 또한, 필름을 급속 열 어닐링 (RTA)에 의해 어닐링시킬 수 있다.
티타늄 알콕사이드로 티타늄 이소프로폭사이드가 바람직하다. "바륨 전구체"는 전형적으로 글리콜과 산화바륨의 반응 생성물이다. 대표적인 글리콜은 에틸렌 글리콜 및 프로필렌 글리콜이다. 티타늄 알콕사이드를 첨가하기 전에, 글리콜-바륨 옥사이드 반응 생성물을 전형적으로 알콜, 글리콜 에테르 등으로 희석시킨다. 희석제로 사용하기에 적합한 알콜은 에탄올, 이소프로필 알콜, 메탄올, 부탄올 및 펜탄올을 포함하지만, 이들로만 한정되지 않는다. 적합한 글리콜 에테르는에틸렌 글리콜 부틸 에테르, 프로필렌 글리콜 t-부틸 에테르, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트 및 프로필렌 글리콜 부틸 에테르를 포함하나, 이들로만 한정되지 않는다.
졸-겔 과정동안, 복합체의 두께는 회전 속도 및 용액 점도의 함수이다. 전형적으로, 복합체의 두께는 적어도 100 nm, 보다 전형적으로 적어도 250 nm, 및 보다 더 전형적으로 적어도 500 nm이다. 특히 유용한 두께 범위는 450 내지 700 nm 및 보다 바람직하게는 475 내지 600 nm이다. 예를 들어 평면 박막 복합체의 최대 두께는 기판상에 침착된 졸-겔 층의 수로 결정될 수 있다.
한 구체예에서, 산화바륨의 미분을 글리콜에 첨가한다. 반응은 발열성이며, 반응 혼합물은 계속 교반된다. 그후, 반응 혼합물을 알칸올, 예를 들어 2-프로판올로 희석한다. 또한, 티타늄 알콕사이드를 첨가한다. 급속히 침전되는 것을 방지하기 위하여, 포화 글리콜 용액을 승온, 바람직하게는 70 ℃에서 유지시킨다. 이어서, 용액을 적합한 기판상에 스핀 코팅한다. 스핀 코팅의 제 1 단계에서, 용액을 약 2,000 rpm으로 단시간 첨가한다. 제 2 단계에서, 회전을 필름이 균일하게 침착되기에 충분한 시간동안 4,000 rpm 까지 증가시킨다. 그후, 필름을 80 내지 100 ℃, 바람직하게는 90 ℃의 온도에서 건조시킨다. 이어서, 생성물을 상기 언급된 바와 같은 유사한 어닐링 단계에 적용한다.
본 발명의 다른 구체예에서, 알콜, 바륨 디아세테이트 및 티타늄 알콕사이드의 반응 혼합물을 먼저 주변 온도에서 용해시켜 기판 코팅을 제조한다. 이어서, 알칸올, 아세트산 글리세롤 용액을 연속해서 교반한다. 그후, 바륨 아세테이트를혼합 용액에 용해시킨다. 티타늄 알콕사이드, 예를 들어 티타늄 부톡사이드를 용액에 첨가한다. 용액을 적어도 2 시간동안 연속 교반한다. 그후, 용액을 대략 5:5:1 중량비의 무수 알콜, 예를 들어 무수 메탄올, 아세트산 및 글리세롤로 희석한다. 이어서, 용액을 적당한 기판, 전형적으로 바닥 전극 또는 금속층상에 스핀 코팅한다. 스피닝은 바람직하게는 다단계로 진행된다. 제 1 단계에서, 용액을 약 2,000 rpm으로 10 초간 기판상에 도포한다. 제 2 단계에서, 용액을 4,000 rpm의 속도로 침착이 균일하게 되도록 하기에 충분한 시간, 일반적으로 약 10 초간 도포한다. 졸은 또한 다른 방법중에서도 롤러(roller) 코팅 또는 스크린 프린팅 (screen printing)에 의해 기판에 도포될 수 있다.
또한, 캐패시터 유전체로 코팅되는 기판은 평균 2 내지 12 ㎝/분(1 내지 5 in/분) 및 바람직하게는 2 내지 8 ㎝/분의 속도로 용액에 디핑될 수 있다. 그후, 코팅은 200 내지 500 ℃의 온도에서 기판상에서 건조되는데; 전형적으로 필름은 먼저 200 ℃에서 2 시간동안 건조된 후, 휘발 유기 물질을 제거하기 위하여 400 ℃에서 20 분동안 베이킹된다(baked). 결정성을 향상시키기 위하여 필름을 600 내지 800 ℃의 온도 범위에서 어닐링시킨다. 전형적으로, 어닐링 기간은 약 1 시간이다.
본 발명의 유전체 구조는 단일 캐패시터 유전층 또는 다중 유전체층을 함유할 수 있다. 다중 캐패시터 유전층이 사용되는 경우, 최상층 캐패시터 유전층, 즉 전도층으로 도금되는 유전층이 조직화 표면을 갖는 것이 바람직하다. 이러한 다층 구조는 바람직하게는 복수개의 유전층을 포함한다. 한 구체예에서, 다층 유전체 구조내 상부 및 하부 유전층이 조직화 표면을 갖는 것이 또한 바람직하다.
특히 적합한 다층 유전체 구조는 제 1 또는 상부 유전층, 제 2 또는 중간 유전층 및 제 3 또는 하부 유전층을 가지며 상부 및 하부 유전층의 적어도 하나가 조직화 표면을 갖는다. 중간 유전층이 단일 유전층 또는 복수개의 유전층을 포함할 수 있음을 당업자들은 인지할 것이다. 복수개의 유전층을 사용함으로써 잘 맞추어진(tailored) 총 유전 상수를 갖는 유전체 구조를 제조하는 것이 가능하다.
다중 유전층을 사용하는 경우, 각 유전층은 동일하거나 상이할 수 있다. 한 구체예에서, 유전층이 동일한 유전체 물질을 포함하는 것이 바람직하다. 다른 구체예에서, 상이한 유전체 물질을 사용하여 다양한 유전층을 형성하는 것이 바람직하다. 상이한 유전체 물질의 적합한 조합의 한 예는 알루미나, 지르코니아, 바륨-스트론튬-티타네이트, 납-지르콘-티타네이트 및 납-란탄-지르콘-티타네이트의 하나 이상이 자신들과 또는 하나 이상의 다른 유전층과 조합하여 교대로 구성된 층이다.
한 구체예에서, 본 발명의 조직화 유전층은 후에 적용되는 층, 예를 들어 금속층의 접착력을 향상시키기 위하여 유전체 스택(stack)내에서 최상층으로 사용될 수 있다. 한 구체예에서, 조직화 유전체 물질 아래에 위치한 층은 졸-겔 기술, 화학 증착, 연소 화학 증착 또는 이들의 임의적 조합이 예로 언급되나, 이들에 제한되지 않는 어떤 적합한 수단에 의해 침착될 수 있다. 이와 같이 조직화 유전층 아래에 위치한 유전층은 조직화 유전층에 사용된 유전체 물질과 동일하거나 상이할 수 있는 적합한 유전체 물질로 구성될 수 있다.
유전체 구조의 총 두께는 선택된 캐패시터 유전체 물질 뿐만 아니라 목적하는 총 캐패시턴스에 따라 달라진다. 다층 유전체 구조에서, 유전층은 균일하거나 다양한 두께를 가질 수 있다. 이러한 구조는 다수의 얇은 층, 하나 이상의 두꺼운 층 또는 두꺼운 층과 얇은 층의 혼합체로 구성될 수 있다. 이러한 선택은 당업자들의 능력 범위내에서 용이하게 결정된다. 예시적인 유전층은 0.01 내지 100 ㎛의 두께를 가질 수 있다.
캐패시터 유전체 물질의 조직화 표면은 후에 침착되거나 도금되는 전극층에 대해 증가된 접착력을 나타낸다. 전형적으로, 유전층 표면의 조직화는 이와 같은 조직화를 갖지 않는 동일한 유전층과 비교하여 볼 때 유전층의 총 표면적을 적어도 5%까지 증가시키기에 충분하다. 바람직하게, 조직화는 총 표면적을 적어도 10%, 보다 바람직하게는 적어도 15%, 보다 더 바람직하게는 적어도 20%, 및 한층 더 바람직하게는 적어도 25% 까지 증가시키기에 충분하다. 유전층의 표면적 증가가 커질수록 도금 전극 또는 금속화 층의 접착력이 더욱 더 향상된다.
캐패시터 유전체 표면은 레이저 구조화(laser structuring), 제거가능한 포로겐을 사용하는 방법 및 물리적 연마와 같은 기계적 수단을 포함하나, 이로만 제한되지 않는 다양한 수단에 의해 조직화될 수 있다. 유전 상수를 제어하면서 적절히 조직화된 표면을 제공하는 방법이 바람직하다. 따라서, 레이저 구조화 및 제거가능한 포로겐을 사용하는 방법이 캐패시터 유전체 표면을 조직화하는데 바람직한 수단이며, 제거가능한 포로겐을 사용하는 방법이 보다 더 바람직하다.
유전체 구조를 레이저로 구조화하는 것은 당업계에 알려진 레이저 구조화 또는 애블레이션(ablation) 방법에 의해 수행될 수 있다. 이들 방법에서, 유전체 구조에 적용되는 최종 캐패시터 유전층은 전극(금속화) 층의 침착전에 레이저 구조화, 예를 들어 레이저 애블레이션에 적용된다. 레이저 애블레이션은 전형적으로 컴퓨터로 제어되며, 따라서 소정 패턴에서 정확한 양의 캐패시터 유전체 물질을 제거하는 것이 가능하다. 패턴은 홈, 딤플(dimple), 리플(ripple) 및 크로스-헤칭 (cross-hatching)을 포함하나, 이로 한정되지 않는다.
바람직하게, 조직화 표면은 제거가능한 포로겐에 의해 제공된다. 이 방법에서, 캐패시터 유전체 물질내로 도입되는 포로겐은 전극 또는 전도층의 침착전에 캐패시터 유전체 물질로부터 제거된다. 포로겐 제거시, 기공, 보이드, 자유 부피 또는 다른 형태의 조직화를 갖는 캐패시터 유전체 물질이 수득된다. 이러한 포로겐은 상술한 바와 같은 캐패시터 유전체 물질을 침착하기 위한 졸-겔 기술과 함께 사용하는 경우 특히 적합하다.
매우 다양한 제거가능한 포로겐이 본 발명에 사용될 수 있다. 캐패시터 유전체내에 분산되거나, 현탁되거나, 이와 함께 용해되거나, 또는 이와 함께 결합된 후, 캐패시터 유전체 물질로부터 제거될 수 있는 물질이 적절히 사용될 수 있다. 바람직하게는, 유전체 매트릭스층에 불리한 영향을 미치지 않으면서 유전층 매트릭스의 존재하에 선택적으로 에칭 또는 제거될 수 있는 유기 폴리머 또는 화합물이 제거가능한 포로겐으로 특히 적합하다. 바람직하게, 제거가능한 포로겐은 캐패시터 유전체 물질내에서 실질적으로 응집되지 않거나 응괴되지 않도록 선택된다. 이러한 비응집 또는 비응괴는 유전체 매트릭의 채널 형성 문제를 감소시키거나 없앤다. 제거가능한 포로겐이 폴리머 입자인 것이 바람직하다. 포로겐 폴리머 입자가 졸을 침착시키기 위하여 사용된 용매에 용해되거나 이와 혼화되는 것이 또한 바람직하다.
제거가능한 포로겐은 폴리머, 예를 들어 선형 폴리머, 스타(star) 폴리머, 수지상 폴리머 및 폴리머 입자일 수 있거나, 유전체 모노머와 공중합하여 불안정한 (제거가능한) 성분을 갖는 블록 공중합체를 형성하는 모노머 또는 폴리머일 수 있거나, 고비등 용매일 수 있다. 또 다른 구체예에서, 포로겐은 유전체 전구체와 예비중합 또는 예비반응하여 모노머, 올리고머 또는 폴리머일 수 있는 졸을 형성할 수 있다. 그후, 이러한 예비중합 물질은 유전층을 형성하기 위하여 어닐링된다.
제거가능한 포로겐으로 유용한 불안정한 성분을 갖는 적합한 블록 코폴리머가 미국 특허 제 5,776,990호 및 6,093,636호에 기술되어 있다. 이러한 블록 코폴리머는, 예를 들어 기공 형성 물질로서, 작용화된 지방족 에스테르가 유리화 매트릭스에 도입되어, 즉 이와 공중합되도록 적절한 반응성 그룹에 의해 추가로 작용화되는 작용기를 갖는 고도의 측쇄 지방족 에스테르를 사용하여 제조될 수 있다. 이와 같은 블록 코폴리머로는 벤조사이클로부텐, 폴리(아릴 에스테르), 폴리(에테르 케톤), 폴라카보네이트, 폴리노보넨, 폴리(아릴렌 에테르), 폴리방향족 탄화수소, 예를 들어 폴리나프탈렌, 폴리퀴옥살린, 폴리(과불소화 탄화수소), 예를 들어 폴리(테트라플루오로에틸렌), 폴리이미드, 폴리벤족사졸 및 폴리사이클로올레핀이 포함되나, 이들로만 한정되지 않는다.
특히 적합한 포로겐은 예를 들어 미국 특허 제 6,271,273 B1(You 등) 및6,420,441호(Allen 등)에 기재되어 있는 것과 같은 가교결합된 폴리머 입자이다. 폴리머 포로겐은 중합 단위로서 하나 이상의 모노머 및 하나 이상의 가교결합제를 포함한다. 포로겐을 제조하는데 유용한 모노머로는 (메트)아크릴산, (메트)아크릴아미드, 알킬 (메트)아크릴레이트, 알케닐 (메트)아크릴레이트, 방향족 (메트)아크릴레이트, 비닐 방향족 모노머, 질소-함유 화합물 및 그의 티오 유사체, 치환된 에틸렌 모노머 및 방향족 모노머가 포함되나, 이들로만 한정되지 않는다. 이러한 포로겐은 유제 중합 및 용액 중합, 바람직하게는 용액 중합을 포함한 다양한 중합 방법에 의해 제조될 수 있다.
포로겐은 전형적으로 5,000 내지 1,000,000, 바람직하게는 10,000 내지 500,000 및 보다 바람직하게는 10,000 내지 100,000 범위의 분자량을 갖는다. 폴리머 입자가 포로겐으로 사용되는 경우, 이들은 예컨대 1,000 nm 이하의 다양한 평균 입자 크기로 사용될 수 있다. 전형적인 평균 입자 크기 범위는 약 0.5 내지 약 1,000 nm, 바람직하게는 약 0.5 내지 약 200 nm, 보다 바람직하게는 약 0.5 내지 약 50 nm 및 가장 바람직하게는 약 1 내지 약 20 nm이다.
포로겐 입자는 전형적으로 가교된다. 전형적으로, 가교결합제의 양은 포로겐의 중량을 기준으로 하여 적어도 약 1 중량%이다. 포로겐의 중량을 기준으로 하여 100% 이하의 가교결합제가 본 발명의 입자에 효과적으로 사용될 수 있다. 가교제의 양이 약 1 내지 약 80% 및 보다 바람직하게는 약 1 내지 약 60%인 것이 바람직하다. 다양한 가교결합제가 사용될 수 있다. 이러한 가교결합제는 다작용성 모노머이며 당업자들에 이미 알려졌다. 예시적인 가교결합제로는 미국 특허제 6,271,273호(You 등)에 기술된 것이 있다.
넓은 범위의 입자 크기를 갖는 포로겐 입자가 본 발명에 사용될 수 있다. 이들 물질의 입자 크기 다분산도(polydispersity)는 1 내지 20, 바람직하게는 1.001 내지 15 및 보다 바람직하게는 1.001 내지 10이다. 균일한 입자 크기 분포(1 내지 1.5의 입자 크기 다분산도) 또는 광범한 입자 크기 분포를 갖는 입자가 본 발명에 효과적으로 사용될 수 있음이 인지될 것이다.
제거가능한 포로겐이 겔과 분산된 상태일 수 있거나, 졸 또는 겔내로 도입될 수 있음을 당업자들은 알 수 있을 것이다.
제거가능한 포로겐은 전형적으로 캐패시터 유전체 표면의 목적하는 조직화를 제공하기에 충분한 양으로 졸에 첨가된다. 예를 들어, 포로겐은 졸의 중량을 기준으로 하여 약 1 내지 약 60 중량%, 바람직하게는 5 내지 50 중량%, 보다 바람직하게는 10 내지 45 중량% 및 보다 더 바람직하게는 10 내지 40 중량%의 양으로 졸에 첨가될 수 있다.
포로겐은 필름을 형성하기 위해 어떠한 단계에서도, 심지어 졸의 침착동안에 세라믹 전구체와 배합될 수 있다. 이러한 포로겐은 적합한 용매, 예를 들어 메틸 이소부틸 케톤, 디이소부틸 케톤, 2-헵타논, γ-부티로락톤, γ-카프로락톤, 에틸 락테이트 프로필렌글리콜 모노메틸 에테르 아세테이트, 프로필렌글리콜 모노메틸 에테르, 디페닐 에테르, 아니솔, n-아밀 아세테이트, n-부틸 아세테이트, 사이클로헥사논, N-메틸-2-피롤리돈, N,N'-디메틸프로필렌우레아, 메시틸렌, 자일렌 또는 이들의 혼합물중에서 세라믹 전구체와 배합될 수 있다.
조직화 캐패시터 유전체 물질을 형성하는데 포로겐으로 유용하도록, 본 발명의 포로겐은 유전체 물질에 불리한 영향을 미치지 않는 조건하에서 적어도 부분적으로, 바람직하게는 실질적으로, 및 보다 바람직하게는 완전히 제거가능하여야 한다. "제거가능하다" 는 것은 폴리머가 탈중합되거나 휘발 성분 또는 단편으로 파괴되어 유전체 물질로부터 제거되거나 이동하여 기공 또는 보이드를 형성함을 의미한다. 형성된 기공 또는 보이드는 제거 공정에 사용된 캐리어 가스로 충전될 수 있다. 유전체 물질을 실질적으로 붕괴함이 없이(즉 유전체 물질을 5% 미만으로 손실), 포로겐을 적어도 부분적으로 제거하는 방법 또는 조건이 사용될 수 있다. 포로겐이 실질적으로 제거되는 것이 바람직하다. 대표적인 제거 방법은 화학적 에칭, 열, 압력 또는 화학광선, IR, 마이크로웨이브, UV, x-선, 감마 레이, 알파 입자 또는 전자 빔이 예시되나 이들로만 한정되지 않는 조사선에의 노출을 포함하지만, 이들에만 한정되지 않는다. 포로겐 또는 폴리머를 제거하는데 복수의 방법, 예를 들어 열과 화학광선을 조합한 방법이 사용될 수 있음이 이해될 것이다. 유전체 물질을 열에 노출시켜 포로겐을 제거하는 것이 바람직하다. 또 다른 포로겐 제거 방법이 사용될 수 있음을 또한 당업자들은 이해할 것이다.
본 발명의 포로겐은 진공, 공기, 질소, 아르곤, 질소와 수소의 혼합물, 예를 들어 포밍 가스(forming gas), 또는 다른 불활성 또는 환원 분위기, 및 산화 분위기가 예시되나, 이들로만 제한되지 않는 다양한 분위기하에서 열적으로 제거될 수 있다. 바람직하게, 포로겐은 불활성 또는 환원 분위기하에서 제거된다. 본 발명의 포로겐이 "겔"을 형성하기 위해 사용되는 온도, 또는 그 근처의 온도에서 제거된다. 전형적으로, 본 발명의 포로겐은 광범위한 온도, 예를 들어 150 내지 650 ℃, 및 바람직하게는 300 내지 500 ℃의 온도에서 제거될 수 있다. 이러한 가열은 오븐, 플레임, 마이크로웨이브 등의 수단으로 제공될 수 있다. 열에 불안정한 포로겐의 특정 제거 온도가 포로겐의 조성에 따라 달라질 것임을 당업자들은 인식할 것이다. 예를 들어, 포로겐의 방향족성 및/또는 가교결합도가 증가하면 포로겐의 제거 온도가 증가할 것이다. 따라서, 포로겐의 제거 온도는 특정 입자를 형성하기 위해 사용된 온도로 맞추어 질 수 있다. 전형적으로, 본 발명의 포로겐은 1 내지 120 분 범위의 시간동안 가열시 제거된다. 유전체 매트릭스 물질로부터 제거후, 전형적으로 0 내지 20 중량%의 포로겐이 다공성 유전체 물질내에 존재한다. 잔존하는 잔류 포로겐은 졸-겔 공정의 어닐링(또는 결정화) 단계동안 추가로 제거될 것이다.
포로겐 제거시, 보이드 또는 다른 조직을 갖는 조직화 유전체 물질이 수득되는 경우, 보이드의 크기는 바람직하게는 포로겐의 입자 크기와 실질적으로 동일하다. 일반적으로, 1,000 nm 이하의 기공 크기, 예를 들어 평균 입자 크기가 0.5 내지 1,000 nm 범위인 기공 크기가 얻어진다. 평균 기공 크기가 0.5 내지 200 nm, 보다 바람직하게는 0.5 내지 50 nm 및 가장 바람직하게는 1 내지 20 nm인 것이 바람직하다.
따라서, 형성된 보이드 또는 다른 조직화를 갖는 유전체 물질은 이와 같은 보이드를 갖지 않는 물질보다 표면적이 증가하였다. 보이드는 물질 표면에서의 단편을 갖는 것을 포함하여 캐패시터 유전체 물질의 도처에 분산될 것이다. 단층의 캐패시터 유전체 물질이 사용되는 경우, 채널이 전개되어 전극을 형성하는 후속 금속화동안 쇼트(short)를 초래할 수 있을 것이기 때문에 조직화는 포로겐을 사용하여 이루어지지 않을 것이다. 따라서, 포로겐은 다층 유전체 구조에서 상부 캐패시터 유전층에 조직화 표면을 제공하는데 유용하다. 바람직하게, 조직화된 유전층의 두께는 유전체 구조 총 두께의 50% 미만이다. 조직화 유전층의 두께가 유전체 구조 총 두께의 40% 미만, 보다 바람직하게는 30% 미만, 보다 더 바람직하게는 25% 미만인 것이 바람직하다. 공기 보이드(유전 상수 1) 도입으로 초래된 유전 상수의 감소는 변형된 총 유전체 물질의 소 부피로 제한된다.
다른 구체예에서, 포로겐은 알콜이 적어도 부분적으로 겔에 잔류할 만큼 충분히 비휘발성이라면, 알콜과 같은 용매일 수 있다. 네오펜틸 알콜이 한 예이지만, 유사한 성질을 갖는 다른 알콜이 사용될 수도 있다.
도 1은 복수개의 비조직화 유전층(5)을 갖는 다층 유전체 구조를 도시하며, 여기서 상부 또는 제 1 유전층(10)은 표면 조직(15; 기공)을 함유한다. 이러한 유전체 구조는 겔층을 형성하기 위하여 후에 가열되는 기판에 일련의 졸을 도포함으로서 제조된다. 이어서, 제거가능한 폴리머 포로겐을 함유하는 최종 졸이 도포되며, 그후 폴리머 포로겐 입자는 가열 단계 동안 열적으로 제거되어 겔을 형성한다. 전체 유전체 구조는 그후 가열되어 목적하는 결정 구조를 갖는 유전체 구조를 제공한다. 대안적인 구체예에서, 비-포로겐 함유 겔 층이 먼저 어닐링되어 목적하는 결정도를 형성한 후, 포로겐을 함유하는 졸이 침착된다. 그후, 포로겐을 함유하는 졸은 가열(제 1 어닐링)되어 겔을 형성하고 포로겐을 제거하며 조직화된(다공성) 상부 유전층을 형성한다. 그후, 다공성 상부 유전층은 어닐링되어 목적하는 결정도를 제공한다.
전극(또는 전도층)은 무전해 도금, 전해 도금, 화학 증착, 물리적 증착 및 졸-겔 침착이 예시되나, 이들로만 제한되지 않는 다양한 방법에 의해 조직화된 표면을 갖는 본 발명의 유전체 구조 상에 침착될 수 있다. 전도층을 형성하기 위하여 전도성 폴리머가 사용되는 경우, 이 폴리머는 용매내에서 롤러 코팅에 의하여 용융물로서, 건조 필름으로서 또는 다른 폴리머 코팅 기술에 의해 침착될 수 있다. 공지된 다양한 방법에 의하여 무전해 도금이 적절하게 이루어질 수 있다. 무전해적으로 도금될 수 있는 적합한 금속으로는 구리, 금, 은, 니켈, 팔라듐, 주석 및 납이 포함되나, 이들로만 한정되지 않는다. 또한, 적합한 전도성 촉매는 적합한 전도성 전극 물질의 전해 침착을 위하여 조직화 유전체 표면에 도포될 수 있다. 바람직하게, 전극은 무전해 침착에 의해 침착된다. 이러한 무전해 침착은 보다 두꺼운 금속 침착물을 형성하기 위하여 전해 침착될 수 있다. 전해 침착된 금속은 무전해적으로 침착된 금속과 동일하거나 상이할 수 있다.
또한 본 발명에 의해 고려된 것은 바닥 표면과 조직화된 상부 표면을 갖는 유전체 구조, 유전체 바닥 표면과 밀접하게 접촉해 있는 바닥 전도층 및 조직화된 상부 유전체 표면과 밀접하게 접촉해 있는 상부 전도층을 포함하는 캐패시터이다. 도 2는 바닥 유전층(20) 및 조직화된 표면(30)을 갖는 상부 유전체(25), 바닥 유전층의 표면과 밀접하게 접촉해 있는 바닥 전도층(35) 그리고 조직화된 상부 유전체 구조 표면과 밀접하게 접촉해 있는 상부 전도층(40)을 갖는 다층 유전체 구조를 포함하는 캐패시터의 다른 대안적인 구체예를 도시한다.
본 발명의 이점은 캐패시터 유전체 물질의 증가된 표면적이 캐패시터 유전체에 대한 금속층의 접착력을 증가시킨다는 것이다. 따라서, 본 발명은 포로겐을 포함하는 유전층을 기판상에 침착시키는 단계, 포로겐을 제거하여 조직화 표면을 갖는 유전층을 제공하는 단계 및 유전층의 표면상에 전극을 도금하는 단계를 포함하는 것을 특징으로 하여, 유전층에 대한 도금 전극의 접착력을 개선하는 방법을 제공한다.
본 발명의 다른 이점은 유전층의 조직화가 다층 유전체 스택내의 단일층 깊이로 조절될 수 있다는 것이다. 일반적으로, 조직화 유전층이 유전체 스택의 최상층일 때, 조직화된 층의 표면은 일반적으로 평면인 유전체 스택과 접촉하여 있으나, 이러한 표면은 조직화를 나타낼 수 있다.
다른 구체예에서, 제거가능한 포로겐은 겔 형성 동안에 유전층의 상부 표면을 향하여 우선적으로 이동하도록 선택된다. 이러한 방법에서는, 겔의 벌크 (bulk)내 제거가능한 포로겐의 농도에 비해 겔의 표면 또는 그 근처에서 제거가능한 폴리머의 농도가 증가된다. 이에 따라 포로겐의 제거시 유전층의 표면 또는 그 근처에서 기공 또는 보이드가 증가된다. 본 구체예는 이후 침착되는 금속층의 접착력 개선을 가장 필요로 하는 유전층의 표면 또는 그 근처에 조직화를 제공한다.
또 다른 구체예에서, 상부 유전층은 임의로 도금 도펀트(plating dopant)를 함유할 수 있다. 이러한 도금 도펀트는 유전층 표면의 금속 도금을 촉진하기에충분한 양으로 유전층에 존재하는 전도성 요소 또는 화합물이다. 적절한 도금 도펀트는 주석, 납, 팔라듐, 코발트, 구리, 은, 금 및 이들의 합금과 같은 금속, 산화 아연과 같은 금속 산화물 및 이들의 혼합물을 포함하지만, 이들로만 한정되지는 않는다.
다른 구체예에서, 도금 도펀트가 포로겐내로 도입될 수 있다. "도입된다 (incorporated)"는 것은 도금 도펀트가 포로겐과 결합하고, 포로겐을 형성하기 위하여 사용되는 모노머와 공중합하여 포로겐과 반응하고, 포로겐 상에 흡착되고, 포로겐 내에 캡슐화된다는 것 뿐만 아니라 다른 가능한 조합을 의미한다. 한 예로, 미국 특허 제 5,835,174호(Clikeman 등)에 개시된 바와 같이 도금 도펀트는 폴리머 쉘내에서 캡슐화될 수 있다. 포로겐내로 도금 도펀트가 도입되는 것의 이점은 도금 도펀트가 유전체 물질내에서 보다 용이하게 분산될 수 있고, 도금 도펀트가 포로겐의 제거후 잔존하는 기공 또는 보이드내에 잔류할 것이라는 것이다.
본 발명의 캐패시터는 적층 인쇄 회로판 내에 매립된 캐패시터로 사용하기에 특히 적합하다. 이러한 캐패시터는 적층 인쇄 회로판의 제조동안에 적층 유전체 내에 매립된다. 적층 유전체는 전형적으로 에폭시, 폴리이미드, 섬유 강화 에폭시가 예시되나 이들로만 한정되지 않는 유기 폴리머 및 인쇄 회로판 제조 분야에서 유전체로서 사용되는 다른 유기 폴리머이다. 일반적으로, 적층 유전체는 6 이하의 유전 상수를 가지며, 전형적으로 3 내지 6 범위의 유전 상수를 갖는다. 본 발명의 캐패시터는 미국 특허 제 5,155,655호(Howard 등)에 개시된 방법과 같은 당업계에 알려진 다양한 방법에 의해 매립될 수 있다.
따라서, 본 발명은 다층 인쇄 회로판의 하나 이상의 층내에 캐패시턴스 물질을 매립하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄 배선판 제조 방법을 제공하는데, 여기에서 캐패시턴스 물질은 조직화된 표면을 갖는 제 1 유전층 및 제 2 유전층을 가지는 다층 유전체 구조를 포함한다.
본 발명의 더욱 다양한 측면이 다음 실시예로 제공되나, 어떤 측면으로도 본 발명의 범위를 제한하려는 의도는 아니다.
실시예 1
바륨 아세테이트, Ba(CH3COO)2(1 mol)을 20 mol의 에탄올, 25 mol의 아세트 산 및 1 mol의 글리세롤의 혼합 용액에 용해시킨 후, 용액을 2 시간동안 교반하였다. 교반 후, Ti[O(CH2)3CH3]41 mol을 용액에 첨가하고, 이어서 2 시간동안 교반하여 바륨 티타네이트 졸을 제조하였다.
이 졸의 샘플을 전도성 기판상에 2,000 rpm으로 45 초동안 스핀 코팅하였다. 용액을 스핀 코팅한 후, 샘플을 질소-가스 분위기에서 1 시간동안 170 ℃의 온도로 가열한 후, 공기중에서 1 시간동안 400 ℃ 및 1 시간동안 700 ℃의 2 단계로 연속 어닐링하였다. 이러한 공정을 이용하여 제조된 어닐링된 유전체 샘플의 두께는 ~100nm 이었다.
졸의 다른 샘플에 가교된 폴리머 포로겐 입자를 첨가하였다. 포로겐 입자는 졸의 총 중량에 기초하여 40 중량%의 포로겐을 제공하기에 충분한 양으로 첨가되었다. 포로겐 입자는 중합 단위로서 하나 이상의 알킬(메트)아크릴레이트 모노머, 하나 이상의 추가의 단량체 및 가교 결합제로서 디비닐벤젠을 함유한다. 그후, 상기 개시된 조건을 이용하여 어닐링된 유전체 샘플의 유전체 표면에 포로겐-함유 졸을 도포하였다. 그후, 샘플을 400 ℃에서 1 시간동안 처리하여 겔을 형성하고 포로겐을 제거하였다. 페로브스카이트 결정 구조로의 최종 상 변형을 700 ℃ 이상(≥700 ℃)의 온도에서 실행하여 조직화된 표면을 갖는 유전체 구조를 제공하였다.
실시예 2
실시예 1에 따른 유전체 구조의 조직화된 표면을 촉매화하고, 무전해 니켈 도금조에 적용하여 니켈층을 조직화 표면상에 침착시켰다. 이어서, 니켈 도금된 유전체를 니켈 전기도금조로 처리하여 니켈 침착물의 두께를 증가시켰다.
실시예 3
무전해적으로 니켈 도금된 유전체를 구리 전기도금조로 처리하여 무전해 니켈층상에 구리층을 침착시키는 것을 제외하고 실시예 2의 과정을 반복하였다.
실시예 4
무전해적으로 니켈 도금된 유전체를 은 전기도금조로 처리하여 무전해 니켈층상에 은층을 침착시키는 것을 제외하고 실시예 3의 과정을 반복하였다.
실시예 5
무전해적으로 니켈 도금된 유전체를 침지(immersion) 금 도금조로 처리하여 무전해 니켈층상에 금층을 침착시키는 것을 제외하고 실시예 2의 과정을 반복하였다.
실시예 6
납 아세테이트 하이드레이트, Pb(CH3COO)2H2O를 2-메톡시에탄올에 용해시키고, 진공하에 110 ℃에서 탈수하여 납 아세테이트를 제공하였다. 2-메톡시에탄올 중의 지르콘 n-프로폭사이드, Zr(n-OC3H7)4, 및 티탄 이소프로폭사이드, Ti(i-OC3H7)4의 용액을 제조하였다. 그후, 지르콘-티탄 용액을 납 아세테이트 용액에 첨가하고, 혼합물을 100 ℃에서 2 내지 3 시간동안 환류시킨 후, 증류시켜 식 Pb(Zr0.52Ti0.48)O3의 PZT 폴리머 전구체를 제공하였다.
폴리머를 톨루엔에 용해시켜 0.3M 원액을 제조하였다. 이 졸 샘플을 2,000 rpm으로 45 초동안 전도성 기판(알루미늄)상에 스핀 코팅하였다. 용액을 스핀 코팅한 후, 샘플을 열 플레이트(hot plate) 상에서 5 내지 10 분동안 200 ℃에서 건조시키고, 이어서 공기중, 450 ℃에서 20 분동안 그리고 600 ℃에서 30 분동안 2 단계로 연속 가열하였다. 이 과정을 이용하여 제조된 어닐링된 유전체 샘플의 두께는 ~100nm이었다. 그후, 졸의 총 중량에 기초하여 35 중량%의 포로겐을 제공하기에 충분한 양의 가교된 폴리머 포로겐 입자를 다른 졸 샘플에 첨가하였다. 그후, 상기 개시된 조건을 이용하여 알루미늄 기판상의 유전체 물질의 표면에 졸을 도포하였다. 그후, 샘플을 450 ℃에서 20 분 내지 1 시간동안 가열하여 겔을 형성하고 포로겐을 제거하였다. 페로브스카이트 결정 구조로의 최종 상 변형을 600 ℃에서 실행하여 조직화된 표면을 갖는 유전체 구조를 제공하였다.
실시예 7
납 아세테이트 용액과 배합하기 전에 란탄 이소프로폭사이드(La(i-OC3H7)3)를 지르콘-티탄 용액에 첨가하는 것을 제외하고 실시예 6의 과정을 반복하였다. 란탄 도프된 PZT 폴리머를 수득하였다.
실시예 8
란탄 이소프로폭사이드 대신 니오늄 에톡사이드(Nb(OC2H5)5)를 사용하여 니오늄 도프된 PZT 폴리머를 제공하는 것을 제외하고 실시예 7의 과정을 반복하였다.
실시예 9
전도성 기판이 구리인 점을 제외하고 실시예 7의 과정을 반복하였다.
실시예 10
전도성 기판이 은인 점을 제외하고 실시예 7의 과정을 반복하였다.
실시예 11
2-메톡시에탄올중의 란탄 나이트레이트 하이드레이트(La(NO3)3·6H2O) 용액을 제조하였다. 2-메톡시에탄올중의 니켈 아세테이트 하이드레이트(Ni(OOCCH3)3· 4H2O)의 제 2 용액을 제조하였다. 그후, 각 성분을 탈수시키고, 화학양론적 비 1:1의 La:Ni를 제공하는 양으로 용액을 혼합하였다. 이어서, 란탄 니켈 졸을 실시예 1의 유전체 구조의 조직 표면상에 스핀 코팅하고, 600 ℃에서 1 시간동안 어닐링하여 란탄 니켈 옥사이드(LaNiO3) 전도층을 제공하였다. 이 전도층은 전극으로 유용하다.
실시예 12
실시예 6의 샘플을 무전해 구리 조로 처리하여 조직화된 표면상에 구리층을 제공하였다.
실시예 13
실시예 1의 샘플을 촉매화하고 무전해 니켈 도금조로 처리하여 조직화된 표면 상에 니켈층을 침착시켰다. 그후, 니켈 도금된 샘플을 침지 금 도금조와 접촉시켜 니켈층 위에 금층을 제공하였다.
실시예 14
스타 폴리머를 포로겐으로 사용하는 것을 제외하고 실시예 1의 과정을 반복하였다.
실시예 15
폴리에틸렌글리콜을 포로겐으로 사용하는 것을 제외하고 실시예 1의 과정을 반복하였다.
실시예 16
포로겐의 첨가없이 실시예 1의 졸을 제조하였다. 백금 포일상에 졸을 스핀 코팅하고, 실시예 1의 과정으로 가열하고 어닐링하였다. 그후, 유전층 표면을 레이저 애블레이션 처리하여 유전층의 표면을 조직화하였다. 이어서, 무전해 구리 도금조를 이용하여 구리 전도층을 조직화된 표면에 도포하였다.
실시예 17
전도성 폴리머 층을 전극으로서 조직화된 유전체 표면에 도포하는 것을 제외하고 실시예 16의 과정을 반복하였다.

Claims (10)

  1. 조직화된(textured) 표면을 갖는 제 1 유전층 및 제 2 유전층을 포함하는 다층 유전체 구조를 가지는 캐패시턴스(capacitance) 물질.
  2. 제 1 항에 있어서, 제 1 및 제 2 유전층의 적어도 하나가 폴리머, 세라믹, 금속 산화물 및 이들의 조합물로 구성된 그룹중에서 선택되는 캐패시턴스 물질.
  3. 제 1 항 또는 2 항에 있어서, 제 1 유전층의 두께가 유전체 구조 총 두께의 50% 미만인 캐패시턴스 물질.
  4. 제 1 항 내지 3 항중 어느 한항에 있어서, 제 1 유전층이 도금 도펀트 (dopant)를 포함하는 캐패시턴스 물질.
  5. 제 1 항 내지 4 항중 어느 한항의 캐패시턴스 물질을 포함하는 인쇄 회로판.
  6. 제 1 항 내지 4 항중 어느 한항의 캐패시턴스 물질을 하나 이상의 다층 인쇄 회로판 층 내에 매립하는(embedding) 단계를 포함하는 것을 특징으로 하여 다층 인쇄 회로판을 제조하는 방법.
  7. 제 1 전도층, 제 2 전도층 및 제 1 전도층과 제 2 전도층 사이에 배치된 제 1 항 내지 4 항중 어느 한항의 캐패시턴스 물질을 포함하는 캐패시터 구조.
  8. 유전층 상에 포로겐을 포함하는 상부 유전층을 침착시키고,
    포로겐을 제거하여 상부 유전층 상에 조직화된 표면을 제공한 후,
    상부 유전층의 표면 상에 전극을 도금하는 단계를 포함하는 것을 특징으로 하여, 유전체 구조에 대한 침착된 전도층의 접착력을 향상시키는 방법.
  9. 제 8 항에 있어서, 포로겐이 가교결합된 폴리머 입자인 방법.
  10. 제 9 항에 있어서, 포로겐의 평균 입자 크기가 1,000 nm 이하인 방법.
KR1020020073710A 2001-11-26 2002-11-26 유전체 구조 KR20030043714A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33338201P 2001-11-26 2001-11-26
US60/333,382 2001-11-26
US10/268,270 US6819540B2 (en) 2001-11-26 2002-10-10 Dielectric structure
US10/268,270 2002-10-10

Publications (1)

Publication Number Publication Date
KR20030043714A true KR20030043714A (ko) 2003-06-02

Family

ID=26952979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073710A KR20030043714A (ko) 2001-11-26 2002-11-26 유전체 구조

Country Status (5)

Country Link
US (1) US6819540B2 (ko)
EP (1) EP1316976A1 (ko)
JP (1) JP2003243242A (ko)
KR (1) KR20030043714A (ko)
TW (1) TWI268524B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716824B1 (ko) * 2005-04-28 2007-05-09 삼성전기주식회사 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
KR102213106B1 (ko) * 2020-07-06 2021-02-05 주식회사태인 필름형 캐패시터 및 이의 제조방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914755B2 (en) * 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
JP4465429B2 (ja) * 2002-02-21 2010-05-19 株式会社リコー レーザ加工方法
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
US6872468B1 (en) 2003-10-09 2005-03-29 Motorola, Inc. Peelable circuit board foil
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
JP4593912B2 (ja) * 2003-12-24 2010-12-08 京セラ株式会社 積層型圧電素子およびその製法、並びに噴射装置
WO2005085496A2 (en) * 2004-03-03 2005-09-15 Energenius, Inc. Ferroelectric thin film composites with improved top contact adhesion and devices containing the same
US7057881B2 (en) 2004-03-18 2006-06-06 Nanosys, Inc Nanofiber surface based capacitors
JP2006093663A (ja) * 2004-07-29 2006-04-06 Rohm & Haas Electronic Materials Llc 誘電体構造
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
US7495887B2 (en) * 2004-12-21 2009-02-24 E.I. Du Pont De Nemours And Company Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof
EP1693484A3 (en) * 2005-02-15 2007-06-20 Rohm and Haas Electronic Materials, L.L.C. Plating Method
EP1878050A1 (en) * 2005-04-28 2008-01-16 Nxp B.V. Integrated circuit assembly with passive integration substrate for power and ground line routing on top of an integrated circuit chip
US7349196B2 (en) * 2005-06-17 2008-03-25 Industrial Technology Research Institute Composite distributed dielectric structure
US7795663B2 (en) * 2005-06-21 2010-09-14 E. I. Du Pont De Nemours And Company Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
US7579070B2 (en) * 2005-08-30 2009-08-25 Intel Corporation Multiple layer deposition for improving adhesion
TWI270901B (en) * 2005-09-16 2007-01-11 Ctech Technology Corp Solid capacitor and fabrication method thereof
US7585722B2 (en) * 2006-01-10 2009-09-08 International Business Machines Corporation Integrated circuit comb capacitor
KR100793916B1 (ko) * 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
US8853116B2 (en) 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US7993611B2 (en) 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
CA2562986A1 (en) * 2006-10-06 2008-04-06 David A. Kelly Multi-layer ceramic polymer capacitor
JP5302692B2 (ja) * 2007-01-26 2013-10-02 昭和電工株式会社 コンデンサ材料およびその製造方法、ならびにその材料を含むコンデンサ、配線板および電子機器
US20090238955A1 (en) * 2008-03-20 2009-09-24 E. I. Du Pont De Nemours And Company Processes for the manufacture of barium titanate capacitors on nickel foils
KR101570553B1 (ko) * 2008-06-19 2015-11-19 아사히 가라스 가부시키가이샤 경화성 조성물 및 그것을 사용한 경화막
EP2392020A2 (en) * 2009-02-02 2011-12-07 Space Charge, LLC Capacitors using preformed electrode
KR101101347B1 (ko) * 2010-04-06 2012-01-02 한국세라믹기술원 무소결 mim 커패시터 및 그 제조 방법
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6513328B2 (ja) * 2013-07-10 2019-05-15 太陽誘電株式会社 積層セラミックコンデンサ
CN104869754B (zh) * 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法
WO2016208006A1 (ja) 2015-06-24 2016-12-29 株式会社メイコー 立体配線基板の製造方法、立体配線基板、立体配線基板用基材
FR3045036B1 (fr) * 2015-12-15 2017-12-22 Commissariat Energie Atomique Procede de preparation d'une solution sol-gel utilisable pour la preparation d'une ceramique de titanate de baryum dope par du hafnium et/ou par au moins un element lanthanide
CN107231747A (zh) * 2017-07-14 2017-10-03 武汉光谷创元电子有限公司 电容、埋电容电路板及其制造方法
US10962791B1 (en) 2018-03-22 2021-03-30 Facebook Technologies, Llc Apparatuses, systems, and methods for fabricating ultra-thin adjustable lenses
US11245065B1 (en) 2018-03-22 2022-02-08 Facebook Technologies, Llc Electroactive polymer devices, systems, and methods
US10914871B2 (en) 2018-03-29 2021-02-09 Facebook Technologies, Llc Optical lens assemblies and related methods

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2119571B (en) 1982-03-30 1985-12-11 Standard Telephones Cables Ltd Terminals for multilayer ceramic dielectric capacitors
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH079073B2 (ja) 1990-03-30 1995-02-01 大和化工株式会社 膜形成方法
JPH0462715A (ja) * 1990-06-30 1992-02-27 Toshiba Corp 薄膜誘電体材料
JP2670906B2 (ja) * 1990-12-28 1997-10-29 三菱マテリアル 株式会社 セラミックコンデンサ及びその製造方法
US5246732A (en) 1991-07-16 1993-09-21 U.S. Philips Corporation Method of providing a copper pattern on a dielectric substrate
JP2531906B2 (ja) 1991-09-13 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 発泡重合体
JPH0685193A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体装置
US5390072A (en) 1992-09-17 1995-02-14 Research Foundation Of State University Of New York Thin film capacitors
JPH0729765A (ja) * 1993-07-08 1995-01-31 Matsushita Electric Ind Co Ltd 大容量コンデンサ
US5420441A (en) * 1993-11-23 1995-05-30 Eastman Kodak Company Automated technique for calibrating a storage phosphor reader
US5429972A (en) 1994-05-09 1995-07-04 Advanced Micro Devices, Inc. Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric
US5835174A (en) 1995-10-12 1998-11-10 Rohm And Haas Company Droplets and particles containing liquid crystal and films and apparatus containing the same
JP2001503197A (ja) 1996-08-12 2001-03-06 エナージーニアス,インコーポレイテッド 半導体スーパーキャパシタシステム、その製法、及び該製法による製品
KR100223939B1 (ko) * 1996-09-07 1999-10-15 구본준 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법
US5742471A (en) 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
US5895263A (en) 1996-12-19 1999-04-20 International Business Machines Corporation Process for manufacture of integrated circuit device
US6180171B1 (en) 1997-08-29 2001-01-30 Sintokogio, Ltd. Method of producing a plated product having recesses
US6068782A (en) 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
US6137192A (en) 1998-05-15 2000-10-24 Energenius, Inc. Embedded backup energy storage unit
US6093636A (en) 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
US6215649B1 (en) 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6270835B1 (en) 1999-10-07 2001-08-07 Microcoating Technologies, Inc. Formation of this film capacitors
US6288906B1 (en) * 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
US6380628B2 (en) 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
US6420441B1 (en) 1999-10-01 2002-07-16 Shipley Company, L.L.C. Porous materials
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6623865B1 (en) 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
JP2002015943A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 誘電体の製造方法及びそれを用いた誘電体及びコンデンサ
US6271273B1 (en) 2000-07-14 2001-08-07 Shipley Company, L.L.C. Porous materials
US6657849B1 (en) * 2000-08-24 2003-12-02 Oak-Mitsui, Inc. Formation of an embedded capacitor plane using a thin dielectric

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716824B1 (ko) * 2005-04-28 2007-05-09 삼성전기주식회사 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
KR102213106B1 (ko) * 2020-07-06 2021-02-05 주식회사태인 필름형 캐패시터 및 이의 제조방법

Also Published As

Publication number Publication date
US20030128496A1 (en) 2003-07-10
TWI268524B (en) 2006-12-11
JP2003243242A (ja) 2003-08-29
EP1316976A1 (en) 2003-06-04
US6819540B2 (en) 2004-11-16
TW200300947A (en) 2003-06-16

Similar Documents

Publication Publication Date Title
KR20030043714A (ko) 유전체 구조
KR100668562B1 (ko) 커패시터용 박막 유전체 및 그의 제조 방법
US7190016B2 (en) Capacitor structure
KR100949254B1 (ko) 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법
US20060022304A1 (en) Dielectric structure
US6661642B2 (en) Dielectric structure
KR20060005342A (ko) 금속 포일상의 바륨 스트론튬 티탄산염 함유 다층 구조물
US8481106B2 (en) High-dielectric constant thin film metal oxides on silicon wafers for capacitor applications and methods of manufacture
TW200811891A (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US20080171140A1 (en) Thin Film Ferroelectric Composites and Method of Making and Using the Same
US20060269762A1 (en) Reactively formed integrated capacitors on organic substrates and fabrication methods
US20110311718A1 (en) Method of manufacturing thin-film dielectrics and capacitors on metal foils
WO2007145630A1 (en) Glass flux assisted sintering of chemical solution deposited thin dielectric films
CN1424732A (zh) 介电结构
Raj et al. Integrating high-k ceramic thin film capacitors into organic substrates via low-cost solution processing
CN100380540C (zh) 介电结构
Fan et al. Microstructure and properties of barium strontium titanate thin films prepared on copper foils via addition of PEG to the sol precursor
Abothu et al. Low-cost embedded capacitor technology with hydrothermal and sol-gel processes
Zhao et al. Properties of ferroelectric thin film capacitor for embedded passive applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application