JP2003243242A - 誘電構造物 - Google Patents

誘電構造物

Info

Publication number
JP2003243242A
JP2003243242A JP2002342031A JP2002342031A JP2003243242A JP 2003243242 A JP2003243242 A JP 2003243242A JP 2002342031 A JP2002342031 A JP 2002342031A JP 2002342031 A JP2002342031 A JP 2002342031A JP 2003243242 A JP2003243242 A JP 2003243242A
Authority
JP
Japan
Prior art keywords
dielectric
porogen
dielectric layer
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002342031A
Other languages
English (en)
Inventor
Craig S Allen
クレイグ・エス・アレン
Maria Anna Rzeznik
マリア・アンナ・ルゼズニク
David L Jacques
デービッド・エル・ジャーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Shipley Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shipley Co LLC filed Critical Shipley Co LLC
Publication of JP2003243242A publication Critical patent/JP2003243242A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0212Resin particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0773Dissolving the filler without dissolving the matrix material; Dissolving the matrix material without dissolving the filler
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】 (修正有) 【課題】キャパシター製造において、実装密度を上げる
ために、回路基板に埋め込み可能なキャパシターを提供
する。 【解決手段】第1誘電層及び第2誘電層を含む多層誘電
構造物において、トップ誘電層上に、ポロゲンを堆積さ
せ、該ポロゲンを除去して、該トップ誘電層上にテクス
チアー付けされた表面を有する多層誘電構造物を作成
し、これによって、トップ誘電層の表面上に電極メッキ
を行う際、導電層の接着性を向上させ、該多層誘電構造
物を多層プリント回路板の1以上の層中に埋め込み、実
装密度を上げる。

Description

【発明の詳細な説明】
【0001】本発明は一般に、誘電構造物の分野に関す
る。特に、本発明はキャパシター製造において使用する
ために好適な誘電構造物の分野に関する。
【0002】積層プリント回路板、ならびにマルチチッ
プモジュールは、電子部品、例えば、集積回路、キャパ
シター、レジスター、インダクター、および他の部品の
支持基体としての働きをする。通常、ディスクリート受
動素子、例えば、レジスター、キャパシターおよびイン
ダクターはプリント回路板の表面にじかづけされる。こ
のようなディスクリート受動素子は、プリント回路板の
面積の60%以上を占め、従って、アクティブコンポー
ネント、例えば、集積回路の取り付けに利用できる空間
が限られる。プリント回路板表面から受動素子を取り外
すことにより、活性成分の密度が増大し、さらにプリン
ト回路板が小型化され、計算力が増大し、リードが短縮
されるためにシステムノイズが減少し、ノイズ感受性が
減少する。
【0003】このような独立した受動素子の取り外し
は、積層プリント回路板構造内に受動素子を埋め込むこ
とにより達成することができる。埋め込まれたキャパシ
タンスは、ノン−インディビデュアルまたは「共用(s
hared)」キャパシタンスを提供する容量面に関連
して論議されている。容量面は、ポリマーベースの誘電
層により絶縁された2つの積層金属シートからなる。共
用キャパシタンスは、他の成分によるキャパシタンスの
使用が設定された時間に行われることを必要とする。こ
のような共用キャパシタンスは独立した成分としても機
能する埋め込まれたキャパシターの必要性に適切に対応
しない。
【0004】米国特許第6068782号(Brand
tら)は、ボトム電極物質のトップ上に光イメージ化可
能な低誘電率物質をパターン化し、該パターンを充填す
るかまたは部分的に充填するかのいずれかによりキャパ
シタンス誘電物質を堆積させ、その後、キャパシタート
ップ電極を製造する段階を含む個々の埋め込まれたキャ
パシターを提供する方法を開示している。このようなキ
ャパシター誘電物質は典型的には高誘電率を有し、例え
ば、セラミックまたは金属酸化物である。このようなセ
ラミックまたは金属酸化物を使用することに関する一つ
の問題は、これらは金属化、すなわち、プリント回路板
製造産業において通常用いられる技術を用いて電極を製
造することが困難なことである。
【0005】米国特許第6180252B1号(Far
rellら)は半導体において使用するための高エネル
ギー蓄積装置を開示している。この特許は誘電物質を三
次元であるシリコン基体上に追随してコーティングする
ことを開示する。このように、誘電物質の表面はなめら
かなままで、テクスチャー付けされていない。
【0006】通常の高誘電率キャパシタンス誘電物質よ
りも電極を形成しやすい高誘電率キャパシタンス誘電物
質を有するキャパシター、特に埋め込み可能なキャパシ
ターが必要とされている。
【0007】驚くべきことに、メッキされた電極層の高
誘電率物質への接着は、誘電物質の表面粗さを増大させ
ることにより向上させることができることが見出され
た。このような増大された表面粗さは好ましくは除去可
能なポロゲン(porogen)の使用により提供され
る。
【0008】本発明は、第一導電層、第二導電層ならび
に該第一および第二誘電層間に配置された多層誘電構造
を含むキャパシター構造を提供し、該多層誘電構造は第
一誘電層および第二誘電層を含み、該第一誘電層はテク
スチャー付けされた表面を有する。好ましくは、第一誘
電層のテクスチャー付けされた表面は、第一導電層と密
着している。
【0009】本発明はさらに、誘電層上にポロゲンを含
むトップ誘電層を堆積させ、該ポロゲンを除去して該ト
ップ誘電層上にテクスチャー付けされた表面を提供し、
トップ誘電層のテクスチャー付けされた表面上に導電層
を堆積させる段階を含むメッキされた導電層の誘電構造
物への接着性を向上させる方法を提供する。
【0010】さらに、本発明は、埋め込まれたキャパシ
タンス物質を含むプリント回路板を提供し、該埋め込ま
れたキャパシタンス物質は前記多層誘電構造物を含む。
【0011】さらに、本発明は、キャパシタンス物質を
多層積層プリント回路板の1以上の層中に埋め込む段階
を含む、多層積層プリント回路板の製造法を提供し、埋
め込まれたキャパシタンス物質は前記の多層誘電構造を
含む。
【0012】図1は、テクスチャー付けされた表面を有
する第一誘電層を有する本発明の誘電構造(一定比でな
い)を表す。図2は、テクスチャー付けされた表面を有
する第一誘電層を有する本発明のキャパシター(一定比
でない)を表す。
【0013】本明細書全体にわたって用いられる、次の
略語は特に明記しない限り次の意味を有する:℃=摂氏
度;rpm=1分あたりの回転数;mol=モル;hr
=時間;min=分;sec=秒;nm=ナノメート
ル;cm=センチメートル;in=インチ;wt%=重
量%。
【0014】「プリント配線板」および「プリント回路
板」なる用語は本明細書全体にわたって交換可能に用い
られる。「堆積」および「メッキ」は、本明細書全体に
わたって交換可能に用いられ、無電解メッキおよび電解
メッキの両方を含む。「(メタ)アクリル」なる用語
は、アクリルおよびメタクリルの両方を含み、「(メ
タ)アクリレート」なる用語は、アクリレートとメタク
リレートの両方を含む。同様に、「(メタ)アクリルア
ミド」なる用語は、アクリルアミドとメタクリルアミド
の両方を意味する。「アルキル」は、直鎖、分岐および
環状アルキル基を含む。「ポロゲン」なる用語は、誘電
物質中に分散され、その後除去されて誘電物質中に孔、
空隙または自由体積を生成するポリマー物質である孔形
成物質を意味する。従って、「除去可能なポロゲン」な
る用語は、「除去可能なポリマー」または「除去可能な
粒子」と交換可能に用いられる。「孔」および「空隙」
なる用語は本明細書全体にわたって交換可能に用いられ
る。「クロスリンカー」と「架橋剤」は本明細書全体に
わたって交換可能に用いられる。「多層」とは、2以上
の層を意味する。「誘電構造」なる用語は、誘電物質の
一層または複数の層を意味する。
【0015】すべてのパーセンテージは特に明記しない
限り重量パーセントである。すべての数値範囲は合計1
00%に制限されていることが明らかな場合以外は両端
を含み、任意の順で組み合わせることができる。
【0016】本発明は、第一導電層、第二導電層、なら
びに該第一および第二導電層間に配置された多層誘電構
造を含むキャパシター構造を提供し、該多層誘電構造は
トップおよびボトム表面を有し、該トップおよびボトム
表面の少なくとも一つはテクスチャー付けされている。
好ましくは、このようなテクスチャー付けされた表面は
第一および第二導電層の少なくとも一つと密着してい
る。「テクスチャー付け」とは、その後に施用される電
極または導電層の接着性を増大させるために十分な不規
則性または形態(topography)を有する表面
を意味する。好適な形態としては、これらに限定されな
いが、チャンネル(channel)、リッジ(rid
ge)、孔(pore)または空隙(void)、くぼ
み(depression)、溝(groove)、ヌ
ーク(nook)、および割れ目(cranny)が挙
げられる。テクスチャー付けされた表面は1種以上の形
態を含むことができる。このような誘電構造は、キャパ
シターの製造に特に好適であり、より詳細には積層プリ
ント回路板内に埋め込むことができるキャパシターの製
造に好適である。このようなキャパシターはキャパシタ
ー誘電物質の両側にあり、これと密着した一対の電極
(導電層または金属層)を含む。
【0017】典型的には、本発明の誘電構造物において
有用な誘電物質は、キャパシター誘電物質として使用す
るのに好適なもの、すなわち、高誘電率を有する任意の
ものである。「高」誘電率とは、7以上、好ましくは7
より高い誘電率を意味する。多層誘電構造が使用される
場合、該構造は7以上の誘電率、好ましくは7より高い
誘電率を有するのが好ましい。さまざまな誘電物質が好
適に使用され、これらに限定されないが、ポリマー、セ
ラミック、金属酸化物およびその組み合わせが挙げられ
る。好適なポリマーとしては、これらに限定されない
が、エポキシ化合物、ポリイミド、ポリウレタン、ポリ
アリーレンエーテルを含むポリアリーレン、ポリスルホ
ン、ポリスルフィド、フッ素化ポリイミド、フッ素化ポ
リアリーレンなどが挙げられる。好適なセラミックおよ
び金属酸化物としては、これらに限定されないが、二酸
化チタン(「TiO」)、酸化タンタル、例えば、T
、式BaTi(式中、aおよびbは独
立して0.75〜1.25であり、cは2.5〜5であ
る)を有するバリウム−チタネート、ストロンチウム−
チタネート、たとえば、SrTiO、バリウム−スト
ロンチウム−チタネート、式PbZrTi1−y
を有するもののような鉛−ジルコニウム−チタネート、
式(PbMg1−x)(ZrTi1−y)O(式
中、Mは様々な金属、例えば、アルカリ土類金属および
遷移金属の一つ、例えば、ニオブおよびランタンであ
り、xは鉛の含量を表し、yはジルコニウム含量を示
す)を有する一連のドープされた鉛−ジルコニウム−チ
タネート、LiNbO等のリチウム−ニオブ酸化物、
(PbMg1−x)TiO等の鉛−マグネシウム−
チタネートおよび(PbMg1−x)NbOなどの
鉛−マグネシウム−ニオブ酸化物、および(PbSr
1−x)TiOなどの鉛−ストロンチウム−チタネー
トが挙げられる。キャパシター誘電物質がBaTi
を含む場合、aおよびbはどちらも1であり、cは
3である、すなわち、BaTiOであるのが好まし
い。該誘電物質はセラミックまたは金属酸化物を含むの
が好ましい。このような誘電物質は、制限なく、ペロブ
スカイト(ABO)、黄緑石(A )、ルチ
ルおよびキャパシター誘電物質として使用するために好
適な電気的性質を有する他の構造的多形体を含む様々な
結晶構造において用いることができる。
【0018】ポリマー/セラミックまたは金属酸化物複
合体キャパシター誘電物質が使用される場合、セラミッ
クまたは金属酸化物質をポリマーと粉末としてブレンド
することができる。セラミックまたは金属酸化物をポリ
マーなしで使用する場合、このようなセラミックまたは
金属酸化物は、これらに限定されないが、ゾル−ゲル、
物理的および/または反応性エバポレーション、スパッ
タリング、レーザーベースの堆積技術、化学的気相堆積
法(「CVD」)、燃焼化学的気相堆積法(「CCV
D」)、雰囲気制御化学的気相堆積法(「CACCV
D」)、ヒドリド気相堆積、液相エピタキシー、および
エレクトロエピタキシーなどの様々な手段により堆積さ
せることができる。好ましくは、このようなセラミック
または金属酸化物質はゾル−ゲル技術を用いて堆積され
る。
【0019】このようなゾル−ゲルプロセスにおいて、
バリウムチタネートキャパシター誘電体の堆積により本
明細書において例示されるように、チタンアルコキシド
の非水性溶液をバリウム前駆体と所望の化学量論で反応
させ、制御可能に溶剤/水溶液で加水分解する。加水分
解されたアルコキシド溶液(あるいは「ゾル」)の薄い
接着性フィルムを次に1000〜3000rpmでディ
ップコーティングまたはスピンコーティングのいずれか
により基体に施用する。フィルム厚を増大させるために
は複数回のコーティングが必要とされる;フィルムを2
00〜600℃の温度で約5〜10分加熱して、有機種
を揮発させ、乾燥「ゲル」フィルムにする。有機物質お
よび水の大部分が500℃で加熱することによりフィル
ムから除去されるが;バリウムチタネートフィルムは依
然として部分的に結晶化するだけである。
【0020】フィルムの結晶性を向上させるためにフィ
ルムを好ましくはさらにアニールする。この後の段階
は、フォルムをたとえば200℃/時の割合で乾燥窒素
雰囲気下、最終アニール温度600〜900℃、好まし
くは850℃まで、所望の結晶化が達成されるまで加熱
することを含む。別法として、フィルムは急速熱アニー
リング(RTA)によりアニールすることができる。
【0021】チタンアルコキシドとして好ましいのはチ
タンイソプロポキシドである。「バリウム前駆体」と
は、典型的にはグリコールと酸化バリウムの反応生成物
である。典型的なグリコールはエチレングリコールおよ
びプロピレングリコールである。グリコール−酸化バリ
ウム反応生成物を典型的にはチタンアルコキシドを添加
する前にアルコール、グリコールエーテルなどで希釈す
る。希釈剤としての使用に好適なアルコールとしては、
制限なく、エタノール、イソプロピルアルコール、メタ
ノール、ブタノールおよびペンタノールが挙げられる。
好適なグリコールエーテルとしては、これらに限定され
ないが、エチレングリコールブチルエーテル、プロピレ
ングリコールt−ブチルエーテル、プロピレングリコー
ルモノメチルエーテル、プロピレングリコールモノメチ
ルエーテルアセテート、およびプロピレングリコールブ
チルエーテルが挙げられる。
【0022】ゾル−ゲルプロセス中、複合体の厚さは回
転速度と溶液の粘度の関数である。典型的には、複合体
の厚さは少なくとも100nmであり、より典型的には
少なくとも250nmであり、さらにより典型的には少
なくとも500nmである。特に有用な厚さは450〜
700nmの範囲であり、より好ましくは475〜60
0nmである。最大の厚さは、平面薄膜複合体の場合、
基体上に堆積されたゾル−ゲル層の数により決めること
ができる。
【0023】一例において、酸化バリウムの微粉末をグ
リコールに添加する。反応は発熱反応であり、反応混合
物を連続して撹拌する。反応混合物を次にアルカノー
ル、例えば2−プロパノールで希釈する。さらに、チタ
ンアルコキシドを添加する。急速な沈殿をさけるため
に、飽和グリコール溶液を高温、好ましくは70℃に保
つ。溶液をその後、適当な基体上にスピンコートする。
スピンコーティングの第一段階において、溶液をおよそ
2000rpmで短時間で添加する。第二段階におい
て、フィルムの均一な堆積が達成させるために十分な時
間、回転を約4000rpmまで増大させる。フィルム
を次に80〜100℃、好ましくは90℃で乾燥させ
る。生成物を前記と同様のアニーリング段階に付す。
【0024】本発明のもう一つの例において、基体のコ
ーティングはまず、アルコール、二酢酸バリウムおよび
チタンアルコキシドの反応混合物を周囲雰囲気中で溶解
させることにより調製する。アルカノール、酢酸グリセ
ロールの溶液を次に連続して撹拌する。酢酸バリウムを
次に混合された溶液中に溶解させる。チタンアルコキシ
ド、例えばチタンブトキシドを溶液に添加する。溶液を
連続して少なくとも2、3時間撹拌する。溶液を次に重
量比がほぼ5:5:1の無水アルコール、例えば無水メ
タノール、酢酸およびグリセロールで希釈する。溶液を
次に好適な基体、典型的にはボトム電極または金属層上
にスピンコートする。スピンは好ましくは多段階で行わ
れる。第一段階において、溶液を基体上に約2000r
pmで10秒間施用する。第二段階において、溶液を4
000rpmの速度で均一な堆積を達成するための時
間、一般には約10秒間施用する。ゾルはまた他の方法
の中でもローラーコーティングまたはスクリーンプリン
ティングにより基体に施用することができる。
【0025】別法として、キャパシター誘電体でコート
される基体を平均速度2〜12cm/分(1〜5in/
分)、好ましくは2〜8cm/分で溶液中に浸漬するこ
とができる。コーティングを次に基体上で200〜50
0℃の温度で乾燥させる;典型的にはフィルムをまず2
00℃で2時間乾燥し、次に400℃で20分間焼成し
て、揮発性有機物質を除去する。フィルムを次に600
〜800℃の温度でアニールして結晶性を向上させる。
典型的には、アニーリングの期間は約1時間である。
【0026】本発明の誘電構造は一つのキャパシター誘
電層、または複数の誘電層を含むことができる。複数の
キャパシター誘電層が用いられる場合、最上キャパシタ
ー誘電層、すなわち導電層でメッキされる誘電層はテク
スチャー付けされた表面を有するのが好ましい。このよ
うな多層構造は、好ましくは複数の誘電層を含む。一例
において、多層誘電構造におけるトップおよびボトム誘
電層はどちらもテクスチャー付けされた表面を有するの
がさらに好ましい。
【0027】特に好適な多層誘電構造は、第一またはト
ップ誘電層、第二または中間誘電層および第三またはボ
トム誘電層を有するものであり、ここにおいてトップお
よびボトム誘電層の少なくとも一つは、テクスチャー付
けされた表面を有する。このような中間誘電層は一つの
誘電層または複数の誘電層を含むことは当業者には理解
されるであろう。このような複数の誘電層により、調整
された全体的な誘電率を有する誘電構造物の製造が可能
になる。
【0028】複数の誘電層が用いられる場合、誘電層の
それぞれは同一であっても、異なっていてもよい。一例
において、誘電層は同じ誘電物質を含むのが好ましい。
もう一つの例において、様々な誘電層を形成するために
異なる誘電物質を用いるのが好ましい。異なる誘電物質
の好適な組み合わせの例は、1以上のアルミナ、ジルコ
ニア、バリウム−ストロンチウム−チタネート、鉛−ジ
ルコニウム−チタネート、および鉛−ランタン−ジルコ
ニウム−チタネートのそれ自体または1以上の他の誘電
層との組み合わせの交互層である。
【0029】一例において、本発明のテクスチャー付け
された誘電層は、誘電スタックにおいて最上層として用
いることができ、その後施用される層、例えば金属金属
層の接着性を向上させる。この例において、テクスチャ
ー付けされた誘電層の下の層は任意の好適な手段、例え
ば、これらに限定されないが、ゾル−ゲル技術、化学的
気相堆積法、燃焼化学的気相堆積法またはこれらの任意
の組み合わせにより堆積させることができる。テクスチ
ャー付けされた層の下のこのような誘電層は任意の好適
な誘電物質からなり、これらはテクスチャー付けされた
誘電層において使用される誘電物質と同一であっても異
なっていてもよい。
【0030】誘電構造物の全体的な厚さは、選択された
キャパシター誘電物質ならびに所望の合計キャパシタン
スによって変わる。多層誘電構造において、誘電層は厚
さが均一であっても、厚さが変化してもよい。このよう
な構造は多くの薄層、1以上の薄層または厚層と薄層の
混合物からなる。このような選択は当業者によりなされ
る。誘電層の一例は、0.01〜100μmの厚さを有
する。
【0031】キャパシター誘電物質のこのようなテクス
チャー付けされた表面はその後に堆積またはメッキされ
る電極層についての接着性を増大させる。典型的には、
誘電層表面のテクスチャー付けは、このようなテクスチ
ャー付けをしない同じ誘電層と比較して少なくとも5
%、誘電層の合計表面積を増大させるのに十分である。
好ましくはテクスチャー付けは合計表面積を少なくとも
10%、より好ましくは少なくとも15%、さらにより
好ましくは少なくとも20%、さらに好ましくは少なく
とも25%増大させるのに十分である。誘電層の表面積
の増大が大きいほど、メッキされた電極または金属化層
の接着性は大きくなる。
【0032】キャパシター誘電表面をこれらに限定され
ないが、レーザー構造化、除去可能なポロゲンの使用、
および機械的手段、例えば物理的磨砕(abrasio
n)を含む様々な手段によりテクスチャー付けすること
ができる。結果として得られる誘電率を制御しながら好
適にテクスチャー付けされた表面を提供する方法が好ま
しい。したがって、レーザー構造化および除去可能なポ
ロゲンの使用がキャパシター誘電表面のテクスチャー付
けの好ましい手段であり、除去可能なポロゲンの使用が
より好ましい。
【0033】誘電性表面のレーザー構造化は当該分野に
おいて公知の任意のレーザー構造化またはアブレーショ
ン(ablation)法による。このような方法にお
いて、誘電構造物に施用された最後のキャパシター誘電
層を電極(金属化)層の堆積前に、レーザー構造化、例
えばレーザーアブレーションに付す。このようなレーザ
ーアブレーションは典型的にはコンピューター制御さ
れ、従って所定のパターンにおいて正確な量のキャパシ
ター誘電物質が除去される。パターンの例としては、制
限なく、溝(groove)、くぼみ(dimpl
e)、波紋(ripple)、およびクロスハッチング
(cross−hatching)が挙げられる。
【0034】好ましくは、テクスチャー付けされた表面
は除去可能なポロゲンにより提供される。このような方
法において、ポロゲンは、キャパシター誘電物質中に組
み入れられるが、電極または導電層の堆積の前にキャパ
シター誘電物質から除去される。ポロゲンの除去によ
り、孔、空隙、自由空間または他のテクスチャー付けの
形態を有するキャパシター誘電物質が得られる。このよ
うなポロゲンは、前記のようにキャパシター誘電物質堆
積のゾル−ゲル技術の使用に特に好適である。
【0035】さまざまな除去可能なポロゲンを本発明に
おいて用いることができる。キャパシター誘電体中に分
散できるか、懸濁できるか、同時に溶解できるか、また
はその他の方法で組み合わせることができ、その後にキ
ャパシター誘電物質から除去できる任意の物質が好適に
用いられる。除去可能なポロゲンとして特に好適なの
は、誘電層マトリックスの存在下で、好ましくは誘電マ
トリックス層に悪影響を及ぼさずに選択的にエッチング
または除去できる有機ポリマーまたは化合物である。好
ましくは、除去可能なポロゲンはキャパシター誘電物質
中で実質的に凝集しないように選択される。このような
非凝集性は誘電マトリックスにおける溝の形成の問題を
軽減するかまたは回避する。除去可能なポロゲンはポリ
マー粒子であるのが好ましい。ポロゲンポリマー粒子が
ゾルを堆積させるために使用される溶剤中に可溶性であ
るかまたは混和性であるのがさらに好ましい。
【0036】除去可能なポロゲンは、直鎖ポリマー、ス
ターポリマー、樹状ポリマーおよびポリマー粒子などの
ポリマーであってもよいし、あるいは誘電性モノマーと
共重合して不安定な(除去可能な)成分を有するブロッ
クコポリマーを形成するモノマーまたはポリマー、また
は高沸点溶剤であってもよい。もう一つの例において、
ポロゲンは誘電性前駆体と前重合または前反応させてゾ
ルを形成することができ、該ゾルはモノマー、オリゴマ
ーまたはポリマーであってもよい。このような前重合さ
れた物質を次にアニールして誘電層を形成する。
【0037】除去可能なポロゲンとして有用な不安定な
成分を有する好適なブロックコポリマーは、米国特許第
5776990号および第6093636号に開示され
ているものである。このようなブロックコポリマーは、
例えば、孔形成物質として、さらに適当な反応性基で官
能化され、官能化された脂肪族エステルがガラス化マト
リックス中に組み入れられる、すなわちこれと共重合さ
れるような官能基を有する高度に分岐した脂肪族エステ
ルを使用することにより調製することができる。このよ
うなブロックコポリマーとしては、これらに限定されな
いが、ベンゾシクロブテン、ポリ(アリールエステ
ル)、ポリ(エーテルケトン)、ポリカーボネート、ポ
リノルボルネン、ポリ(アリーレンエーテル)、ポリ芳
香族炭化水素、例えば、ポリナフタレン、ポリキノキサ
リン、ポリ(過フッ素化炭化水素)、例えば、ポリ(テ
トラフルオロエチレン)、ポリイミド、ポリベンゾキサ
ゾールおよびポリシクロオレフィンが挙げられる。
【0038】特に好適なポロゲンは、架橋ポリマー粒
子、例えば、米国特許第6271273B1号(You
ら)および第6420441号(Allenら)におい
て開示されているものである。ポリマーポロゲンは重合
単位として1以上のモノマーおよび1以上の架橋剤を含
む。ポロゲンの調製において有用な好適なモノマーとし
ては、これらに限定されないが、(メタ)アクリル酸、
(メタ)アクリルアミド、アルキル(メタ)アクリレー
ト、アルケニル(メタ)アクリレート、芳香族(メタ)
アクリレート、ビニル芳香族モノマー、窒素含有化合物
およびそのチオ類似体、置換エチレンモノマー、および
芳香族モノマーが挙げられる。このようなポロゲンは乳
化重合および溶液重合を包含する様々な重合法により調
製することができ、好ましくは溶液重合により調製され
る。
【0039】このようなポロゲンは典型的には5000
〜1000000、好ましくは10000〜50000
0、より好ましくは10000〜100000の範囲の
分子量を有する。ポリマー粒子をポロゲンとして使用す
る場合、これらは様々な平均粒子サイズ、例えば100
0nmまでにおいて用いることができる。典型的な平均
粒子サイズ範囲は約0.5〜約1000nm、好ましく
は約0.5〜約200nm、より好ましくは約0.5〜
約50nm、最も好ましくは約1nm〜約20nmであ
る。
【0040】ポロゲン粒子は典型的には架橋される。典
型的には、架橋剤の量は、ポロゲンの重量に基づいて少
なくとも1重量%である。ポロゲンの重量に基づいて1
00%以下の架橋剤を本発明の粒子において有効に用い
ることができる。クロスリンカーの量は約1%〜約80
%、より好ましくは約1%〜約60%であるのが好まし
い。様々な架橋剤を用いることができる。このような架
橋剤は多官能性モノマーであり、当業者に周知である。
架橋剤の例は、米国特許第6271273号(You
ら)に開示されている。
【0041】広範囲の粒子サイズを有するポロゲン粒子
を本発明において用いることができる。これらの物質の
粒子サイズ多分散性は、1〜20、好ましくは1.00
1〜15、より好ましくは1.001〜10の範囲であ
る。均一な粒子サイズ分布(1〜1.5の粒子サイズ多
分散性)または広い粒子サイズ分布を有する粒子を本発
明において有効に用いることができる。
【0042】当業者らは除去可能なポロゲンがゲルとと
もに分散されたままであるかまたはゾルまたはゲル中に
組み入れられることができることを理解するであろう。
【0043】除去可能なポロゲンは典型的にはキャパシ
ター誘電表面の所望のテクスチャー付けを提供するため
に十分な量においてゾルに添加される。例えば、ポロゲ
ンはゾルの重量に基づいて約1〜約60重量%、好まし
くは5から50重量%、より好ましくは10〜45重量
%、さらにより好ましくは10〜40重量%の量におい
て添加することができる。
【0044】ポロゲンはセラミック前駆体と任意の段
階、またゾルを堆積させてフィルムを形成する間でも組
み合わせることができる。このようなポロゲンは任意の
好適な溶剤、例えば、メチルイソブチルケトン、ジイソ
ブチルケトン、2−ヘプタノン、γ−ブチロラクトン、
γ−カプロラクトン、エチルラクテートプロピレングリ
コールモノメチルエーテルアセテート、プロピレングリ
コールモノメチルエーテル、ジフェニルエーテル、アニ
ソール、n−アミルアセテート、n−ブチルアセテー
ト、シクロヘキサノン、N−メチル−2−ピロリドン、
N,N’−ジメチルプロピレン尿素、メシチレン、キシ
レン、またはその混合物中でセラミック前駆体と組み合
わせることができる。
【0045】テクスチャー付けされたキャパシター誘電
物質の形成においてポロゲンとして有用であるために
は、本発明のポロゲンは、誘電物質に悪影響を及ぼさな
い条件下で、少なくとも部分的に除去可能でなければな
らず、好ましくは実質的に除去可能でなければならず、
より好ましくは完全に除去可能でなければならない。
「除去可能」とは、ポリマーが解重合するかまたは別の
方法で揮発性成分またはフラグメントに分解し、これを
次に誘電物質から除去するか、または移動させて、孔ま
たは空隙を生じることを意味する。このような結果とし
て得られる孔または空隙は除去プロセスにおいて使用さ
れる任意のキャリアガスで満たすことができる。実質的
に誘電物質を分解することなく、少なくとも部分的にポ
ロゲンを除去する、すなわち、誘電物質の5重量%未満
が失われる任意の方法または条件を用いることができ
る。ポロゲンは実質的に除去されるのが好ましい。典型
的な除去法としては、化学的エッチング、熱、圧力また
は放射線、たとえばこれらに限定されないが、化学線、
IR、マイクロ波、UV、X線、γ線、α粒子、または
電子ビームへの暴露が挙げられる。ポロゲンまたはポリ
マーを除去する1以上の方法、たとえば熱と化学線照射
の組み合わせを用いることができると考えられる。ポロ
ゲンを除去するために誘電物質を熱に暴露するのが好ま
しい。また、他のポロゲン除去法を用いることができる
ことは当業者には理解されるであろう。
【0046】本発明のポロゲンは、これらに限定されな
いが、真空、空気、窒素、アルゴン、窒素と水素の混合
物、例えばフォーミングガス、または他の不活性または
還元雰囲気を包含する様々な雰囲気下、ならびに酸化雰
囲気下で熱により除去することができる。好ましくは、
ポロゲンは不活性または還元雰囲気下で除去される。本
発明のポロゲンを「ゲル」を形成するために用いられる
温度またはその付近の温度で除去するのが好ましい。典
型的には、本発明のポロゲンは広範囲におよぶ温度、例
えば、150℃から650℃、好ましくは300℃から
500℃で除去することができる。このような加熱は、
オーブン、火炎、マイクロ波などの手段により提供する
ことができる。熱に不安定なポロゲンの具体的な除去温
度はポロゲンの組成によって変わることは当業者には理
解されるであろう。例えば、ポロゲンの芳香性および/
または架橋度を増大させるとポロゲンの除去温度が上昇
する。従って、ポロゲンの除去温度は特定のゲルを形成
するために用いられる温度に調整することができる。典
型的には、本発明のポロゲンは1〜120分の範囲の時
間加熱することにより除去される。誘電マトリックスか
ら除去した後、0〜20重量%のポロゲンが典型的には
多孔性誘電物質中に残存する。残存するポロゲンはさら
にゾル−ゲルプロセスのアニーリング(または結晶化)
工程中に除去される。
【0047】ポロゲンを除去すると、空隙または他のテ
クスチャーを有するテクスチャー付けされた誘電物質が
得られ、該空隙のサイズは好ましくはポロゲンの粒子サ
イズと実質的に同じである。一般に、1000nmまで
の孔サイズ、たとえば、0.5〜1000nmの範囲の
平均粒子サイズを有するものが得られる。平均孔サイズ
が0.5〜200nmの範囲であるのが好ましく、より
好ましくは0.5〜50nm、最も好ましくは1nmか
ら20nmである。
【0048】空隙または他のテクスチャーを有する結果
として得られる誘電物質はしたがって、このような空隙
を有さないこのような物質と比較して表面積が増大して
いる。このような空隙はキャパシター誘電物質全体にわ
たって分散し、該物質の表面でフラクションを有する。
キャパシター誘電物質の1層のみを使用する場合、溝が
できやすく、これはその後の電極を形成するための金属
化中のショートにつながるので、テクスチャー付けはポ
ロゲンの使用により達成されるべきでない。ポロゲンは
従って多層誘電構造におけるトップキャパシター誘電層
においてテクスチャー付けされた表面を提供する。好ま
しくはテクスチャー付けされた誘電層の厚さは誘電構造
の合計厚さの50%未満である。テクスチャー付けされ
た誘電層の厚さが誘電構造の合計厚さの40%未満であ
るのがさらに好ましく、より好ましくは30%未満であ
り、さらにより好ましくは25%未満である。空隙(誘
電率1)の導入により生じる誘電率の減少はこのように
変成された全体の誘電物質体積が小さいことにより制限
される。
【0049】もう一つの例において、ポロゲンは、アル
コールが少なくとも部分的にゲル中に残留するために十
分不揮発性であるならば、アルコールなどの溶剤であっ
てもよい。ネオペンチルアルコールが一例であるが、類
似した性質を有する他のアルコールを用いることができ
る。
【0050】図1は、複数のテクスチャー付けされてい
ない誘電層5を有する多層誘電構造を表し、図中、トッ
プまたは第一誘電層10は表面テクスチャー(孔)15
を有する。このような誘電構造は、一連のゾルを基体に
施用することにより調製され、これをその後、加熱し
て、ゲル層を形成する。除去可能ポリマーポロゲン含有
最終ゾルを次に施用し、ポリマーポロゲン粒子をその
後、ゲルを形成するための加熱工程中に熱により除去す
る。全誘電構造を次に加熱して、所望の結晶構造を有す
る誘電構造を得る。もう一つの例において、非ポロゲン
含有ゲル層をまずアニールして所望の結晶を形成し、続
いてポロゲン含有ゾルを堆積させる。ポロゲン含有ゾル
を次に加熱(第一アニーリング)してゲルを形成し、ポ
ロゲンを除去し、テクスチャー付けされた(多孔質)ト
ップ誘電層を形成する。多孔質トップ誘電層を次にアニ
ールして、所望の結晶を得る。
【0051】電極(または導電層)を、テクスチャー付
けされた表面を有する本発明の誘電構造上に、様々な方
法、たとえば、これらに限定されないが、無電解メッ
キ、電解メッキ、化学的気相堆積法、物理的気相堆積法
およびゾル−ゲル堆積法により堆積させることができ
る。導電層を形成するために導電性ポリマーが用いられ
る場合、これらは溶融物または溶液として、ローラーコ
ーティングにより、ドライフィルムとしてまたは任意の
他のポリマーコーティング技術により堆積させることが
できる。無電解メッキは様々な公知方法により好適に達
成することができる。無電解メッキできる好適な金属と
しては、これらに限定されないが、銅、金、銀、ニッケ
ル、パラジウム、スズ、および鉛が挙げられる。別法と
して、好適な導電性触媒をテクスチャー付けされた誘電
体表面に施用して、好適な導電性電極物質を電解堆積す
ることができる。好ましくは、電極を無電解堆積法によ
り堆積させる。このような無電解堆積法に続いて電解堆
積法を行い、より厚い金属堆積物を蓄積することができ
る。電解堆積された金属は、無電解堆積された金属と同
一であっても、異なっていてもよい。
【0052】ボトム表面およびテクスチャー付けされた
トップ表面、誘電性ボトム表面と密着したボトム導電層
およびテクスチャー付けされたトップ誘電性表面と密着
したトップ導電層を有する誘電構造を含むキャパシター
も本発明に含まれる。 図2は、ボトム誘電層20およ
びテクスチャー付けされた表面30を有するトップ誘電
体25、ボトム誘電層の表面と密着したボトム導電層3
5およびテクスチャー付けされたトップ誘電構造表面と
密着したトップ導電層40を有する多層誘電構造を含む
キャパシターのさらにもう一つの例を表す。
【0053】本発明の利点は、キャパシター誘電物質の
表面積が増大すると、金属層のキャパシター誘電体への
接着性が増大することである。従って、本発明は、基体
上にポロゲンを含む誘電層を堆積させ、該ポロゲンを除
去してテクスチャー付けされた表面を有する誘電層を提
供し、誘電層の表面上に電極をメッキする工程を含む誘
電層へのメッキされた電極の接着性を向上させる方法を
提供する。
【0054】本発明のさらなる利点は、誘電層のテクス
チャーが、多層誘電スタック中の一つの層の厚さに調節
できることである。一般に、テクスチャー付けされた誘
電層が誘電スタックの最上層である場合、テクスチャー
付けされた層の誘電スタックと密着している表面は一般
に平面であるが、このような表面がテクスチャーを示
す。
【0055】もう一つの例において、除去可能なポロゲ
ンは、ゲル形成中に誘電層のトップ表面へ優先的に移動
するように選択される。このようにして、ゲルの表面ま
たは表面付近の除去可能なポリマーの濃度は、ゲルの本
体中の除去ポロゲンの濃度と比較して増大する。この結
果、ポロゲンの除去により、誘電層の表面または表面付
近の孔または空隙が増大する。この例は、その後に堆積
される金属層の向上された接着性が最も必要とされる誘
電層の表面または表面付近のテクスチャー付けを提供す
る。
【0056】もう一つの例において、トップ誘電層は任
意にメッキドーパントを含んでもよい。このようなメッ
キドーパントは誘電層中に、誘電層の表面の金属メッキ
を促進するために十分な量において存在する任意の導電
性元素または化合物である。好適なメッキドーパントと
しては、これらに限定されないが、金属、たとえば、ス
ズ、鉛、パラジウム、コバルト、銅、銀、金およびその
合金、金属酸化物、たとえば酸化亜鉛、およびその混合
物が挙げられる。
【0057】もう一つの例において、メッキドーパント
をポロゲン中に組み入れることができる。「組み入れ
る」とは、メッキドーパントをポロゲンと組合わせるこ
と、ポロゲンを形成するために使用されるモノマーと共
重合させること、ポロゲンと反応させること、ポロゲン
上に吸着させること、ポロゲン内に封入すること、なら
びに他の可能な組み合わせを意味する。一例において、
メッキドーパントは、例えば、米国特許第583517
4号(Clikemanら)において開示されているよ
うに、ポリマーシェル内に封入することができる。メッ
キドーパントをポロゲン中に組み入れる利点は、メッキ
ドーパントは誘電物質中により容易に分散させることが
でき、メッキドーパントはポロゲンの除去後に残存する
孔または空隙中に残留することである。
【0058】本発明のキャパシターは、積層プリント回
路板中の埋め込まれたキャパシターとして使用するため
の特に好適である。このようなキャパシタは積層プリン
ト回路板の製造中にラミネート誘電体中に埋め込まれ
る。ラミネート誘電体は、典型的には有機ポリマー、例
えば、これらに限定されないが、エポキシ化合物、ポリ
イミド、繊維強化エポキシ化合物およびプリント回路板
の製造において誘電体として使用される他の有機ポリマ
ーである。一般に、ラミネート誘電体は6以下の誘電率
を有し、典型的には3から6の範囲の誘電率を有する。
本発明のキャパシターは当該分野において公知の様々な
手段、例えば、米国特許第5155655号(Howa
rdら)において開示されているものにより埋め込むこ
とができる。
【0059】従って、本発明は、キャパシタンス物質
を、多層プリント回路板の1以上の層中に埋め込む段階
を含む多層プリント配線回路板を製造する方法を提供
し、該キャパシタンス物質は、第一誘電層および第二誘
電層を含む多層誘電構造を含み、第一誘電層はテクスチ
ャー付けされた表面を有する。
【0060】次の実施例は本発明の様々な態様をさらに
説明するために提示するが、本発明の範囲を制限するた
めのものではない。
【0061】実施例1 酢酸バリウムBa(CHCOO)(1モル)を、2
0モルのエタノール、25モルの酢酸、および1モルの
グリセロールの混合溶液中に溶解させ、その後、溶液を
2時間撹拌した。撹拌後、1モルのTi[O(CH
CHを溶液に添加し、続いて、さらに2時間撹
拌して、バリウムチタネートゾルを調製する。このゾル
のサンプルを導電性基体上に2000rpmで45秒間
スピンコートする。溶液をスピンコートした後、サンプ
ルを170℃で1時間、窒素ガス雰囲気中で加熱し、続
いて400℃で1時間、700℃で1時間空気中で連続
してアニールする。この手順を用いて調製されたアニー
ルされた誘電サンプルの厚さは〜100nmである。ゾ
ルのもう一つのサンプルに、架橋したポリマーポロゲン
粒子を添加する。該ポロゲン粒子は、ゾルの全重量に基
づいて40重量%のポロゲンを提供するために十分な量
において添加される。該ポロゲン粒子は重合単位として
1以上のアルキル(メタ)アクリレートモノマー、1以
上のさらなるモノマーおよびジビニルベンゼンを架橋剤
として含む。ポロゲン含有ゾルを次にアニールされた誘
電サンプルの誘電表面に前記の条件を用いて施用する。
サンプルを次に400℃で1時間加工して、ゲルを形成
し、かつポロゲンを除去する。ペロブスカイト結晶構造
への最終相転移を700℃以上で行って、テクスチャー
付けされた表面を有する誘電構造を提供する。
【0062】実施例2 実施例1の誘電構造のテクスチャー付けされた表面を触
媒し、無電解ニッケルメッキ浴に付して、テクスチャー
付けされた表面上にニッケルの層を堆積させる。ニッケ
ルメッキされた誘電体を次にニッケル電解メッキ浴に付
して、ニッケル堆積物の厚さを増大させる。
【0063】実施例3 無電解ニッケルメッキされた誘電体を銅電解メッキ浴に
付して、無電解ニッケル層上に銅の層を堆積させる以外
は実施例2の手順を繰り返す。
【0064】実施例4 無電解ニッケルメッキされた誘電体を銀電解メッキ浴に
付して無電解ニッケル層上に銀の層を堆積させる以外
は、実施例3の手順を繰り返す。
【0065】実施例5 無電解ニッケルメッキされた誘電体を浸漬金メッキ浴に
付して無電解ニッケル層上に金の層を堆積させる以外
は、実施例2の手順を繰り返す。
【0066】実施例6 酢酸鉛水和物Pb(CHCOO)Oを2−メト
キシエタノール中に溶解させ、110℃、真空下で脱水
して、酢酸鉛を得る。ジルコニウムn−プロポキシド、
Zr(n−OCおよびチタンイソプロポキシ
ド、Ti(i−OCの2−メトキシエタノー
ル中溶液を調製する。ジルコニウム−チタン溶液を次に
酢酸鉛溶液に添加し、混合物を2から3時間100℃で
還流し、次に蒸留して、式Pb(Zr0.52Ti
0.48)OのPZTポリマー前駆体を得る。ポリマ
ーをトルエン中に溶解させることにより0.3Mストッ
ク溶液を調製する。このゾルのサンプルを導電性基体
(アルミニウム)上に2000rpmで45秒間スピン
コートする。溶液をスピンコートした後、サンプルを2
00℃で5から10分間ホットプレート上で乾燥し、続
いて450℃で20分、600℃で30分、空気中で連
続して二段階で加熱する。この方法を用いて調製された
アニールされた誘電サンプルの厚さは〜100nmであ
る。架橋ポリマーポロゲン粒子を次に、ゾルの全重量に
基づいて35重量%を提供するために十分な量において
ゾルのもう一つのサンプルに添加する。ゾルを次に前記
条件を用いてアルミニウム基体上の誘電物質の表面に施
用する。サンプルを次に450℃で20分から1時間加
熱して、ゲルを形成し、かつポロゲンを除去する。ペロ
ブスカイト結晶構造への最終相転移は600℃で行わ
れ、テクスチャー付けされた表面を有する誘電構造を得
る。
【0067】実施例7 酢酸鉛溶液と組合わせる前にランタンイソプロポキシド
(La(i−OC )もジルコニウム−チタン
溶液に添加する以外は実施例6の手順を繰り返す。ラン
タンドープされたPZTポリマーを得る。
【0068】実施例8 ニオブエトキシド(Nb(OC)をランタン
イソプロポキシドの変わりに用いる以外は実施例7の手
順を繰り返して、ニオブドープされたPZTポリマーを
得る。
【0069】実施例9 導電性基体が銅である以外は実施例7の手順を繰り返
す。
【0070】実施例10 導電性基体が銀である以外は実施例6の手順を繰り返
す。
【0071】実施例11 硝酸ランタン水和物(La(NO・6HO)の
2−メトキシエタノール中溶液を調製する。酢酸ニッケ
ル水和物(Ni(OOCCH・4HO)の2−
メトキシエタノール中の第二の溶液を調製する。各化合
物を次に脱水し、その後、溶液を理論量比のLa:Ni
(1:1)を得るための量において混合する。このラン
タンニッケルゾルを次に実施例1の誘電構造のテクスチ
ャー表面上にスピンコートし、600℃で1時間アニー
ルして、ランタンニッケル酸化物(LaNiO)導電
層を得る。この導電層は電極として有用である。
【0072】実施例12 実施例6のサンプルを無電解銅浴に付して、テクスチャ
ー付けされた表面上に銅の層を提供する。
【0073】実施例13 実施例1のサンプルを触媒し、無電解ニッケルメッキ浴
に付して、テクスチャー付けされた表面上にニッケルの
層を堆積させる。ニッケルメッキされたサンプルを次に
浸漬金メッキ浴と接触させて、ニッケル層上に金の層を
提供する。
【0074】実施例14 スターポリマーをポロゲンとして用いる以外は実施例1
の手順を繰り返す。
【0075】実施例15 ポリエチレングリコールをポロゲンとして用いる以外は
実施例1の手順を繰り返す。
【0076】実施例16 実施例1のゾルを調製するが、ポロゲンを添加しない。
ゾルを実施例1の手順に従って白金箔上にスピンコート
し、加熱し、アニールする。誘電層の表面を次にレーザ
ーアブレーションに付して、誘電層の表面をテクスチャ
ー付けする。銅導電層を次に、無電解銅メッキ浴を用い
てテクスチャー付けされた表面に施用する。
【0077】実施例17 導電性ポリマーの層を電極としてテクスチャー付けされ
た誘電体表面に施用する以外は実施例16の手順を繰り
返す。
【図面の簡単な説明】
【図1】 図1は、テクスチャー付けされた表面を有す
る第一誘電層を有する本発明の誘電構造(一定比でな
い)を表す。
【図2】 図2は、テクスチャー付けされた表面を有す
る第一誘電層を有する本発明のキャパシター(一定比で
ない)を表す。
【符号の説明】
5:誘電層、10:第一誘電層、15:表面テクスチャ
ー、20:ボトム誘電層、25;トップ誘電体、30:
テクスチャー付けされた表面、35:ボトム導電層、4
0:トップ導電層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クレイグ・エス・アレン アメリカ合衆国マサチューセッツ州01545, シュルースベリー,ハイ・ストリート・69 (72)発明者 マリア・アンナ・ルゼズニク アメリカ合衆国マサチューセッツ州01702, フレーミングハム,セーレム・エンド・ロ ード・205 (72)発明者 デービッド・エル・ジャーク アメリカ合衆国マサチューセッツ州10534, ノースブリッジ,フリーダムズ・ウェイ・ 51 Fターム(参考) 5E082 AB03 BB07 BC11 EE23 FF05 FF13 FG03 FG26 FG46 GG10 MM22 MM24

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第一誘電層および第二誘電層を含む多層
    誘電構造物を含み、該第一誘電層がテクスチャー付けさ
    れた表面を有するキャパシタンス物質。
  2. 【請求項2】 第一および第二誘電層の少なくとも一つ
    が、ポリマー、セラミック、金属酸化物およびその組み
    合わせから選択される請求項1記載のキャパシタンス物
    質。
  3. 【請求項3】 第一誘電層が誘電構造の合計厚さの50
    %未満の厚さを有する請求項1または2のいずれか一つ
    に記載のキャパシタンス物質。
  4. 【請求項4】 第一誘電層がメッキドーパントを含む請
    求項1から3のいずれか一つに記載のキャパシタンス物
    質。
  5. 【請求項5】 請求項1からの4のいずれか一つに記載
    のキャパシタンス物質を含むプリント回路板。
  6. 【請求項6】 多層プリント回路板の1以上の層中に請
    求項1から4のいずれか一つに記載のキャパシタンス物
    質を埋め込む工程を含む多層プリント回路板の製造法。
  7. 【請求項7】 第一導電層、第二導電層、および該第一
    および該第二導電層間に配置された請求項1から4のい
    ずれか一つに記載のキャパシタンス物質を含むキャパシ
    ター構造。
  8. 【請求項8】 誘電層上にポロゲンを含むトップ誘電層
    を堆積させ、該ポロゲンを除去してトップ誘電層上にテ
    クスチャー付けされた表面を提供し、トップ誘電層の表
    面上に電極をメッキする工程を含む、誘電構造に対する
    堆積された導電層の接着性を向上させる方法。
  9. 【請求項9】 ポロゲンが架橋ポリマー粒子である請求
    項8記載の方法。
  10. 【請求項10】 ポロゲンが1000nmまでの平均粒
    子サイズを有する請求項9記載の方法。
JP2002342031A 2001-11-26 2002-11-26 誘電構造物 Pending JP2003243242A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33338201P 2001-11-26 2001-11-26
US60/333382 2001-11-26
US10/268270 2002-10-10
US10/268,270 US6819540B2 (en) 2001-11-26 2002-10-10 Dielectric structure

Publications (1)

Publication Number Publication Date
JP2003243242A true JP2003243242A (ja) 2003-08-29

Family

ID=26952979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002342031A Pending JP2003243242A (ja) 2001-11-26 2002-11-26 誘電構造物

Country Status (5)

Country Link
US (1) US6819540B2 (ja)
EP (1) EP1316976A1 (ja)
JP (1) JP2003243242A (ja)
KR (1) KR20030043714A (ja)
TW (1) TWI268524B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088399A (ja) * 2005-09-16 2007-04-05 Ctech Corp 固体状態コンデンサー及びその製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7914755B2 (en) * 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
JP4465429B2 (ja) * 2002-02-21 2010-05-19 株式会社リコー レーザ加工方法
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
US6872468B1 (en) 2003-10-09 2005-03-29 Motorola, Inc. Peelable circuit board foil
US7193838B2 (en) * 2003-12-23 2007-03-20 Motorola, Inc. Printed circuit dielectric foil and embedded capacitors
JP4593912B2 (ja) * 2003-12-24 2010-12-08 京セラ株式会社 積層型圧電素子およびその製法、並びに噴射装置
WO2005085496A2 (en) * 2004-03-03 2005-09-15 Energenius, Inc. Ferroelectric thin film composites with improved top contact adhesion and devices containing the same
WO2005094440A2 (en) 2004-03-18 2005-10-13 Nanosys Inc. Nanofiber surface based capacitors
JP2006093663A (ja) * 2004-07-29 2006-04-06 Rohm & Haas Electronic Materials Llc 誘電体構造
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
US7495887B2 (en) * 2004-12-21 2009-02-24 E.I. Du Pont De Nemours And Company Capacitive devices, organic dielectric laminates, and printed wiring boards incorporating such devices, and methods of making thereof
EP1693484A3 (en) * 2005-02-15 2007-06-20 Rohm and Haas Electronic Materials, L.L.C. Plating Method
KR100716824B1 (ko) * 2005-04-28 2007-05-09 삼성전기주식회사 하이브리드 재료를 이용한 커패시터 내장형 인쇄회로기판및 그 제조방법
US8178901B2 (en) * 2005-04-28 2012-05-15 St-Ericsson Sa Integrated circuit assembly with passive integration substrate for power and ground line routing on top of an integrated circuit chip
US7349196B2 (en) * 2005-06-17 2008-03-25 Industrial Technology Research Institute Composite distributed dielectric structure
US7795663B2 (en) * 2005-06-21 2010-09-14 E. I. Du Pont De Nemours And Company Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
US7579070B2 (en) * 2005-08-30 2009-08-25 Intel Corporation Multiple layer deposition for improving adhesion
US7585722B2 (en) * 2006-01-10 2009-09-08 International Business Machines Corporation Integrated circuit comb capacitor
KR100793916B1 (ko) * 2006-04-05 2008-01-15 삼성전기주식회사 인쇄회로기판 내장형 커패시터의 제조방법
US8853116B2 (en) 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US7993611B2 (en) 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
CA2562986A1 (en) * 2006-10-06 2008-04-06 David A. Kelly Multi-layer ceramic polymer capacitor
JP5302692B2 (ja) * 2007-01-26 2013-10-02 昭和電工株式会社 コンデンサ材料およびその製造方法、ならびにその材料を含むコンデンサ、配線板および電子機器
US20090238955A1 (en) * 2008-03-20 2009-09-24 E. I. Du Pont De Nemours And Company Processes for the manufacture of barium titanate capacitors on nickel foils
WO2009154254A1 (ja) * 2008-06-19 2009-12-23 旭硝子株式会社 硬化性組成物およびそれを用いた硬化膜
EP2392019A2 (en) * 2009-02-02 2011-12-07 Space Charge, LLC Capacitor using carbon-based extensions
KR101101347B1 (ko) * 2010-04-06 2012-01-02 한국세라믹기술원 무소결 mim 커패시터 및 그 제조 방법
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101462767B1 (ko) * 2013-03-14 2014-11-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6513328B2 (ja) * 2013-07-10 2019-05-15 太陽誘電株式会社 積層セラミックコンデンサ
CN104869754B (zh) * 2014-02-25 2018-06-26 财团法人工业技术研究院 嵌有导线的软性基板及其制造方法
WO2016208006A1 (ja) 2015-06-24 2016-12-29 株式会社メイコー 立体配線基板の製造方法、立体配線基板、立体配線基板用基材
FR3045036B1 (fr) * 2015-12-15 2017-12-22 Commissariat Energie Atomique Procede de preparation d'une solution sol-gel utilisable pour la preparation d'une ceramique de titanate de baryum dope par du hafnium et/ou par au moins un element lanthanide
CN107231747A (zh) * 2017-07-14 2017-10-03 武汉光谷创元电子有限公司 电容、埋电容电路板及其制造方法
US11245065B1 (en) 2018-03-22 2022-02-08 Facebook Technologies, Llc Electroactive polymer devices, systems, and methods
US10962791B1 (en) 2018-03-22 2021-03-30 Facebook Technologies, Llc Apparatuses, systems, and methods for fabricating ultra-thin adjustable lenses
US11048075B1 (en) 2018-03-29 2021-06-29 Facebook Technologies, Llc Optical lens assemblies and related methods
KR102213106B1 (ko) * 2020-07-06 2021-02-05 주식회사태인 필름형 캐패시터 및 이의 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462715A (ja) * 1990-06-30 1992-02-27 Toshiba Corp 薄膜誘電体材料
JPH04233711A (ja) * 1990-12-28 1992-08-21 Mitsubishi Materials Corp セラミックコンデンサ及びその製造方法
JPH05205526A (ja) * 1991-09-13 1993-08-13 Internatl Business Mach Corp <Ibm> 誘電体材料として使用するための発泡重合体
JPH0729765A (ja) * 1993-07-08 1995-01-31 Matsushita Electric Ind Co Ltd 大容量コンデンサ
JP2001210142A (ja) * 1999-10-01 2001-08-03 Shipley Co Llc 多孔性物質
JP2002015943A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 誘電体の製造方法及びそれを用いた誘電体及びコンデンサ
JP2002037912A (ja) * 2000-07-14 2002-02-06 Shipley Co Llc 多孔性物質

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2119571B (en) * 1982-03-30 1985-12-11 Standard Telephones Cables Ltd Terminals for multilayer ceramic dielectric capacitors
US5155655A (en) * 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH079073B2 (ja) 1990-03-30 1995-02-01 大和化工株式会社 膜形成方法
US5246732A (en) * 1991-07-16 1993-09-21 U.S. Philips Corporation Method of providing a copper pattern on a dielectric substrate
JPH0685193A (ja) * 1992-09-07 1994-03-25 Nec Corp 半導体装置
US5390072A (en) * 1992-09-17 1995-02-14 Research Foundation Of State University Of New York Thin film capacitors
US5420441A (en) * 1993-11-23 1995-05-30 Eastman Kodak Company Automated technique for calibrating a storage phosphor reader
US5429972A (en) * 1994-05-09 1995-07-04 Advanced Micro Devices, Inc. Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric
US5835174A (en) * 1995-10-12 1998-11-10 Rohm And Haas Company Droplets and particles containing liquid crystal and films and apparatus containing the same
EP0917719A2 (en) * 1996-08-12 1999-05-26 Energenius, Inc. Semiconductor supercapacitor system, method for making same and articles produced therefrom
KR100223939B1 (ko) * 1996-09-07 1999-10-15 구본준 고유전막의 제조방법 및 그를 이용한 캐패시터의 제조방법
US5742471A (en) * 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
US5895263A (en) * 1996-12-19 1999-04-20 International Business Machines Corporation Process for manufacture of integrated circuit device
EP0899053A3 (en) 1997-08-29 2000-04-05 Sintokogio Ltd. A plated product and a method and apparatus for producing the same
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
US6137192A (en) * 1998-05-15 2000-10-24 Energenius, Inc. Embedded backup energy storage unit
US6093636A (en) * 1998-07-08 2000-07-25 International Business Machines Corporation Process for manufacture of integrated circuit device using a matrix comprising porous high temperature thermosets
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6270835B1 (en) * 1999-10-07 2001-08-07 Microcoating Technologies, Inc. Formation of this film capacitors
US6288906B1 (en) * 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
US6380628B2 (en) * 1999-08-18 2002-04-30 International Business Machines Corporation Microstructure liner having improved adhesion
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6623865B1 (en) 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
US6657849B1 (en) * 2000-08-24 2003-12-02 Oak-Mitsui, Inc. Formation of an embedded capacitor plane using a thin dielectric

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0462715A (ja) * 1990-06-30 1992-02-27 Toshiba Corp 薄膜誘電体材料
JPH04233711A (ja) * 1990-12-28 1992-08-21 Mitsubishi Materials Corp セラミックコンデンサ及びその製造方法
JPH05205526A (ja) * 1991-09-13 1993-08-13 Internatl Business Mach Corp <Ibm> 誘電体材料として使用するための発泡重合体
JPH0729765A (ja) * 1993-07-08 1995-01-31 Matsushita Electric Ind Co Ltd 大容量コンデンサ
JP2001210142A (ja) * 1999-10-01 2001-08-03 Shipley Co Llc 多孔性物質
JP2002015943A (ja) * 2000-06-29 2002-01-18 Kyocera Corp 誘電体の製造方法及びそれを用いた誘電体及びコンデンサ
JP2002037912A (ja) * 2000-07-14 2002-02-06 Shipley Co Llc 多孔性物質

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088399A (ja) * 2005-09-16 2007-04-05 Ctech Corp 固体状態コンデンサー及びその製造方法

Also Published As

Publication number Publication date
US20030128496A1 (en) 2003-07-10
KR20030043714A (ko) 2003-06-02
TWI268524B (en) 2006-12-11
US6819540B2 (en) 2004-11-16
TW200300947A (en) 2003-06-16
EP1316976A1 (en) 2003-06-04

Similar Documents

Publication Publication Date Title
US6819540B2 (en) Dielectric structure
KR100668562B1 (ko) 커패시터용 박막 유전체 및 그의 제조 방법
KR100949254B1 (ko) 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법
US20060022304A1 (en) Dielectric structure
US7190016B2 (en) Capacitor structure
US6661642B2 (en) Dielectric structure
KR100798257B1 (ko) 티탄이 지르코늄, 주석 또는 하프늄으로 부분적으로 치환된바륨 티타네이트 박막
US20080171140A1 (en) Thin Film Ferroelectric Composites and Method of Making and Using the Same
CN1424732A (zh) 介电结构
CN100380540C (zh) 介电结构
Ulrich Processing Integrated Capacitors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090427